由封装内电源或片上电源供电而工作的快闪器件的制作方法

专利名称：由封装内电源或片上电源供电而工作的快闪器件的制作方法
背景技术：
现今的电子产品利用了可执行多种应用的电路。这些应用中的一些包括非易失性半导体存储器件作为基本的构建模块。借之来将数据存储在非易失性存储器中的基本机构是存储器单元(memory cell)。典型的现有技术的快闪(flash)存储器单元可以由单个场效应晶体管(FET)组成，所述FET包括选择栅极(select gate)、浮置栅极(floating gate)、源极和漏极。可以通过改变浮置栅极上电荷的量来将信息存储在快闪单元中，所述电荷量的改变使得快闪单元的阈值电压(threshold voltage)变化。典型的现有技术的快闪存储器单元可以处于两种可能的状态之一中，即“已编程”或“已擦除”。
根据一种现有技术的方法，当读取一个快闪单元时，可将该快闪单元所传导的电流与参考快闪单元所传导的电流进行比较，其中所述参考快闪单元所具有的阈值电压被设置为预定参考电压，该预定参考电压具有处于分隔范围内的值。单个比较器可进行所述比较并输出结果。当选择快闪单元进行读取时，可将一个偏置电压施加到选择栅极上，并可将相同的偏置电压施加到参考单元的选择栅极上。如果快闪单元已编程，则在浮置栅极上捕获到的电子增加了阈值电压，使得所选择的快闪单元所传导的漏极电流比参考快闪单元要小。如果所述现有技术的快闪单元是已擦除的，则只有很少或没有多余的电子出现在浮置栅极上，快闪单元可能传导比参考单元更大的漏极—源极电流。
为了确定存储器单元是“已编程”还是“已擦除”，读操作中施加到选择栅极的偏置电压应该具有合适的值。因此，需要更好的方法来向快闪存储器提供合适的电压，使得数据可被擦除、编程或读取，并使得使用快闪存储器的应用可适当地操作，这种需要的存在是持续性的。


在申请文件的结论部分具体指出了被认为是本发明的主题物，并对之明确提出了权利要求。然而，就其组织结构和操作方法而言，本发明及其目的、特征和优点可通过参考下述详细描述，并结合附图阅读而得到最好的理解，在附图中图1是一个根据本发明的实施例的框图，包括处理器和存储器模块，所述存储器模块从调节器接收调节后的操作电压；图2示出了图1所示的封装内电源(PSIP)；并且图3是由待用(standby)振荡器所产生并提供给图1所示的调节器和封装内电源(PSIP)的信号的时序图。
将可认识到，为了说明的简单和清晰起见，图中所示的元件不一定是按比例绘制的。例如，一些元件的尺寸被相对于其他元件而被放大以比较清晰。
具体实施例方式
在下面的详细描述中，给出了大量的具体细节以提供对本发明的透彻理解。然而，本领域内的技术人员将会理解到没有这些具体细节也可以实施本发明。在其他情形下，未详细说明公知的方法、过程、组件和电路，以免模糊本发明。
本发明的实施例中体现的体系结构可应用到移动计算、网络、数码照相机应用、无线技术和大量基于仪器与自动应用中的产品上。还应该理解到，在此公开的电路还可用在例如包括移动无线电话通信系统、个人通信系统(PCS)、调制解调器、双向无线电通信系统、单向和双向寻呼机、个人数字助理以及其他手持设备在内的许多系统中。虽然未被示出，但所述系统在用于计算机中时可包括显示设备、键盘、光标控制设备、硬拷贝设备或声音采样设备。所述计算机系统的具体组件和配置可由该计算机系统所使用的具体应用来确定。
在下面的描述和权利要求中，可能使用了术语“耦合”和“连接”及其派生术语。应该理解到，这些术语并不一定是彼此的同义词。确切地说，在特定的实施例中，“连接”可用来表示两个或更多的元件彼此直接物理或电接触。“耦合”可意味着两个或更多的元件直接物理或电接触。然而，“耦合”还可意味着两个或更多的元件彼此并未直接接触，但仍彼此协同工作或交互。
图1是根据本发明实施例的系统10的框图，该系统可包括处理器20和具有较低的活动和待机功率的存储器模块30。处理器20可以是微处理器、微控制器、精简指令集计算(RISC)处理器、英国剑桥的ARMHoldings公司提供的ARMTM核、加州圣克拉拉的英特尔公司提供的StrongARMTM核或XscaleTM核、或者嵌入式核心，但是本发明的范围并不局限于这一方面。除非有相反的具体说明，如可从下面的讨论可清楚看出的那样，可以认识到在整个申请文件中，本发明涉及下述动作和/或处理，所述动作和/或处理用于为存储器模块30产生适于读取所编程的数据的工作电压。然而，本发明可用于多种产品中。
器件70包括读控制模块40、调节器50、逻辑门55和65，以及可与存储器模块30集成到一起的待用振荡器60，该组合由封装90将之相对于环境而保护起来。或者，读控制模块40、调节器50、逻辑门55和65以及待用振荡器60可以是片外(off-chip)的，即并未与存储器模块30集成在同一半导体模片(die)上，这并未缩窄本发明的范围。称为封装内电源(PSIP)80的电源模块可接收范围在约1伏特到约3.6伏特的电势(V)，并向调节器50提供范围在约4伏特到约6伏特的可配置供应电压。或者，PSIP 80可接收范围在约4伏特到约6伏特的电势，并向调节器50提供范围在约1伏特到约3.6伏特的可配置供应电压。应该注意，输入电势值和输出供应电压值都不限制本发明的范围。
封装90为存储器模块30、读控制模块40、调节器50、待用振荡器60和PSIP 80提供保护，并可包括塑料封装、瓷封装、板载芯片(COB)、直接芯片附接(DCA)、芯片级封装(CSP)或其他方式。封装90可包括引线框、打线连接(wire bond)、倒装晶片和球形焊接或高纯度顶部(glob top)密封。封装中所使用的材料和用来提供电接触的方法都不应限制本发明的范围。
电容器100可连接到PSIP 80的输出端，以存储能量并提供约6伏特的供应电压。电容器100可具有范围在约10微法到约10纳法的电容值，但是这不是对本发明的限制。或者，电容器100可被形成为具有高k电介质并和读控制模块40、调节器50和存储器模块30集成在一起。在另一个实施例中，电容器100可设置在PSIP 80内部，但是电容器100的位置不是对本发明的限制。
尽管未被示出，但是应该注意，在一些应用中，PSIP 80可产生可被提供给封装90外部的电子器件的供应电压。在这些应用中，PSIP 80可提供一个基于所述电子器件所传导的电流之和的电流。选择PSIP 80还是外部电源来提供所述供应电压可由存储在锁存器或寄存器中的一个数据位的值来确定，该数据位的值可在软件控制下改变。所述锁存器或寄存器可位于处理器20内，或者可与所述半导体器件一起包含在封装90内。所述锁存器或寄存器的位置并不是对本发明的限制。应该理解到，通过设计，PSIP 80或所述外部源可被指定为在加电顺序中提供工作电势的默认器件。因此，所存储的数据位可确定是PSIP 80还是外部源向调节器50提供所述工作电势。在加电和使得电势稳定的一段时间之后，可提供一个信号，表示存储器模块30中的字线路径已被充电到读电平，使得可从存储器读取数据并为处理器20所用。字线路径提供对存储器阵列中快闪单元的栅极的访问。
调节器50的输出可连接到存储器模块30，以向存储器提供约4-6伏特的信号，但是该信号的值不是对本发明的范围的限制。这样，对存储器单元的读信号可在约零伏特(地电势)和所述4-6伏特的电平之间跳变。注意，所述读信号是当所选择的快闪单元所存储的数据正被读取时向该快闪单元的栅极提供的电压。应该理解到，图1所示的电容器100代表晶体管(未示出)的栅极电容和与该读信号相关联的互连路由的电容。电容器100例如可具有范围在约100皮法到约10,000皮法的值，但是这一电容范围并不限制本发明的范围。
读控制模块40可提供一个信号，该信号与待用振荡器60所产生的信号进行或，然后或门55的输出信号被提供给调节器50。来自读控制模块40的信号还可以与来自待用振荡器60的另一个信号进行或，然后或门65的输出使能信号被提供给PSIP 80。这样，待用振荡器60可产生两个信号一个信号被PSIP 80用来控制提供给电容器100的电荷，另一个信号被调节器50用来控制提供给电容器110的电荷。
存储器模块30可用来存储发送给系统10或由系统10发送的消息。存储器模块30还可选地被用来存储工作期间由处理器20执行的指令，并可用来存储用户数据，例如何时可发送消息的条件。在一个实施例中，存储器模块30中的存储器单元可以是快闪单元。所述快闪单元可以是能够处于若干模拟状态之一中的多电平快闪单元，快闪单元的状态可由一个或多个二进制位来表示，并被分隔范围所分隔。
例如，第一状态可包括最低电压范围，并由两个位来表示，在已擦除模式中这两个位都是逻辑1。第二和第三状态可以由逻辑01和10表示，而第四状态可由已编程模式中两个位都是逻辑0来表示。或者，两个位都是逻辑0可表示最低电压范围，而最高电压范围可由两个位都是逻辑1表示。应该注意，存储器单元的类型和状态数量都不限制本发明的范围。
具有浮置栅极的非易失性存储器单元可以具有和下述场效应晶体管相同的行为，该场效应晶体管所具有的阈值电压随着电荷被增加到该晶体管的浮置栅极而增高。存在多种不同的方式来感知存储在所述存储器单元的浮置栅极上的电荷量。所述方法包括当向存储器单元的选择栅极施加恒定电压时感知该存储器单元的单元电流；感知为存储器单元产生期望的单元电流时在选择栅极处的电压量；等等。用来感知存储在存储器单元的浮置栅极上的电荷量的方法并不会限制本发明的范围。
图2是图1所示的PSIP 80的示意图。PSIP 80可在电感器130的一个端头处接收范围在约1伏特到约3.6伏特的电势(V)。电感器130可被提供为PSIP 80的外部组件，或集成为PSIP 80的一部分，这两个实施例都包含在本发明内。电阻器140代表电感器130的电阻，可被示出为与电感器130串联。接成二极管的晶体管160可耦合在电阻器140的一个端头和提供信号Vout的输出节点或输出端之间。电容器165可连接到所述输出端。多个电阻器可耦合在所述输出节点和参考电势例如地电势之间。电阻器170、180、190…200形成电阻分压器，其在所述电阻器之间具有抽头点。注意，可以使用任何感知方案例如电容分压器网络来取代所述电阻分压器。
控制逻辑模块230通过PSIP 80的数据端接收数据值，所述数据端可被锁存并用来向抽头电路210提供选择信号。抽头电路210可具有连接到所述电阻分压器的抽头点的输入端。调节电路220可具有连接到抽头电路210的输出端的输入端，并具有另一个用于接收内部参考电压信号的输入端。调节电路220的输出端可连接到晶体管150的控制端。晶体管150的第一电流传导端可耦合到电阻器140和接成二极管的晶体管160的公共连接端，而第二电流传导端可耦合到参考电势例如地电势。
晶体管250的第一电流传导端可连接到分压器的一端，即电阻器200的一个端头。晶体管250的第二电流传导端可连接到地。晶体管250的控制端可耦合来从或门65接收使能信号(见图1)。反相器260可将晶体管250的控制端耦合到晶体管270的控制端。晶体管270的传导端可将抽头电路210的输出端耦合到地。
图3是待用振荡器60所产生并提供给调节器50和PSIP 80(见图1)的两个信号的时序图。水平轴表示时间而垂直轴表示电压。具体地说，波形300示出了可被提供给PSIP 80以控制电容器100的充电的信号的时序。波形320示出了存储在电容器100上的电荷可在时间t0和t3处补充。波形310示出了下述信号的时序，该信号可被提供给调节器50以控制向电容器110提供电荷的时间。波形330示出了存储在电容器110上的电荷可在时间t0、t1、t2、t3和t4处补充。
工作在读模式时(参考图1和3)，读控制模块40可将信号通过或门55提供给调节器50，并通过或门65提供给PSIP 80。响应于所接收的信号，PSIP 80可向调节器50产生约6.0伏特的供应电压并提供约500微安的电流。这一电流中的约90到100微安消耗在调节器50内的电路中，而剩下的约400微安的电流可用于给电容器110充电。通过对电容器110保持充电直到约5.4伏特的工作电压，处于适当的偏置电压处的字线信号可被提供给存储器模块30。这样，读控制模块40、调节器50、待用振荡器60和PSIP 80协同工作来向存储器模块30的所选择的快闪单元的选择栅极提供具有约5.4伏特电平的字线。通过提供适当的电压电平，存储在快闪单元中的“已擦除”值或“已编程”值可被正确地确定。
工作在待用模式时，器件70从PSIP 80接收供应电压。通过使用待用振荡器60所产生的两个信号(一个信号用于调节器50，另一个信号用于PSIP 80)，可减少待用模式期间消耗的功率以节约移动系统10的电池能量。具体地说，像波形300所示出的信号可由待用振荡器60所产生并被提供给PSIP 80，以控制存储在电容器100上的电荷。这一信号可以是以30毫秒的频率提供的脉冲，在约20微秒上有效，但这不是对本发明的限制。在20微秒的有效时间期间，PSIP 80可恢复电容器100上的电荷，因此向调节器50提供范围例如在约5.6伏特到约6伏特的供应电压。
像波形310所示出的另一个信号可以由待用振荡器60所产生并提供给调节器50，以控制存储在电容器110上的电荷。这一信号可以是在约3微秒上有效的脉冲，以范围在约600微秒到约900微秒的频率提供，但这不是对本发明的限制。在3微秒的有效时间期间，调节器50可恢复电容器110上的电荷，以维持提供给存储器模块30的、范围在约5.2伏特到约5.4伏特的字线电压电平。这样，在待用模式中，待用振荡器60可提供一个信号，该信号被调节器50用来周期性地抵偿将电容器110放电的寄生漏电流。实际上，电容器110可通过部分地将电容器110放电来充电。
在一个实施例中，提供给调节器50的信号在频率上可以约是提供给PSIP 80的信号的35倍，但这并不是对本发明的限制。这样，待用振荡器60所产生的信号可相对于存储在电容器100上的电荷而言更频繁地补充存储在电容器110上的电荷。通过包含这两个独立的信号来独立地控制电容器100和110的充电，存储器模块30在待用模式中可具有低功耗。
PSIP 80的操作可参考图2来描述。使能信号使得晶体管150可在导通状态和非导通状态之间交替切换。当切换晶体管150时，通过改变流过电感器130的电流而产生的电压可用来增加存储在电容器110上的电荷(见图1中的电容器110)。反馈回路可感知电压Vout并控制晶体管150的切换，从而控制存储在电容器110上的电荷。更具体地说，电阻器170-200可形成具有抽头点的分压器，可从所述抽头点处选择抽头电压。抽头电路210所选择的抽头电压可被传递给调节电路220。
调节电路220将抽头电压与电压参考进行比较以控制晶体管150的导通状态。例如，电压参考可能具有约1.3伏特的值，而从抽头电路模块210接收的抽头电压可能具有约1.0伏特的值。在这一示例中，供应电压Vout可被确定为具有低于预期供应电压的值，而晶体管150可在导通与非导通状态之间交替切换。电感器130中改变的电流提供了可存储在电容器110上的更多的电荷。这样，可提高供应电压Vout，直到达到所预期的供应电压。
在另一个示例中，电压参考可能具有约1.3伏特的值，而从抽头电路模块210接收的抽头电压可能具有约1.4伏特的值。在这一示例中，供应电压Vout可被确定为具有高于所期望的供应电压的值，而晶体管150不在导通状态和非导通状态之间切换。在这一示例中，不在电容器110上存储更多的电荷，也不提高供应电压Vout。
控制逻辑模块230可与电阻分压器以及抽头电路模块210一起用来设置Vout的值，并且还控制供应电压Vout中提供的改变粒度(granularity)。控制逻辑模块230具有用于接收数据值的输入端，所述数据值可以是硬布线数据值，或者是使用系统10的软件控制下的微代码而提供的已编程数据值。可以使用具有多个抽头点的电阻分压器来提供对供应电压Vout的微小调节。例如，具有4个抽头点的电阻分压器可使用两个数据值来选择抽头电压，而具有8个抽头点的电阻分压器可使用3个数据值来选择抽头电压。这样，控制逻辑模块230、抽头电路模块210和电阻分压器的设计控制了在供应电压Vout中所提供的改变的粒度。
除了为值Vout提供的粒度之外，可通过向控制逻辑模块230提供新的数据值来将Vout的期望值向上或向下调节。所述的新数据值提供了从电阻分压器的另一个抽头点选择的新抽头电压。将该新抽头电压与电压参考进行比较，并相应地切换晶体管150。这样，可将供应电压Vout调节到预期电压。在达到预期电压时，抽头电压和电压参考值可具有相等的值。注意，晶体管250和270根据所述使能信号来确定PSIP 80何时可调节供应电压Vout。
尽管在此已经示出并描述了本发明的某些特征，但是本领域内的技术人员可作出许多修改、替换、改动和等同。因此，应该理解到所附权利要求应覆盖所有这些落在本发明的真正精神之内的修改和改动。
权利要求
1.一种系统，包括处理器；耦合到所述处理器的器件，该器件包括封装内电源，其耦合来接收输入电势并产生供应电压，调节器，其耦合到所述封装内电源以接收所述供应电压，并产生工作电压，振荡器，用于向所述封装内电源提供第一脉冲并向所述调节器提供第二脉冲，以及存储器，其耦合到所述调节器以接收所述工作电压。
2.如权利要求1所述的系统，其中所述器件还包括读控制模块，用于向所述调节器和所述封装内电源提供信号。
3.如权利要求1所述的系统，其中所述封装内电源还包括耦合来接收数据值的端头，所述数据值对所述封装内电源编程以设置供应电压。
4.如权利要求1所述的系统，还包括第一电容器，该第一电容器耦合到所述封装内电源的输出端以存储所述供应电压。
5.如权利要求1所述的系统，还包括第二电容器，该第二电容器耦合到所述调节器的输出端以存储所述工作电压。
6.一种系统，包括电源模块，其耦合来接收一个电势；调节器，其具有输入端，该输入端耦合到所述电源模块的输出端；以及振荡器，用于向所述调节器提供第一信号并向所述电源模块提供第二信号。
7.如权利要求6所述的系统，还包括存储器，该存储器具有输入端，该输入端耦合到所述调节器的输出端。
8.如权利要求7所述的系统，其中所述电源模块、所述调节器、所述振荡器和所述存储器包含在一个封装器件内。
9.如权利要求8所述的系统，其中所述存储器是快闪存储器。
10.如权利要求6所述的系统，还包括第一电容器，该第一电容器耦合到所述电源模块的输出端。
11.如权利要求10所述的系统，还包括第二电容器，该第二电容器耦合到所述调节器的输出端。
12.一种封装器件，包括(a)电源模块，其耦合来接收一个电势；(b)调节器，其具有输入端，该输入端耦合到所述电源模块的输出端；以及(c)振荡器，用于向所述调节器提供第一信号并向所述电源模块提供第二信号。
13.如权利要求12所述的封装器件，其中所述封装器件还包括(d)存储器，该存储器具有输入端，该输入端耦合到所述调节器的输出端。
14.如权利要求13所述的封装器件，其中所述存储器是快闪存储器。
15.如权利要求13所述的封装器件，还包括一个电容器，用于存储所述电源模块向所述存储器的字线提供的电荷。
16.如权利要求13所述的封装器件，还包括(e)读控制模块，用于向所述调节器和所述电源模块提供信号。
17.一种方法，包括在第一信号有效期间，从封装内电源对第一电容器充电；以及在第二信号有效期间，从所述第一电容器对第二电容器充电。
18.如权利要求17所述的方法，其中所述封装内电源在包含存储器的封装内部。
19.如权利要求17所述的方法，其中所述第二信号的频率高于所述第一信号的频率。
20.一种方法，包括在封装内电源和从外部提供的电源之间进行选择以向存储器提供工作电势，其中所述存储器和所述封装内电源封装在一起。
21.如权利要求20所述的方法，其中在所述封装内电源和所述从外部提供的电源之间进行选择包括使用处理器来提供选择信号。
全文摘要
本发明公开了一种系统，其包括处理器和快闪存储器模块，该快闪存储器模块可接收足以对存储器单元进行读取的工作电压。待用振荡器可产生提供到封装内电源模块的第一信号以及提供到调节器模块的具有更高频率的第二信号。所述第一信号可控制在第一电容器(100)上存储电荷的时间，所述第一电容器可用来在待用模式中向第二电容器(200)提供电荷。所述第二信号可控制在所述第二电容器上存储电荷的时间。
文档编号G11C5/14GK1606784SQ02825511
公开日2005年4月13日 申请日期2002年12月2日 优先权日2001年12月18日
发明者拉杰什·孙达拉姆, 贾汉夏尔·雅瓦尼法尔德 申请人:英特尔公司