专利名称：用于在数据读出通道中提供数据相关检测的装置的制作方法
技术领域：
。
本发明涉及数据读出通道，尤其涉及用于在数据读出通道中提供数据相关检测的装置。
背景技术：
近来开发的数据存储装置，例如磁盘驱动装置(即硬盘驱动器)具有增加的存储容量和改善的数据存取速度。由于这些优点，磁盘驱动装置已被广泛用作计算机系统的辅助存储器装置。更一般地说，脉冲通信中与盘驱动器技术中的与这些改进相关的发展近来已经提供了增加速度和在脉冲通信系统的大范围中的可靠性。本发明将在磁盘驱动装置的环境中详细描述，但脉冲通信专业的技术人员将容易地理解，本发明提供了在各种脉冲通信环境中用于数据脉冲检测的一种改进方法。
影响磁盘驱动装置的存储容量和访问速度的主要特征是磁头、记录介质、伺服机构、读/写通道中使用的信号处理技术等。在现有技术当中，利用PRML(部分响应最大似然)检测的信号处理技术对于在调制解调器磁盘驱动装置中看到的增加存储容量和高接入速度具有很大贡献。
在磁盘驱动装置的普通读/写通道电路中的一个读出通道电路包括用于初始处理由该装置的读/写头产生的模拟读出信号的部件。这一处理提供了自动增益控制(AGC)放大、滤波和均衡化以及模拟数字转换。
随着面密度改善，符号间干扰(ISI)、与转换相关的噪声和高密度非线性失真、以及在高数据速率的带宽限制导致性能下降。例如，在磁记录通道中的相邻记录比特之间的符号间干扰电平随记录密度而增加。另外，许多导致差错率产生损失的噪声源包括诸如转换噪声之类的数据相关噪声源。
为了从被噪声污染的回读信号中恢复数据，读出通道从该预放大器接收一个模拟信号并且把检测数据以数字方式发送到该盘驱动控制器。目前最常用的读写通道是基于部分响应方案的读写通道。在这一方案中，通道脉冲和维特比检测器被用于检测在数字化读出信号中的数据脉冲以及恢复该比特。先进的重放均衡已经采用在该磁记录技术中来把该信道脉冲响应成形为某一指定的目标形状，该响应具有较短的持续期(高带宽)并且被称之为部分响应信号传送或均衡。与该目标形状匹配的一个维特比检测器通常接在该部分响应均衡器之后。通过在信道输出的自适应均衡精确维持该期望的部分响应形状，使得高效地实现该维特比检测器并且因此改进该比特检测质量。该检测器的总体任务是恢复原始记录在该磁介质上的编码数据。
在此说明书中，这样的检测器接收一个均衡数字读出信号，并且从其产生一个编码数据信号，然后解码该编码数据信号来产生最终的读出数据信号。在这样的一个读/写通道电路中的各种组成部分把各种参数引进到该设计和制造过程中，这些参数的值影响着该装置的数据存储密度和存取速度。
该维特比译码算法的核心是网格，它是显示时间段的编码器状态机的一个扩展。该网格的一部分显示可能的状态转移并且输出用于编码器一个周期的码字。在两个状态之间每一支路都表示该编码器中的一个可能的状态改变。通过把在取样序列y0、y1，....yn中的取样与能够在时间n以状态j结束的全部可能路径相关的读回取样的预期序列进行比较，维特比处理过程确定了在每一状态j中结束的最佳路径(来自有限字母符号的最可能的序列)，其中的状态j表示该通道中的存储器。
通常通过比较在实际和预期读回取样序列之间的欧几里德距离来确定该″最佳路径″。此欧几里德距离时常称作状态度量(也称为路径量度)。在状态j中结束的最佳路径时常被定义成具有最小状态度量的预测的读回取样序列。如本专业公知的那样，该状态度量能够以除欧几里德距离之外的术语限定。
可以根据数据相关噪声或其信号相关结构调整该欧几里德支路度量。但是，为了调整该欧几里德支路度量，需要用于各种不同状态的分离开函数。操作在具有L系数的一个任意概括部分响应目标上的传统维特比检测器需要具有2L支路度量的2L-1个状态。例如，对于具有长度是5的一个目标来说，需要16个状态维特比。
在实际系统中有导致差错率损耗的许多噪音源。如上所述，该盘驱动器读出通道的基本功能是从一个被噪声污染的回读信号中可靠地恢复数据。需要一种利用数据相关的噪声源的结构的检测算法来改进该总体差错率。在2001年3月13日给予Kavcic等人的美国专利6,102,839中描述了一种用于确定维特比类型的网格支路的支路度量值的方法和装置。根据Kavcic等人的此项专利，噪声预测滤波器和测量是使用在检测器网格的每一支路中。但是，此方案的一个缺陷是相关的硬件的实现极为复杂。
因此可以看到需要一种用于在数据读出通道中的提供数据相关检测的装置。
发明内容
为克服上述现有技术中的局限性、并且克服在阅读和理解本说明书时变得显见的其它局限性，本发明公开了一种用于在一个数据读出通道中提供数据相关探测的装置。
本发明通过根据数据相关噪声动态地调节在读出通道中的参数而解决上述问题。可以调整一个维特比译码器的相加-比较-选择(ACS)单元中的一个比较或可以偏置在误差情况的滤光器中的偏移项来选择具有更多转换的一个维特比序列。
根据本发明原理的一个实施例的读出通道包括一个维特比译码器，用于解码一个接收的数据流以便产生一个表示解码的数据比特的估计序列；和一个序列选择级，用于分析差错事件并且根据该差错事件的分析而选择一个序列；其中该序列选择级和该维特比译码器的每一个都包括至少一个阈值，并且其中该序列选择级和该维特比译码器的至少一个阈值被动态地偏置，以便改善在数据相关噪声的出现中的检测可靠性。
在本发明的另一个实施例中，提供了用于提供读出通道函数的一个信号处理系统。本信号处理系统包括存储器，用于在其中存储数据；和耦合到该存储器的一个处理器，该处理器被构成用于解码一个接收的数据流以便产生一个表示解码数据比特的估计序列，用于分析差错事件并且用于根据该差错事件的分析而选择一个序列；其中该处理器包括至少一个阈值，并且其中至少一个阈值被动态地偏置，以便改善在数据相关噪声的出现中的检测可靠性。
在本发明的另一个实施例中，提供了用于执行读出通道操作的一个信号处理器。该信号处理器解码一个接收的数据流以便产生一个表示解码的数据比特的估计序列，根据一个选择的阈值分析差错事件并且根据该差错事件的分析选择一个序列，该阈值被动态地偏置，以便在数据相关的噪声的出现中改善检测的可靠性。
在本发明的另一个实施例中，提供了一个数据存储系统。该数据存储系统包括至少一个在其上存储数据的存储介质；用于移动至少一个存储介质的电机；一个传感器，操作的地耦合到该至少一个存储介质，用于在该至少一个存储介质上读和写数据；耦合到该传感器的一个致动器，用于相对于该至少一个存储介质平移该传感器；以及一个读出通道，用于处理通过该换能器接收的一个数据流，该读出通道进一步包括一个维特比译码器，用于解码一个接收的数据流以便产生表示解码的数据比特的一个估计序列；和一个序列选择级，用于分析差错事件并且根据该差错事件的分析而选择一个序列；其中该序列选择级和该维特比译码器的每一个都包括至少一个阈值，并且其中该序列选择级和该维特比译码器的至少一个阈值被动态地偏置，以便改善在数据相关噪声的出现中的检测可靠性。
在本发明的另一个实施例中，提供了一个读出通道。该读出通道包括用于解码一个接收的数据流以便产生表示解码的数据比特的一个估计序列的装置；和用于分析差错事件并且根据该差错事件的分析而选择一个序列的装置；其中该用于分析差错事件的装置和该用于解码的装置的每一个都包括至少一个阈值，并且其中该用于分析差错事件的装置和该用于解码的装置的至少一个阈值被动态地偏置，以便改善在数据相关噪声的出现中的检测可靠性。
本发明的这些优点和新颖特征在所附的并且构成本发明的一部分的权利要求中特别指出。但是为了更好地理解本发明的优点以及通过使用本发明而获得的目标，应该参考构成本发明另一部分的附图以及附带描述内容，其中示出了根据本发明一个装置的具体实例的描述。
现参考附图，其中相同的参考数字始终表示对应的部件。
图1示出了根据本发明一个实施例的存储系统；图2是根据本发明一个实施例的磁盘驱动装置的框图；图3示出了一读出通道；图4示出了根据本发明一个实施例的一读出通道；图5示出了根据本发明一个实施例的一个16状态网格；
图6示出了可被使用在根据本发明实施例的维特比译码器中的一个ACS单元的框图实例；图7示出了针对在差错中包含的两个相邻比特的一个差错事件的具体情况；图8是信号的示意图，说明根据本发明一个实施例的在出现数据相关噪声中用于改进检测可靠性的阈值的动态调整的效果。
具体实施例方式
在下列实施例的描述中，涉及构成本发明一部分的附图，其中通过可以实践本发明的具体的实施例表示。由于可以在不背离本发明范围的条件下作出结构上的改变，所以应该理解的是，可以利用其它实施例来实现本发明。
本发明提供了用于在数据读出通道中提供数据相关检测的一个装置。根据本发明的实施例，根据数据相关噪声动态地调节在读出通道中的参数。例如，可以调整一个维特比译码器的相加-比较-选择(ACS)单元中的一个比较或可以偏置在误差情况的滤光器中的偏移项来选择具有更大转换的一个维特比序列。
图1示出根据本发明一个实施例的存储系统100。图1中的传感器110是在致动器120的控制之下。致动器120控制传感器110的位置。传感器110在磁介质130上写入和读出数据。读/写信号传到数据信道140。一个信号处理器系统150控制该致动器120和处理该数据通道140的信号。另外，一个介质变换器160由信号处理器系统150控制，使得磁介质130相对于传感器110移动。然而，本发明并不局限于特定类型的存储器系统100或局限于该存储器系统100中使用的介质130的类型。
图2是根据本发明一个实施例的磁盘驱动装置200的框图。在图2中，盘210由主轴马达234转动，并且磁头212定位在对应盘210之一的表面。磁头212安装在从一个E型块组件214延伸到盘210的对应伺服臂上。块组件214具有相关的旋转音圈致动器230，移动块组件214并且从而改变头212的位置，用于从一个或者多个盘210上的特定的位置读出数据或写入数据。
预放大器216预放大由磁头212拾取的信号并从而在读取操作期间把一个放大信号提供给读/写通道电路218。在一个写入操作期间，预放大器216把一个编码的写数据信号从读/写通道电路218传输到磁头212。在一个读操作中，读/写通道电路18从由预放大器216提供的一个读出信号中检测一个数据脉冲，并且解码该数据脉冲。读/写通道电路218把该解码的数据脉冲传输到一个盘数据控制器(DDC)20。而且，读/写通道电路18还解码从该DDC 220接收的写数据，并且把该解码的数据提供到预放大器216。
DDC 220既通过读/写通道电路18和预放大器216把从主计算机(没示出)接收的数据写在盘210上，又将来自盘210的读出数据传送到该主计算机。DDC220还接口在该主计算机和微控制器224之间。缓存器RAM(随机存取存储器)222暂存在DDC 220和主计算机、微控制器224、和读/写通道电路218之间传送的数据。微控制器224响应来自主计算机的读和写指令而控制寻道和磁道跟踪功能。
ROM(只读存储器)226存储了用于微控制器224以及各种设定值的控制程序。响应从提供磁头212的定位控制的微控制器224产生的一个控制信号，伺服驱动器228产生用于驱动致动器230的一个驱动电流。该驱动电流被加到致动器230的一个音圈。根据从伺服驱动器228提供的该驱动电流的方向和大小，致动器230相对于盘210而定位磁头212。根据从为了控制盘210的微控制器224产生的控制值，一个主轴马达驱动器232驱动转动该盘210的主轴马达234。
图3示出一个读出通道300。图3中，当读回时可以认为写数据比特ak310由某些响应fk312滤波并且由于噪声nk314而被劣化。此信号随后由ck320均衡，使得fk和Ck的组合效应是由tk给出的某些期望目标响应。随后使用该维特比算法330来获得该数据序列ak的一个估计 332。此估计332随后由目标响应tk334滤波，以便获得均衡器输出的一个无噪声型式，随后从该噪声均衡器320的输出减去该无噪声型式340，并且由时间反向目标响应342滤波。该时间反向滤波器342也称作匹配滤波器。匹配滤波器342的输出被随后输入到一个序列选择级380的N个不同差错事件滤波器350的每一个。
具体用于每一个差错事件滤波器350的输出的一个偏移项352被随后用于在结果送到一个选择算法单元360之前修改一个差错事件滤波器350的输出。选择单元360使用一个具体算法决定一个差错序列ek362。差错序列362随后可用于改善以该维特比算法330的输出作出的原始判断的可靠性。应该指出，该差错事件滤波器350可以结合共同交叉全部滤波器的一个附加滤波部件，其结合的效果是一个比原始tk长的目标。本领域的技术人员将认识到，本发明无意局限于一个特定的选择算法360，而是可采用适合的任意选择算法360。该算法的例子包括但不局限于1)关于该编码的ak数据流的单元的奇偶约束的先验知识的选择算法，以及2)不依赖用于确定该差错序列ek的奇偶约束的窗口选择算法。
磁记录中的数据相关噪声的主要来源是转换(transition)噪声。如该名称指示的那样，这意味着与包括很少转换的方案比较，与包括多个转换的方案相关的噪声越多。因此，如果环绕该 332的校正方案包含许多转换，则遵循这一规律，在维特比算法330的输出端的一个 332将更可能是差错的。图3中的每一个差错事件支路350都能是认为是假设一种具体用于考虑的差错事件。
图4示出根据本发明一个实施例的一个读出通道400。图4中，当读回时可以认为写数据比特ak410由某个响应fk412滤波并且由噪声nk414而被劣化。此信号随后由ck420均衡，使得fk和ck的组合效应是由tk给出的某个期望目标响应。随后使用该维特比算法430来获得该数据序列ak410的一个估计 432。此估计432随后由目标响应tk434滤波，以便获得均衡器输出的一个无噪声型式，随后440从该噪声均衡器420的输出减去该无噪声型式，并且由时间反向目标响应，即匹配滤波器442所滤波。匹配滤波器442的输出被随后输入到一个序列选择级480的N个不同差错事件滤波器450的每一个。
具体用于每一个差错事件滤波器450的输出的一个偏移项452被随即用于在该结果送到一个选择算法单元460之前修改一个差错事件滤波器450的输出。选择单元460使用一个具体算法决定一个差错序列ek462。
根据本发明的实施例的读出通道400将在数据相关的噪声出现的情况中利用正确的偏置而改善数据的可靠性。最初的方法包括专用于每一差错事件滤波器450的一个输出的偏移项452的修改。根据本发明的一个实施例，根据在维特比算法430的输出的 432序列作出图4示出的偏移项f1，f2，...fN452。因此通过f1 ，f2 ，...，fN 的正确选择而改善差错率性能。
通过偏置图3示出的原始偏移项f1，f2...fN352来确定 相关的偏移值452。如果假设差错事件使得该维特比检测的 序列432中的转换的总数不变，则不执行该原始偏移项的偏置。如果该假设的差错事件降低了在该维特比检测 序列432中的转换的数量，则该原始偏移项被偏移452，以便作出看来较少可能选择算法的选择。如果该假设的差错事件增加了在该维特比检测 序列432中的转换的数量，则该原始偏移项被偏置452，以便作出看来更多可能选择算法的选择。
因此该偏置的方向仅根据该 序列432和考虑的差错事件450。偏置量取决于假设差错事件450将改变的转换的数量、哪个差错事件450被假设、以及在该系统中的转换噪声的严重性。或许该最后一点是最清楚的，因为与具有很小转换噪声的一种系统相比，具有相当大量的转换噪声的一个系统需要更大的偏置量。
根据假设的差错事件450将改变的转换的数量以及根据哪个差错事件450被假设而确定偏置量的过程最好使用一个实例来描述。假定被考虑的差错事件450包含仅仅两个相邻的比特差错，即该 序列432只在两个相邻的位置不正确。在此情况中，假设的差错事件450可以改变转换的数量为4、2或保持转换的数量不变。在此情形中，当4个转换改变时使用的偏置大于当仅两个转换改变时的偏置。
根据本发明的另一实施例，通过改进使用在该维特比算法430中的比较器(如下面图7所示)来改善在出现数据相关噪声的时的检测器可靠性。该维特比算法430能够被认为操作在例如图5描述的一个网格结构500上。该网格500包括状态510、512和支路520。图5示出一个16状态的网格500，其通常是使用在磁记录数据信道中的技术实现的当前状态。如图5所示，根据ak导致的随后状态，通过一串连续的ak524和支路520连接状态510、512，确定状态510、512。在该维特比算法中，一个度量与在网格500中的每一个支路520相关。
图6示出可被使用在根据本发明实施例的维特比译码器中的一个ACS单元600的框图实例。图6中，支路度量产生器610计算表示该最小距离的支路度量。两个比特串(二进制整数)之间的距离是对应不同位比特位置的数目。612将该支路度量相加到用于获得当前累计度量的路径的先前的累计度量。随后，620将当前累计度量与来自进入同一状态的竞争路径的当前累积度量比较。最后，630选择该产生的最佳度量，该度量存储在路径量度存储器640中，在随后步骤中用作先前的累积度量，并且该相关路径被保存在路径存贮器640中。该路径量度存储器640提供用于该判定单元(未示出)的一个输出650。状态控制器660控制该路径量度存储器640的状态，以便把正确的输出650提供到判定单元(未示出)。
根据本发明的一个实施例，比较操作620被动态地偏置以便根据路径存贮器中的内容提供改进的差错率。细微但重要的区别是，该比较器620被偏置，而不是比较该值。换句话说，由于该比较器620中的偏置而可以选择两个度量中的更糟的一个，并且在此情况中两个度量中的该更糟的一个也存储在该路径量度存储器640中，供在随后步骤中用作为先前累积的度量。
如图5中描述的那样，当仅针对单一比特差错事件补偿时，选择使用在该比较中的偏置。如图5所示，通过查看路径存贮器确定阈值的偏置，并且根据路径存贮器530的审视作出决定。由于利用前面描述的在参照图4描述的差错事件滤波器之后使用的更改偏移的方法，可以在选择具有更多转换的序列的方向上施加偏置。通过更深入地考虑路径存贮器中的信息，以一个类似的方式控制更长的差错事件。另外，偏置可被用于极性相关噪声的补偿。例如，当极性相关噪声产生多个1的噪声时，可施加偏置支持选择具有多个1的一个序列，或当极性相关噪声产生多个0的噪声时，可施加偏置支持选择具有多个0的一个序列。
例如，图7示出针对包含两个差错相邻比特的一个差错事件的具体情况700。图7中，网格700包括状态710、712和支路720。图7示出一个16状态网格700，其中考虑两个相邻的比特。如图7所示，根据ak724导致的随后状态，通过一串连续的ak724和支路720连接状态710、712，来确定状态710、712。在该维特比算法中，一个度量与在网格700中的每一个支路720相关。通过查看路径存贮器确定阈值的偏置，并且根据路径存贮器730的审视作出判断。由于利用前面描述的在参照图4描述的差错事件滤波器之后使用的更改偏移的方法，可以在选择具有更多转换的序列的方向上施加偏置。例如，根据该路径存贮器730给出较低的732或较高的734支路的支持。另外，偏置可被用于极性相关噪声的补偿。例如，当极性相关噪声产生更多个1的噪声时，可施加偏置支持选择具有更多个1的一个序列，或当极性相关噪声产生更多个0的噪声时，可施加偏置支持选择具有更多个0的一个序列。
注意，当针对用于较短的差错事件的方案补偿一列差错事件时，略有的不同在于，需要进一步在路径存贮器中的附加协定。例如，在图5中将需要路径存贮器的附加比特来防止与包括在该列表中的其它差错事件的情况重叠。
图8的信号示意图800展示出根据本发明实施例的在出现数据相关噪声中用于改进检测可靠性的阈值动态调整的效果。图8中，示出使用两个信号810、820的雷达系统作为一个实例。检测目标的存在或不存在是一个雷达系统的目标。因此，雷达系统发送一电磁脉冲并且监听查看是否有来自目标的反射信号。为了简化，假设该监听接收机输出单个数目作为一个应答。例如，对于无反射812输出为零而如果有反射822则标称输出为20。在无反射出现的情况中，接收机将仍然拾取表示各种背景噪声源的信号810。因此，该输出将在零812附近变化。在出现反射的情况中，接收机拾取除了使得整体情况更嘈杂的背景噪声之外的表示散射(有噪声的)反射脉冲820的信号。在接收一个r值之后，需要在两种情况之间作出一个判断·r＝n0，其中n0是具有均值0和变化量10(由信号10表示)的高斯(Guassian)强度，或·r＝s+n1，其中s＝20而n1是具有均值0和变化量60(由信号820表示)的高斯强度。
为了作出确定，值r与某些阈值例如830、832比较。误差的概率由该分布函数的尾部确定。通过选择该阈值832最小化该误差。来自阈值832的误差等于在信号820到阈值线832的左侧部分以及和信号810到阈值线832的右侧部分的面积之和。此误差被与来自使用阈值830的误差相比较，该来自使用阈值830的误差等于在信号820到阈值线830的左侧部分以及信号810到阈值线830的右侧部分的面积之和。显然使用阈值832产生的误差较小。
参照图1-8示出的处理可被确实地包括在一个计算机可读媒体或载体中，例如图1示出的一个或者多个固定和/或可移动的数据存储装置188中，或其它数据存储器或数据通信装置中。计算机程序190可被加载到存储器170以便配置该处理器172来执行计算机程序190。当由图1的处理器172读出并且执行时，该计算机程序190包括使得该装置执行必需步骤的指令，以便执行本发明实施例的步骤或基本原理。
本发明的最佳实施例的上述描述是用于示出和描述的目的。本发明并不打算完全局限于公开的形式。根据上述指教可能有许多修改和变更。本发明的意图范围不局限细节描述，而是由所附的权利要求所限定。
权利要求
1.一种读出通道，包括一个维特比译码器，用于解码一个接收的数据流以便产生表示解码的数据比特的一个估计序列；和一个序列选择级，用于分析差错事件并且根据该差错事件的分析而选择一个序列；其中该序列选择级和该维特比译码器的每一个都包括至少一个阈值，并且其中该序列选择级和该维特比译码器的阈值的至少一个被动态地偏置，以便改善在数据相关噪声的出现的情况中的检测可靠性。
2.权利要求1的读出通道，进一步包括一个均衡器，用于接收一个读回信号并且以该维特比译码器产生一个期望的目标响应。
3.权利要求1的读出通道，其中该维特比译码器还包括一个支路度量产生器，用于产生针对一个接收数据流的距离度量；多个加法器，用于把针对每一可能支路的距离度量加到一个预先累积的路径量度，以便产生针对每一支路的一个修订的路径度量；至少一个比较器，用于比较针对多个支路的修订的路径度量；和一个选择器，用于选择针对具有最小路径度量的路径的一个路径度量。
4.权利要求3的读出通道，其中该至少一个比较器包括用于作出一个偏置调整的阈值，以便改善在出现数据相关的噪声的情况中的检测可靠性。
5.权利要求4的读出通道，其中该阈值被调整，以便选择具有更大转换的一个序列。
6.权利要求4的读出通道，其中该阈值被调整，以便选择补偿极性相关噪声的一个序列。
7.权利要求6的读出通道，其中该阈值被调整，以便当极性相关的噪声产生多个1的噪声时，选择一个具多个1的序列。
8.权利要求6的读出通道，其中该阈值被调整，以便当极性相关的噪声产生多个0的噪声时，选择一个具有多个0的序列。
9.权利要求1的读出通道，其中该序列选择级还包括多个差错事件滤波器，操作地耦合到该维特比译码器，用于识别一个差错事件并且产生一个输出差错；多个加法器，耦合到该差错事件滤波器，用于把该输出差错与专用于每一差错事件滤波器的一个偏移项组合，以产生一个差错序列；和一个选择器，用于从该多个加法器中确定一个差错序列。
10.权利要求9的读出通道，其中每一个偏移项都包括一个阈值，每一个阈值都被调整来改善在出现数据相关的噪声的情况中的检测可靠性。
11.权利要求10的读出通道，其中使得包括一个阈值的该偏移项取决于在该维特比译码器的输出的序列。
12.权利要求11的读出通道，其中该包括一个阈值的偏移项被调整来选择一个具有更多转换的序列。
13.权利要求11的读出通道，其中该包括一个阈值的偏移项被调整来选择一个补偿极性相关噪声的序列。
14.权利要求13的读出通道，其中该阈值被调整，以便当极性相关的噪声产生1的更多噪声时，选择具有更多的1的一个序列。
15.权利要求13的读出通道，其中该阈值被调整，以便当极性相关的噪声产生多个0的噪声时，选择一个具有多个0的序列。
16.用于提供读出通道函数的一个信号处理系统，包括存储器，用于在其中存储数据；和耦合到该存储器的一个处理器，该处理器被构成用于解码一个接收的数据流以便产生表示解码数据比特的一种估计序列，用于分析差错事件并且用于根据该差错事件的分析而选择一个序列；其中该处理器包括至少一个阈值，并且其中至少一个阈值被动态地偏置，以便改善在数据相关噪声的出现的情况中的检测可靠性。
17.权利要求16的信号处理系统，其中该处理器被进一步构成用于接收一个读回信号并且以该维特比译码器产生一个期望的均衡目标响应。
18.权利要求16的信号处理系统，其中该处理器被进一步构成用于把针对每一可能支路的距离度量加到一个先前累积的路径度量，以便产生针对每一支路的一个修订的路径度量，用于比较针对多个支路的该修订的路径度量，并且用于选择针对具有最小路径度量的一个路径的一个路径度量。
19.权利要求18的信号处理系统，其中该处理器根据该阈值的调整来改善在出现数据相关噪声的情况中的检测可靠性。
20.权利要求19的信号处理系统，其中该阈值被调整，以便选择一个具有更多转换的序列。
21.权利要求19的信号处理系统，其中该阈值被调整，以便选择一个补偿极性相关噪声的序列。
22.如权利要求21的信号处理系统，其中该阈值被调整，以便当极性相关的噪声产生多个1的噪声时，选择一个具有多个的1的序列。
23.如权利要求21的信号处理系统，其中该阈值被调整，以便当极性相关的噪声产生多个0的噪声时，选择一个具有多个0的序列。
24.权利要求16的信号处理系统，其中该处理器被进一步构成来调整具有一个偏移项的差错事件以便产生一个差错序列，并且根据调整偏移项来决定一个差错序列。
25.权利要求24的信号处理系统，其中每一个偏移项都包括一个阈值，每一个阈值都被调整来改善在出现数据相关的噪声的情况中的检测可靠性。
26.权利要求25的信号处理系统，其中使得包括一个阈值的该偏移项取决于该估计序列。
27.权利要求26的信号处理系统，其中该包括一个阈值的偏移项被调整来选择一个具有更多转换的序列。
28.用来构成用于执行读出通道操作的一种信号处理器，其中该信号处理器解码一个接收的数据流以便产生表示解码的数据比特的一种估计序列，根据一个选择的阈值分析差错事件并且根据该差错事件的分析选择一个序列，其中该阈值被动态地偏置，以便在数据相关的噪声的出现的情况中改善检测的可靠性。
29.一种数据存储系统，包括至少一个在其上存储数据的存储介质；用于移动至少一个磁存储介质的电机；一个传感器，操作地耦合到该至少一个存储介质，用于在该至少一个存储介质上读和写数据；一个致动器，耦合到该传感器，用于相对于该至少一个存储介质平移该传感器；以及一个读出通道，用于处理通过该变换器接收的一个数据流，该读出通道进一步包括一个维特比译码器，用于解码一个接收的数据流以产生一个表示解码的数据比特的估计序列；以及一个序列选择级，用于分析差错事件并且根据该差错事件的分析而选择一个序列；其中该序列选择级和该维特比译码器的每一个都包括至少一个阈值，并且其中该序列选择级和该维特比译码器的至少一个阈值被动态地偏置，以便改善在数据相关噪声的出现情况中的检测可靠性。
30.权利要求29的数据存储系统进一步包括一个均衡器，用于接收一个读回信号并且以该维特比译码器产生一个期望的目标响应。
31.权利要求29的数据存储系统，其中该维特比译码器还包括一个支路度量产生器，用于产生针对一个接收的数据流的距离度量；多个加法器，用于把针对每一可能支路的距离度量加到一个预先累积的路径量度，以产生针对每一支路的一个修订的路径度量；至少一个比较器，用于比较针对多个支路的修订的路径度量；以及一个选择器，用于针对具有最小路径度量的路径选择一个路径度量。
32.权利要求31的数据存储系统，其中该至少一个比较器包括用于作出一个偏置调整的阈值，以改善在出现数据相关的噪声的情况中的检测可靠性。
33.权利要求32的数据存储系统，其中该阈值被调整，以选择一个具有更多转换的序列。
34.权利要求32的数据存储系统，其中该阈值被调整，以选择一个补偿极性相关噪声的序列。
35.权利要求34的数据存储系统，其中该阈值被调整，以当极性相关的噪声产生多个1的噪声时，选择一个具有多个1的序列。
36.权利要求34的数据存储系统，其中该阈值被调整，以当极性相关的噪声产生多个0的噪声时，选择一个具有多个的0序列。
37.权利要求29的数据存储系统，其中该序列选择级还包括多个差错事件滤波器，操作地耦合到该维特比译码器，用于识别一个差错事件并且产生一个输出差错；多个加法器，耦合到该差错事件滤波器，用于把该输出差错与专用于每一差错事件滤波器的一个偏移项组合，以产生一个差错序列；以及一个选择器，用于从该多个加法器中确定一个差错序列。
38.权利要求37的数据存储系统，其中每一个偏移项都包括一个阈值，每一个阈值都被调整来改善在出现数据相关的噪声的情况中的检测可靠性。
39.权利要求38的数据存储系统，其中使得包括一个阈值的该偏移项取决于在该维特比译码器的输出的序列。
40.权利要求39的数据存储系统，其中该包括一个阈值的偏移项被调整来选择一个具有更多转换的序列。
41.权利要求39的数据存储系统，其中该阈值被调整，以选择一个补偿极性相关噪声的序列。
42.权利要求41的数据存储系统，其中该阈值被调整，以当极性相关的噪声产生多个1的噪声时，选择具有多个1的序列。
43.权利要求41的数据存储系统，其中该阈值被调整，以当极性相关的噪声产生多个0的噪声时，选择一个具有多个0的序列。
44.一个读出通道，包括用于解码一个接收的数据流以便产生表示解码的数据比特的一个估计序列的装置；以及用于分析差错事件并且根据该差错事件的分析而选择一个序列的装置；其中该用于分析差错事件的装置和该用于解码的装置的每一个都包括至少一个阈值，并且其中该用于分析差错事件的装置和该用于解码的装置的至少一个阈值被动态地偏置，以便改善在数据相关噪声的出现中的检测可靠性。
全文摘要
公开了用于在数据读出通道中提供数据相关检测的一个装置。根据数据相关噪声动态地调节在读出通道中的参数。例如，可以调整一个维特比译码器的相加－比较－选择(ACS)单元中的一个比较或可以偏置在误差情况的滤光器中的偏移项来选择具有更多转换的一个维特比序列或补偿极性相关的噪声。
文档编号G11B20/24GK1612216SQ20041008492
公开日2005年5月4日 申请日期2004年10月10日 优先权日2003年10月10日
发明者罗伊·D·西德西扬, 阿杰伊·多拉基亚, 伊万杰罗斯·伊莱夫塞里奥, 理查德·L·加尔布雷斯, 托马斯·米特尔霍尔泽, 特拉维斯·R·奥恩宁 申请人:日立环球储存科技荷兰有限公司