专利名称：用于控制磁存储器中写电流的方法和系统的制作方法
背景技术：
计算机已经成为社会的不可缺少的组成部分。计算机复杂且可包括微处理器，存储介质(例如，CD-ROM、硬盘驱动器、软盘驱动器)、存储器和输入/输出装置。通常，微处理器执行来自可在计算机上运行的多种软件程序的指令。当运行程序时，微处理器可需要从存储器读出和写入信息。
存储器的最新趋势是包括固态磁存储器阵列。磁存储器阵列比非磁存储器阵列(例如，DRAM)占优势，因为在其它情况下，它们不需要被刷新。磁存储器可包含各个存储元件，其中各个存储元件的电阻可以表示包含在存储元件中的数字信息。包含在存储元件中的数字信息可以通过在一个或多个存储器写入线中传递电流而改变，其中写入线可以被磁耦合到磁存储元件。
存储器写入线中的电流产生的结果是，在存储元件中可以感应磁场，这就可以改变存储元件的数字状态。从高值到低值(或反之亦然)改变存储器状态所必需的电流量可以是指定的量。为了将指定量的电流提供给存储器写入线，则需要控制电流，这样就出现难题。
控制施加到存储器写入线的电流量可能存在问题，因为当产生新一代的集成电路时，会使用更低的电源电压。但是，用于控制施加到存储器写入线的电流量的电路可消耗一部分这种减少的电源电压。因为电源电压的总量被降低，且控制写入线中的电流的电路可能消耗一部分这种减少的电压，所以剩余的电压量可能不足以提供指定量的电流给存储器写入线。
发明内容
本发明公开了一种用于控制磁存储器中写电流的方法和设备。在一些实施例中，该方法包括提供多个存储器写入线(其中写入线可以磁耦合到至少一个存储元件)中的电流，将第一多个晶体管和第二多个晶体管耦合到存储器写入线的任一端，且改变第一多个晶体管和第二多个晶体管内的各个晶体管的导通状态。
为了对本发明的不同实施例进行详细描述，现在将参考附图进行说明，其中图1例示了可以共同耦合在交叉点阵列配置中的存储元件；图2表示根据不同实施例的一个电路；图3表示根据不同实施例用于传递写入线中的电流的电路；以及图4表示示例的计算机系统。
符号及术语贯穿下列的说明书和权利要求中所使用的某些用语是指特定的系统部件。本领域的技术人员应该理解，公司将通过不同的名称来表示一个部件。本文不会区分那些名称不同而不是功能不同的部件。在下面的论述和权利要求中，用语“包括”和“包含”采用开放式的用法，且因此应该解释为“包括，但不限定为…”。
用语“耦合”意思是意味着间接的或者直接的电连接。因此，如果第一装置与第二装置耦合，则该连接可以是通过直接的电连接或者是通过经由其它装置和连接的间接的电连接。然而，短语“磁耦合”还用于指这样一种情形，即在第二材料中感应从第一材料发出的磁场。例如，载流导体可以发出能够耦合到磁材料的磁场。
用语“栅极端”意思是指用于控制晶体管导通状态的晶体管的端子，而不考虑所用的技术。就与电源相关的用语“恒定”来说，意思是指特定参数的变化很微小。例如，对于具有恒定电流和可变电压的电源，它可以具有变化范围很大的输出电压，而电流只有很小的变化。
具体实施例方式
下列的讨论是针对本发明的不同实施例。尽管这些实施例中的一个或多个可能是优选的，但是所公开的实施例不应该被解释为或用作对所公开的内容(包括权利要求)的范围的限制。另外，本领域的技术人员将理解下面的描述具有广泛的应用，且所讨论的任何实施例都只意味着是该实施例的示例，而不是表示公开的范围(包括权利要求书)限于该实施例。
图1描述可被集成为集成电路上的阵列的磁存储器10。一般，该阵列包括可磁耦合到写入线的存储元件14A-I，如虚线所示。磁存储元件可以使用不同装置模拟，如电容器、电阻器、电感器、与二极管串联连接的隧道结或集成电路元件的其它组合。写入线可在列16A-D和行18A-D中编排。附属电路19可以耦合到写入线16和18，且有助于将数据写入阵列12。虽然图1中未显示，但是读出线可以电耦合到存储元件14A-I以执行读操作。
在将数据写入各个存储元件时，可以将电流提供到写入线16和18。例如，在将数据写入存储元件14E时，电流可被提供到列16B和行18B。于是，在写入线16B和18B中流动的电流就会在存储元件14E中感应磁场且改变它的数字状态。因为阵列12中的其它存储元件可能共享共同的写入线，所以打算在期望的存储元件中产生磁场的电流，可能还会在其它存储元件中感应不必要的磁场。不必要的磁场常称为“半选”磁场，因为针对非期望的存储元件只有两个感应磁场的其中之一出现。例如，在将信息写入存储元件14E时，在存储元件14B和14H中会非期望地感应磁场，元件14B和14H同样都磁耦合到写入线16B。一般，产生的磁场量与写入线中流动的电流量有关。因此，为了将信息写入期望的存储器元件，有利的是可通过控制写入线中的电流量而区分阵列中的存储器元件。因此，写入线中的电流量应该大于期望的存储元件的阈值并且小于非期望的存储元件的半选阈值，非期望的存储元件可耦合到与预期的存储元件相同的行线和列线。
图2表示本发明的一个实施例，其可用作磁存储器写入线驱动器。电路30可以提供磁存储器写入线32的期望的电流控制，同时将所使用的开销电压(overhead voltage)的量减到最少且简化整个电路设计。存储器写入线32可以磁耦合到磁存储元件34。电源电压(示为VDD)可以电耦合到多个p沟道MOSFET 36的源极端。MOSFET 36将其漏极电耦合到写入线32，写入线32表示为电阻元件RW。写入线32还可以电耦合到多个n沟道MOSFET 38的漏极端，且MOSFET 38的源极接线可以电耦合到地。
晶体管38的栅极接线可以通过开关SN1-SNX电耦合到VDD。同样地，晶体管36的栅极接线可通过开关SP1-SPX电耦合到地，如图所示。写入线32中所需要的用于将存储元件34写成数字值的电流量可为预定值。电路30可以通过以任何次序开启任何数量的开关SNX和SPX来控制写入线32中的电流量。通过以这种方式组合晶体管，可以动态调整有效电阻RDSn和RDSp。而且，多个晶体管36和38内的各个晶体管尺寸不同。例如，各个晶体管可以进行二进制加权，使得晶体管1大小为X，晶体管2大小为X，且晶体管3大小为2X。通过以这种方式进行二进制加权的晶体管，它们能够不同地提供写入线32中的写电流的量。开关SNX和SPX可代表电耦合到晶体管36和38的栅极端的逻辑门。
当开关SPX将晶体管36的栅极耦合到地时，晶体管36的栅-源电压等于-VDD，VDD是电路30中可用的最大电压。同样地，开关SNX可将晶体管38的栅极耦合到VDD，其也可产生在电路30中可用的可能最大的栅-源电压。一般，当晶体管的栅-源电压为最大值时，电阻为最小值。因为晶体管36和38可配置为具有最小电阻值，所以它们比其它的解决方案具有更低的漏-源电压。因此，通过使用比其它情况所需要的开销电压少的开销电压，电路30能够控制写入线32中的电流量。虽然VDD可将可变电流提供给写入线，但由VDD提供的电压不需要为了将可变电流提供给写入线而改变。
图3例示本发明的另一实施例，其可用做磁存储器写入线驱动器。电路40可提供写入线42的电流控制，同时将所使用的开销电压减到最小且简化整个电路设计。写入线42可磁耦合到存储元件44，且能够改变存储元件44的状态。电源电压(表示为VDD)电耦合到p-沟道MOSFET46的源极端。晶体管46的漏极端可电耦合到写入线42，其可用电阻元件RW表示。写入线42还可电耦合到n-沟道MOSFET48的漏极端。晶体管48的源极端可电耦合到地，而晶体管48的栅极端电耦合到电源电压VDD。
P沟道MOSFET 50和n沟道MOSFET 52可以形成反相器53，并且将它们的漏极端都电耦合到晶体管46的栅极。晶体管50的源极端电耦合到电源电压VDD。晶体管50和52的栅极端可以电耦合到共同控制电压Vcontrol。晶体管52的源极端可电耦合到Vwrite。当反相器53的输入端处的电压切换时，输出将在VDD和Vwrite之间切换。反相器53的阈值电压可以通过改变晶体管50和52的大小来调整，也可以通过改变Vwrite的大小来调整。
当Vcontrol改变时，反相器53可运行以将晶体管46的栅极在VDD和Vwrite之间切换。例如，如果Vcontrol等于VDD，那么晶体管50截止，而晶体管52导通。当晶体管50截止而晶体管52导通时，Vwrite可以电耦合到晶体管46的栅极，使得当Vwrite改变时，写入线42中的电流量会因为晶体管46的栅-源电压改变而调整。
可选地，如果Vcontrol等于Vwrite，则晶体管52截止，且晶体管50可将晶体管46的栅极端电耦合到VDD。在晶体管46的栅极端电耦合到VDD的情况下，晶体管46截止且将写入线42中的电流量限制到近似为零。
因为用于控制电流的电路(即，晶体管50和52)可以与主电流路径(即，晶体管46、写入线42和晶体管48的串联组合)分离，所以可期望实现电路40。利用主电流路径之外的控制电路，Vwrite可被设计为恒定电流可变电压的电源，且VDD可被设计为可变电流恒定电压的电源。Vwrite和VDD都不需要可变电流和可变电压。电路40能够使用最小量的开销电压来控制写入线42中的电流量。
在此公开的存储器，以及用于控制存储器写入线中的电流的方法可用于计算机系统。图4例示了示例的计算机系统100。图4的计算机系统包括中央处理单元“CPU”102，其可通过CPU总线电耦合到桥逻辑装置106。桥逻辑装置106有时称为“北桥”。北桥106通过存储器总线电耦合到主存储器阵列104，且通过高级图形处理器(“AGP”)总线进一步电耦合到图形控制器108。主存储器阵列104可以是利用所公开的用于控制写入线电流的方法的磁存储器阵列。北桥106通过例如初级扩展总线(“BUSA”)(如外围部件互连(“PCI”)总线或扩展型工业标准体系结构(“EISA”)总线)将CPU102、存储器104和图形控制器108耦合到系统的其它外围装置。使用BUS A总线协议运行的各种部件可存在于该总线上，例如音频装置114、IEEE1394接口装置116和网络接口卡(“NIC”)118。这些部件可集成在主板上，如图4所示，或者它们可插入连接到BUS A的扩展槽110。
如果在计算机系统中提供了其它次级扩展总线，则另一桥逻辑装置112可用于将初级扩展总线(“BUS A”)电耦合到次级扩展总线(“BUS B”)。该桥逻辑112有时称为“南桥”。使用BUS B的总线协议运行的各种部件可存在于该总线上，例如硬盘控制器122、系统只读存储器(“ROM”)124、以及超级输入/输出(“I/O”)控制器126。槽120还为遵照BUS B协议的插入式部件而设置。
本发明的优先实施例允许包含控制存储器写入线中的电流量的电路与写入线的电流路径分开。通过从写入线电流路径分开电流的控制功能，更大部分的电源电压可被用在写入线电流路径中，允许更大地控制写入线电流。这在电源电压降低时尤其有用。另外，本发明的优先实施例通过消除对具有可变电压和可变电流的电源的需要来简化电路设计。
上述的讨论是对本发明的各种实施例和原理的例示。一旦完全理解上面所公开的内容，众多的变化和修改对于本领域的技术人员将变得显而易见。例如，一些实施例例示为使用互补金属氧化物半导体(“CMOS”)技术，同样地n-沟道器件可被p-沟道器件代替且反之亦然，同时保持相似的电路功能。意图是下列的权利要求应当解释为包含所有这样的变化和修改。
权利要求
1.一种增加存储元件(34)可用的电压的方法，包含提供多个存储器写入线(32)中的电流，其中写入线(32)磁耦合到至少一个存储元件(34)；将第一多个晶体管和第二多个晶体管(36，38)耦合到存储器写入线(32)的任一端；以及改变所述第一多个晶体管和第二多个晶体管(36，38)内各个晶体管的导通状态。
2.一种存储器(104)，包含多个存储器写入线(32)，其磁耦合到至少一个磁存储元件(34)；写电路(30)，其包括多个耦合到存储器写入线(32)的晶体管(36，38)；其中在所述多个晶体管(36，38)内的各个晶体管是并联的，且可将它们的导通状态彼此独立地进行更改；以及由此增加所述磁存储元件(34)可用的电压的量。
3.如权利要求2所述的存储器(104)，进一步包含耦合到所述多个晶体管(36，38)的逻辑(106)，其中所述逻辑更改各个晶体管的导通状态。
4.如权利要求1所述的方法或权利要求3所述的存储器(104)，其中在所述第一多个晶体管和第二多个晶体管(36，38)内的各个晶体管并联地耦合，且被二进制加权。
5.如权利要求1所述的方法或权利要求2所述的存储器(104)，其中所述存储元件(34)可用的电压的量和写入线(32)中的电流的量可通过更改所述多个晶体管(36，38)内的各个晶体管的导通状态来控制。
6.一种存储器(104)，包含至少一个存储器写入线(42)，其磁耦合到至少一个磁存储元件(44)；写电路(40)，其包括耦合到存储器写入线(42)的任一端的第一晶体管和第二晶体管(46，48)；其中所述第一晶体管(46)的导通状态由反相器电路(53)控制；其中所述反相器电路(53)将写信号电耦合到第一晶体管(46)；以及由此增加提供给所述磁存储元件(44)的电压的量。
7.一种计算机系统(100)，包含处理器(102)；耦合到处理器(102)的桥逻辑装置(106)；以及耦合到处理器(102)的系统存储器(104)，其中系统存储器(104)包括电源VDD；耦合到电源VDD的第一晶体管(46)；耦合到第一晶体管(46)的写导体(42)，其中写导体(42)磁耦合到磁存储元件(44)；耦合到写导体(42)、地和电源VDD的第二晶体管(48)；耦合到第一晶体管(46)的反相器(53)，其中反相器(53)控制第一晶体管(46)的导通状态；其中电源VDD有大约恒定的电压且提供可变电流；以及其中从电源VDD抽取的电压的量被减到最小。
8.如权利要求6所述的存储器(104)，进一步包含第一多个晶体管和第二多个晶体管(36，38)，其中所述第一多个晶体管(36)提供存储器写入线(32)中的电流，以及所述第二多个晶体管(38)从存储器写入线(32)吸收电流。
9.如权利要求8所述的存储器(104)，其中所述第一多个晶体管(36)包含p-沟道金属氧化物半导体场效应晶体管(“MOSFET”)，以及所述第二多个晶体管(38)包含n-沟道MOSFET。
10.如权利要求1所述的方法，进一步包含将电源VDD耦合到所述第一多个晶体管和第二多个晶体管(36，38)，其中电源VDD有大约恒定的电压且提供可变电流。
11.如权利要求6所述的存储器(104)，其中所述第一晶体管(46)的导通状态在所述写信号改变时而改变。
12.如权利要求6所述的存储器(104)或权利要求7所述的计算机系统(100)，其中控制信号耦合到反相器(53)的输入端且控制反相器(53)的导通状态，并且其中反相器(53)的阈值电压是可变的。
全文摘要
本发明公开了一种用于控制磁存储器电流的方法和设备。在一些实施例中，该方法包括提供多个存储器写入线(32)(其中写入线(32)可以磁耦合到至少一个存储元件(34))的电流，将第一多个晶体管和第二多个晶体管(36，38)耦合到存储器写入线(32)的任一端，且改变第一多个晶体管和第二多个晶体管(36，38)内的各个晶体管的导通状态。
文档编号G11C11/16GK1842872SQ200480024496
公开日2006年10月4日 申请日期2004年8月26日 优先权日2003年8月27日
发明者F·A·佩尔纳, K·K·史密斯 申请人:惠普开发有限公司