专利名称：使用游程有限码的编码器和解码器的制作方法
技术领域：
本发明涉及使用游程有限(RLL)码的编码器和解码器。
背景技术：
为了提高记录密度，按照游程有限(RLL)对要存储在记录介质(比如磁盘或光盘)中/从记录介质中读取的数据进行编码/解码。
有数种类型的RLL方案，它们各自具有自己的特点。例如，日本专利申请第2004-117239号(由本申请人递交的)中公开的编码/解码方法在不违背G约束条件和I约束条件的前提下实现了高编码率。
编码/解码方法是简单的，然而，执行编码/解码方法的电路的规模却可能变得很大。这是因为编码器/解码器必须要处理要保存到记录介质上/要从记录介质上读取的并行数据(例如，10位并行数据)，而RLL最初假设位串是没有结构的。具体来说，编码器/解码器需要配备多个电路，各个电路与包含在并行数据中的各个位组合(bit pattern)相对应。而且，编码器/解码器需要进行各种类型的处理，以满足多种约束条件，从而进一步增大了电路规模。
发明内容
依据本发明的一个方面，提供了一种编码器，该编码器使用游程有限码对数据进行编码，包括零游程检测单元，该单元检测构成位串并且长度长于预定长度的零游程；和零游程消除单元，该单元通过将零游程之前和之后的数据位经由总线进行传送，以使得这些位相互组合在一起，来消除所检测到的零游程。
依据本发明的另一个方面，提供了一种解码器，该解码器对使用游程有限码进行了编码的数据进行解码，包括分离单元，该单元通过经由总线传送位串来从该位串中分离出偶数位和奇数位。
依据本发明的又一个方面，提供了一种方法，该方法是使用游程有限码对数据进行编码的方法，包括检测构成位串并且长度长于预定长度的零游程；和通过将零游程之前和之后的数据位经由总线进行传送，以使得这些位相互组合在一起，来消除所检测到的零游程。
依据本发明的再一个方面，提供了一种方法，该方法是对使用游程有限码进行了编码的数据进行解码的方法，该方法包括通过经由总线传送位串，从该位串中分离出偶数位和奇数位。
通过阅读下面的目前本发明的优选实施例的详细说明，同时结合附图加以考虑，可以更好地理解本发明的上述和其它目的、特征、优点和技术及工业意义。
附图1是依据本发明实施例的置换装置(substitution apparatus)的框图；附图2是附图1中所示的零游程消除单元的框图；附图3是示出了由包括在零游程消除单元中的总线进行的操作的示意图；附图4是附图1中所示的地址生成单元的框图；附图5是示出了由地址生成单元产生的地址的格式的示意图；附图6是附图1中所示的置换结果存储单元的框图；附图7是示出了要输入给置换装置的码元数据的示意图；附图8到15是用于解释说明由置换装置进行的操作的示意图；附图16是在没有检测到零游程的时候的操作的流程图；附图17是在检测到零游程的时候的操作的流程图；附图18是依据本发明的实施例的交错装置(interleave apparatus)的框图；附图19到26是用于解释说明由交错装置进行的操作的示意图；和附图27是该操作的流程图。
具体实施例方式
下面将参照附图详细解释本发明的示范性实施例。
依据本发明的编码器执行日本专利申请第2004-117239号中公开的编码方法。该编码方法包括置换运算和交错运算，以分别满足G约束条件和I约束条件。因此，在下述的实施例中，将分开解释说明进行置换运算的置换装置和进行交错运算的交错装置。
此外，在下述的实施例中，假设编码器(包括置换装置和交错装置)是在约束条件(0，G/I)＝(0，10/10)得到满足的情况下进行编码的。约束条件G＝10意思是连续0的最大数量是10。约束条件I＝10的意思是偶数位或奇数位中的连续0的最大数量分别是10。违背G约束条件的连续0的位串称为“零游程(zero run)”。
附图1是依据本发明的实施例的置换装置1000的框图。置换装置1000用称为“地址”的码数据置换零游程。该地址是通过在用地址置换零游程之前转换特定位组合(具体来说，是位组合“10”)的数量而获得的。这些地址集中安排在输入数据(下文中称为“码元数据(symboldata)”)的置换结果的头部。
置换装置1000包括零游程消除单元1100、地址生成单元1200和置换结果存储单元1300。零游程消除单元1100是检测和消除包含在码元数据中的零游程的处理器。地址生成单元1200是通过计算包含在码元数据中的位组合“10”的数量来生成地址的处理器。置换结果存储单元1300存储该置换结果，即，用所述地址置换了零游程之后的码元数据。
附图2是附图1中所示的零游程消除单元1100的框图。零游程消除单元1100包括第一输入寄存器1111、第二输入寄存器1112、零游程检测电路1120、零游程消除用总线1130、总线驱动器1141到1142、临时寄存器1150和选择器1160。
第一输入寄存器1111存储最新的码元数据。第二输入寄存器1112存储从第一输入寄存器1111或临时寄存器1150中输出的码元数据。第一输入寄存器1111和第二输入寄存器1112二者都具有10位宽度，该宽度与码元数据的位宽相同。
零游程检测电路1120从20位数据中检测零游程，这20位数据包括作为高10位存储在第一输入寄存器1111中的数据和作为低10位存储在第二输入寄存器1112中的数据，以满足约束条件G＝10。
零游程消除用总线1130将存储在第一输入寄存器1111或第二输入寄存器1112中的数据传送给临时寄存器1150。总线驱动器1141控制从第一输入寄存器1111到临时寄存器1150的总线传送。总线驱动器1142控制从第二输入寄存器1112到临时寄存器1150的总线传送。
附图3是示出了由零游程消除用总线1130进行的操作的示意图。在附图3中，第二输入寄存器1112的低位5位和第一输入寄存器1111的高位6位全部是0(换句话说，11位连续为0)。因此，零游程检测电路1120检测到了零游程。总线驱动器1142使零游程消除用总线1130仅将零游程之前的5位从第二输入寄存器1112传送到临时寄存器1150。另一方面，总线驱动器1141使零游程消除用总线1130仅将零游程之后的5位从第一输入寄存器1111传送到临时寄存器1150。这样，将消除掉了零游程的码元数据存储到了临时寄存器1150中。
在没有零游程消除用总线1130的情况下，由于零游程可能从第二输入寄存器1112的任何位位置开始，因此需要多个各自与各个位组合相对应的数据传送电路。在第一输入寄存器1111和第二输入寄存器1112的宽度变宽的时候，电路的数量也会增大。
另一方面，依据本发明的置换装置包括可以任意改变传送目的地的总线，从而减小了电路规模。此外，置换装置能够通过仅仅改变零游程消除用总线1130的宽度来对G约束条件的任何变化做出响应。
临时寄存器1150具有与码元数据的位宽度相同的10位宽度，并且临时存储传送给它的数据。当零游程检测电路1120没有检测到零游程时，将存储在第二输入寄存器1112中的数据按原样传送给临时寄存器1150。
选择器1160选择要输入给第二数据寄存器1112的数据。当零游程检测电路1120没有检测到零游程时，选择器1120使来自第一输入寄存器1111的数据输入到第二输入寄存器1112中。另一方面，当零游程检测电路1120检测到零游程时，选择器1160使来自于零游程消除用总线1130的数据输入到第二输入寄存器1112中。这是因为跟在零游程(在通过零游程消除用总线1130时被消除)之后的多个位可能构成另一个零游程的一部分。
附图4是附图1中所示的地址生成单元1200的框图。该地址生成单元1200包括位组合检测器1210、累加器1220、地址寄存器1230和编码器1240。
位组合检测器1210是用于从11位数据中检测位组合“10”的数量的电路，这11位数据包括存储在第二输入寄存器1112中的数据的最低位数据位和存储在第一输入寄存器1111中的10位数据。这是因为位组合“10”可能会从存储在第二输入寄存器1112的数据的最低位开始。
累加器1220是将由位组合检测器1210当前检测到的位组合“10”的数量与之前检测到的数量相加的加法器。地址寄存器1230存储由累加器1220进行的相加的结果，即，位组合“10”的累计总数量。
编码器1240是通过按照预定规则变换存储在地址寄存器1230中的累计总数量来生成地址的处理器。
附图5是示出了由地址生成单元1200产生的地址的格式的框图。该地址包括8位地址码、1位标记符和1位分隔符。地址码表示位组合“10”的累计总数的变换结果。标记符“1”表示后续数据还没有进行交错运算。标记符“0”表示后续数据已经进行了交错运算。分隔符“1”表示其后面跟有码元数据。分隔符“0”表示其后面跟有另一个地址。
附图6是附图1中所示的置换结果存储单元1300的框图。置换结果存储单元1300包括地址总线1310、总线驱动器1320、多个寄存器1330a到1330n和多个选择器1340a到1340n。寄存器1330a到1330n和选择器1340a到1340n的数量并不局限于附图6中所示的三个。
当零游程消除单元1100检测到零游程时，地址总线1310将由地址生成单元1200生成的地址传送给寄存器1330a到1330n中的任何一个。总线驱动器1320控制地址总线1310。
依据日本专利申请第2004-117239号中公开的编码方法，需要从置换结果的头部开始按顺序添加地址。因此，地址总线1310在零游程消除单元1100每次检测到零游程的时候都要改换地址所发送到的寄存器。
在不使用地址总线1310的情况下，需要多个各自与各个寄存器相对应的数据传送电路。另一方面，依据本发明的置换装置包括能够任意改变传送目的地的总线，从而减小了电路尺寸。此外，置换装置可以仅仅通过改变寄存器1330a到1330n和选择器1340a到1340n对的数量，对要存储到置换结果存储单元1300中的数据尺寸的改变做出响应。
寄存器1330a到1330n具有10位宽度，与码元数据的位宽度相同，并且整体可用作一个大的缓存器。当零游程消除单元1100检测到零游程的时候，该缓存器按照从头部开始的顺序存储由地址生成单元1200产生的地址。当零游程消除单元1100没有检测到零游程时，该缓存器按照从尾部开始的顺序存储零游程消除单元1100的临时寄存器1150中的数据，同时将存储于其中的数据左移。
选择器1340a到1340n是选择要输入给相应寄存器的数据的选择器。当零游程消除单元1100检测到零游程时，选择器1340a到1340n使来自地址总线1310的地址输入到相应寄存器1330a到1330n中。
当零游程消除单元1100没有检测到零游程的时候，选择器1340n使存储在临时寄存器1150中的数据输入到相应寄存器1330n中。同时，选择器1340a到1340n分别使存储在寄存器1330b到1330n中的数据输入到相应寄存器1330a到1330m中(假设没有将地址存储在任何一个寄存器1330a到1330n中)，从而对存储在缓存器中的数据进行了左移。
附图7是示出了要输入给置换装置的码元数据的示意图。附图8到15是用于解释在输入了附图7中所示的码元数据10到50时由置换装置1000进行的操作的示意图。
如附图8所示，当将后面跟着码元数据20的码元数据10输入到置换装置1000中时，位组合“10”的累计总数(存储在地址生成单元1200的地址寄存器1230中)从“0”(初始值)更新为“4”(步骤S1001)。在这种情况下，由于零游程检测电路1120没有检测到零游程，因此将存储在第二输入寄存器1112中的数据经零游程消除用总线1130传送到临时寄存器1150中(步骤S1002)。
如附图9所示，将该数据进一步传送给了寄存器1330n(步骤S1101)。另一方面，在地址生成单元1200中，编码器1240响应于存储在地址寄存器1230中的累计总数的更新新生成地址addr-1(步骤S1102)。然后，将存储在第一输入寄存器1111中的数据传送给第二输入寄存器1112(步骤S1103)。
当如附图10所示输入了码元数据30时，存储在地址寄存器1230中的累计总数仍然为4(步骤S1201)，这是因为由第二输入寄存器1112的最低位数据位和存储在第一输入寄存器1111中的10位数据组成的11位数据根本就不包括位组合“10”。在这种情况下，由于零游程检测电路1120检测到了零游程，因此将存储在第一输入寄存器1111中的数据和存储在第二输入寄存器1112中的数据经零游程消除用总线1130传送给临时寄存器1150(步骤S1202)。
随后，如附图11所示，将由编码器1240产生的地址addr-1经地址总线1310传送到寄存器1330a(步骤S1301)。由于存储在地址寄存器1230中的累计总数还未得到更新，因此由编码器1240产生的地址仍然与addr-1相同(步骤S1302)。另一方面，通过了零游程消除用总线1130之后的数据也传送到了第二输入寄存器1112中(步骤S1303)。
当如附图12所示输入了码元数据40时，存储在地址寄存器1230中的累计总数更新为“5”(步骤S1401)。在这种情况下，由于零游程检测电路1120再次检测到了零游程，因此将存储在第一输入寄存器1111中的数据和存储在第二输入寄存器1112中的数据经零游程消除用总线1130传送给临时寄存器1150(步骤S1402)。
随后，如附图13所示，将由编码器1240生成的地址addr-1经地址总线1310传送给寄存器1330b(步骤S1501)。由于存储在地址寄存器1230中的累计总数已经得到了更新，因此编码器1240生成了地址addr-2(步骤S1502)。另一方面，将通过了零游程消除用总线1130之后的数据也传送给第二输入寄存器1112(步骤S1503)。
当如附图14所示输入了码元数据50时，存储在地址寄存器1230中的累计总数更新为“8”(步骤S1601)。在这种情况下，由于零游程检测电路1120没有检测到零游程，因此将存储在第二输入寄存器1112中的数据经零游程消除用总线1130传送给临时寄存器1150(步骤S1602)。
如附图15所示，该数据还传送给了寄存器1330n，并且通过移位操作将存储在寄存器1330n中的数据传送给寄存器1330m(步骤S1701)。另一方面，编码器1240响应于存储在地址寄存器1230中的累计总数的更新，新生成了地址addr-3(步骤S1702)。然后，将存储在第一输入寄存器1111中的数据传送给第二输入寄存器1112(步骤S1703)。
当输入了另一个码元数据时，将码元数据50传送给寄存器1330n，并且通过移位操作将存储在寄存器1330m和寄存器1330n中的数据传送到左侧的寄存器中。这样，在置换结果存储单元1300中，将地址存储在了高位寄存器中，而将消除了零游程的数据存储在了低位寄存器中。
由于地址和数据在置换结果存储单元1300中并不总是彼此组合在一起的，因此需要将它们从置换结果存储单元1300中挑拣出来，以使得前面的地址和后面的数据是连续的。在挑拣出最后一个地址时，需要用1置换分隔符值。
附图16是在没有检测到零游程的时候由置换装置1000进行的操作的流程图。零游程消除单元1100获取码元数据(步骤S1801)，并且地址生成单元1200检测位组合“10”的数量(步骤S1802)。如果需要的话，地址生成单元1200更新存储在地址寄存器1230中的累计总数(步骤S1803)，并且根据该累计总数生成地址(步骤S1804)。
由于零游程消除单元1100没有检测到零游程(步骤S1805)，因此置换结果存储单元1300使这些寄存器(除了存储着地址的寄存器)将存储于其中的数据传送给左边的寄存器(步骤S1806)。然后零游程消除单元1100将存储在第二输入寄存器1112中的数据传送给临时寄存器1150(步骤S1807)，并且将该数据进一步传送给置换结果存储单元1300，以存储在寄存器1330n中。然后零游程消除单元1100将存储在第一输入寄存器1111中的数据传送给第二输入寄存器1112，以完成该连续处理(步骤S1808)。
附图17是在检测到零游程的时候由置换装置1000进行的操作的流程图。零游程消除单元1100获得码元数据(步骤S1901)，并且地址生成单元1200检测位组合“10”的数量(步骤S1902)。如果有必要，地址生成单元1200对存储在地址寄存器1230中的累计总数进行更新(步骤S1903)，并根据该累计总数生成地址(步骤S1904)。
由于零游程消除单元1100检测到了零游程(步骤S1905)，因此将存储在第一输入寄存器1111中的数据和存储在第二输入寄存器1112中的数据经零游程消除用总线1130传送给临时寄存器1150(步骤S1906)和第二输入寄存器1112(步骤S1907)。置换结果存储单元1300将由地址生成单元1200生成的地址存储在位于头部的未使用的寄存器中，以完成该连续处理(步骤S1908)。
附图18是依据本发明的实施例的交错装置2000的框图。交错装置2000对置换结果(消除了零游程的位串)进行重排，使得位串的前一半中的数据位变为奇数位，而位串的后一半中的数据位变为偶数位，以满足I约束条件。
如附图18所示，交错装置2000具有屏蔽寄存器2010、输入移位寄存器2020、交错总线2030、总线驱动器2040和输出移位寄存器2050。
输入移位寄存器2020存储要进行交错处理的位串。交错总线2030对包含在位串中的数据位的顺序进行重排。总线驱动器2040控制交错总线2030。输出移位寄存器2050存储交错处理后的位串。
要进行交错处理的目标数据是存储在输入移位寄存器2020中的位串的前一半(具体来说，是在位串的头部的数据位)中的预定数量的数据位和后一半中的预定数量的数据位，它们是由存储在屏蔽寄存器2010中的掩码组合指定的。屏蔽寄存器2010存储着用于指定要进行交错处理的数据位的位置的掩码组合(mask pattern)。
附图19到26是用于解释由交错装置2000进行的操作的示意图。
如附图19所示，当要进行交错处理的位串(该位串包括n个数据位并且两个地址位于头部)输入到输入移位寄存器2020中时，将屏蔽寄存器2010中的从第n/2+1位开始的5个数据位(为地址位宽度的一半)设置为1，而将其它的位初始化为0。
当如附图20中所示将第一地址(addr-0)经交错总线2030传送到输出移位寄存器2050中时，输入移位寄存器2020将位串向前移位10位(与地址的位宽度相同)。另一方面，屏蔽寄存器2010将掩码组合向前移位5位(为地址的位宽度的一半)。
当如附图21中所示将第二地址(addr-1)经交错总线2030传送到输出移位寄存器2050中时，输入移位寄存器2020将位串向前移位10位。另一方面，屏蔽寄存器2010将掩码组合向前移位5位。当传送地址时，交错总线2030并不进行交错处理。
如附图22中所示，当将所有的地址都传送给了输出移位寄存器2050时，由于已经进行了两次10位的移位，所以存储在输入移位寄存器2020中的数据位的数量减少到了n-20位。另一方面，由于已经进行两次5位的移位，所以在屏蔽寄存器2010中的位组合“11111”之前还剩下n/2-10个数据位。换句话说，此时，位组合“11111”对应于存储在输入移位寄存器2020中的位串的后半部分的开头处的5个数据位。
当如附图23中所示，输入移位寄存器2020将前半部分的开头处的5个数据位和后半部分的开头处的5个数据位(换句话说，与掩码组合的“1”相对应的5个数据位)经交错总线2030传送到输出移位寄存器2050中时，交错总线2030进行交错处理，以重排这些数据位。
附图24表示实现交错处理的机制。交错总线2030传送前半部分的开头处的5个数据位，以使得这些位映射为奇数位。另一方面，交错总线2030传送后半部分的开头处的5个数据位(换句话说，与设置在屏蔽寄存器2010中的“11111”相对应的5个数据位)，以使这些位映射为偶数位。
按照日本专利申请第2004-117239号中公开的编码方法，由于对于各个位串来说，地址的数量是会发生改变的，因此要进行交错处理的数据的位置和长度是变化的。结果，在不使用总线的情况下，进行交错处理需要非常大的电路。
另一方面，依据本发明的交错装置包括能够随意改变目标位(所要传送的位)和/或映射目的地(传送目的地)的总线，从而减小了电路规模。
在将数据位传送给交错总线2030之后，如附图25所示，输入移位寄存器2020将存储于其中的位串向前移位5位。另一方面，屏蔽寄存器2010不再进行移位操作。
然后，如附图26所示，对已经传送给了输出移位寄存器2050的5个数据位之后的5个数据位进行交错处理。按照这种方式，在传送了所有的地址之后，重复进行总线传送和移位，以完成对所有数据的交错处理。
这样，交错装置2000仅仅通过屏蔽寄存器2010的移位操作控制用于交错处理的总线传递。因此，不需要复杂的控制电路。而且，该交错装置能够仅仅通过改变移位量来对地址的位宽度的任何变化做出响应，从而实现了并不依赖于码长度的电路。而且，该交错装置能够仅仅通过改变交错总线2030的宽度和屏蔽寄存器2010中要设置为1的位的宽度来满足任何I约束条件。
附图27是由交错装置2000进行的操作的流程图。地址位宽度的大小假设为m位。
当将要进行交错处理的位串输入到输入移位寄存器2020中时，将屏蔽寄存器2010中从第n/2位开始的m/2个数据位设置为1，并且将其它的位设置为0(步骤S2001)。
当地址被存储在输入移位寄存器2020的头部时(步骤S2002是)，交错装置2000将该地址传送给输出移位寄存器2050(步骤S2003)、将输入移位寄存器2020移位m位(步骤S2004)，并且将屏蔽寄存器2010移位m/2位(步骤S2005)。然后，重复进行从步骤S2002开始的步骤。
当没有地址存储在输入移位寄存器2020的头部时(步骤S2002否)，交错装置2000判断在输入移位寄存器2020中是否还剩有任何数据。当有数据时(步骤S2006是)，交错装置2000经交错总线2030将存储在输入移位寄存器2020中的位串的开头处的m/2个数据位和与在屏蔽寄存器2010中设置的“1”相对应的m/2个数据位传送到输出移位寄存器2050(步骤S2007)。然后，交错装置2000仅将输入移位寄存器2020移位m/2位(步骤S2008)，并且重复进行从步骤2006开始的步骤。
虽然上面的解释是针对编码器的，但是总线也能够减小解码器中的电路尺寸。例如，解码器中的总线对经交错的数据中的位进行重排，以进行与由交错总线2030进行的位操作相反的操作。解码器中的另一个总线将零游程传送到经过置换的数据的指定位置(是通过对地址进行解码而获得的)上，以插入已由编码器用地址置换了的零游程。
依据本发明，用于消除零游程的处理(进行该处理来满足G约束条件)能够采用很小的电路(即，总线)来实现。而且，将地址传送到不同寄存器的处理也可以采用很小的电路来实现。而且，置换结果的存储单元能够采用具有简单重复结构的小电路来实现。
依据本发明，对数据进行交错的处理(进行该处理来满足I约束条件)能够采用很小的电路(即，总线)来实现。而且，要进行交错处理的数据位能够通过简单的机制(即，通过初始化和移位屏蔽寄存器)来确定。
依据本发明，经交错的数据的再现处理可以采用很小的电路(即，总线)来实现。而且，零游程的再现处理能够采用很小的电路(即，总线)来实现。
其它的优点和变型是本领域的技术人员很容易想到的。因此，本发明在其较宽泛的方面上来说并不局限于本文给出和介绍的具体细节和代表性实施例。因此，可以在不超出由所附的权利要求书及其等同物定义的总体发明原理的精神和范围的情况下，进行各种修改。
权利要求
1.一种编码器，该编码器使用游程有限码对数据进行编码，该编码器包括零游程检测单元，该单元检测构成位串并且长度长于预定长度的零游程；和零游程消除单元，该单元通过将零游程之前和之后的数据位经由总线进行传送，以使得这些位相互组合在一起，来消除所检测到的零游程。
2.根据权利要求1所述的编码器，还包括地址输出单元，该单元通过总线输出指示所检测到的零游程在位串中的位置的地址。
3.根据权利要求2所述的编码器，还包括多个寄存器，所述各地址输出到这些寄存器中一个中，并且位串存储在相邻的寄存器中。
4.根据权利要求1所述的编码器，还包括存储单元，该单元存储着第一位串和第二位串，每个位串包括多个位；和位操作单元，该单元进行这样的位操作通过经由总线传送第一位串中和第二位串中的位，使得第一位串中和第二位串中的每个位交替地重排。
5.根据权利要求4所述的编码器，还包括掩码组合移位单元，该单元在所述位操作单元每次进行位操作时，移位用于指定所述第二位串在所述存储单元中的位置的掩码组合。
6.一种解码器，该解码器对使用游程有限码进行了编码的数据进行解码，该解码器包括分离单元，该单元通过经由总线传送位串来从该位串中分离出偶数位和奇数位。
7.根据权利要求6所述的解码器，还包括插入单元，该单元通过经由总线传送预定的位串，将该预定的位串插入在由附在该位串上的地址指示的位置上。
8.一种使用游程有限码对数据进行编码的方法，该方法包括检测构成位串并且长度长于预定长度的零游程；和通过将零游程之前和之后的数据位经由总线进行传送，以使得这些位相互组合在一起，来消除所检测到的零游程。
9.根据权利要求8所述的方法，还包括，通过总线输出指示所检测到的零游程在位串中的位置的地址。
10.根据权利要求8所述的方法，还包括，进行这样的位操作通过经由总线传送第一位串中和第二位串中的位，使得第一位串中和第二位串中的每个位交替地重排。
11.根据权利要求10所述的方法，还包括，在每次进行位操作时，移位用于指定第二位串在存储单元中的位置的掩码组合。
12.一种对使用游程有限码进行了编码的数据进行解码的方法，该方法包括，通过经由总线传送位串，从该位串中分离出偶数位和奇数位。
13.根据权利要求12所述的方法，还包括，通过经由总线传送预定的位串，将该预定的位串插入在由附在该位串上的地址指示的位置上。
全文摘要
使用游程有限码的编码器和解码器。当从存储在第一输入寄存器(1111)和第二输入寄存器(1112)中的数据中检测到违背游程有限(RLL)码的G约束条件的零游程时，经由零游程消除用总线(1130)将零游程之前和之后的数据位传送到临时寄存器(1150)，以将它们彼此组合起来。这样，通过有效地利用总线传输的机制，电路能够得到简化，从而实现了小电路。
文档编号G11B20/10GK1841939SQ20051008509
公开日2006年10月4日 申请日期2005年7月20日 优先权日2005年3月31日
发明者泽田胜, 伊东利雄, 森田俊彦 申请人:富士通株式会社