专利名称：多电平虚拟接地内存的读取方法
技术领域：
本发明系大致有关用于电子系统等系统之内存，尤系有关一种读取所储存的电荷并决定该电荷所代表的资料位的状态之技术。
背景技术：
目前存在有许多不同类型及式样的内存，用以储存计算机及类似类型的系统之资料。例如，随机存取内存(Random Access Memory；简称RAM)、动态随机存取内存(Dynamic Random Access Memory；简称DRAM)、静态随机存取内存(Static Random Access Memory；简称SRAM)、只读存储器(Read Only Memory；简称ROM)、可程序只读存储器(Programmable Read Only Memory；简称PROM)、可抹除可程序只读存储器(Erasable Programmable Read Only Memory；简称EPROM)、电气可抹除可程序只读存储器(Electrically Erasable Programmable ReadOnly Memory；简称EEPROM)、及闪存都是目前可用来提供资料储存。
每一类型的内存都有其本身特定的优点及缺点。例如，DRAM及SRAM可以一次一个的方式抹除个别的资料位，但是此种内存在移除电源时将会丧失其资料。可易于在无须额外的外部设备之情形下抹除EEPROM的储存资料，但是EEPROM具有较小的资料储存密度、较低的速度、及较高的成本。相反地，EPROM具有较低的成本及较大的资料储存密度，但缺少抹除性。
闪存由于将EPROM的高密度及低成本之优点与EEPROM的可以电气方式抹除之优点结合，而成为最受欢迎的内存类型。闪存可被复写，且可在没有电源时保存其内容，因而是非挥发性内存。闪存用于诸如行动电话、可携式计算机、及录音装置等的许多可携式电子产品、以及诸如汽车、飞机、及工业控制系统等的许多大型电子系统。通常系由许多内存单元构成闪存，其中系将各单一位的资料储存在各别的内存单元，且自各别的内存单元读出各单一位的资料。
通常系将个别的内存单元组织成若干可个别寻址的单位或群组，且系经由地址译码电路接达所述单位或群组，以便进行读取、编程(program，本文中依一般习惯称为编程)、或抹除作业。通常系由适于储存资料位的半导体结构组成个别的内存单元。例如，许多传统的内存单元包含诸如可保存二进制信息的晶体管等的堆栈门极金属氧化物半导体(Metal Oxide Semiconductor；简称MOS)装置。该内存装置包含适当的译码及群组选择电路、以及将电压提供给正在进行操作的内存单元之电路。
通常系将适当的电压施加到内存单元的某些端点，而执行抹除、编程、及读取作业。在抹除或写入作业中，施加电压，以便将电荷移出或储存在内存单元中。在读取作业中，施加适当的电压，以便使电流流入内存单元，其中该电流的量指示了内存单元中储存的资料之值。该内存装置包含适当的电路，用以感测所产生的内存单元电流，以便决定该内存单元中储存的资料，然后将该资料提供给该装置的数据总线端，以供采用该内存装置的系统中之其它装置所存取。
一种较现代的内存技术是双端ONO闪存，此种闪存可将多个位储存在单一内存单元中。在此种技术中，内存单元在本质上分成两个相同(镜像)的部分，且每一部分格式化成储存两个独立位中之一个位。如同一传统的内存单元，每一双端ONO闪存单元具有源极及汲极之门极。然而，不似传统堆栈门极内存单元，源极必然连接到电流源极且汲极必然连接到电流汲极，各别的双端ONO闪存单元于作业期间可使源极及汲极的连接颠倒，以便可储存两个位。
在虚拟接地类型的架构中，双端ONO闪存单元具有设有若干导电位线之半导体基材。在该半导体基材之上形成被称为“电荷捕捉介质层”的多层储存层。该电荷捕捉介质层通常可由三个不同的层所构成第一绝缘层、电荷捕捉层、及第二绝缘层。在该电荷捕捉介质层之上形成大致垂直于所述位线之若干字线。程序化电路将信号施加到被用来作为控制门极的字线，并改变位线连接，使在一种配置下被连接的源极及汲极储存一个位，并使在另一种配置下被连接的源极及汲极储存一互补位，而控制每一内存单元的两个位。
电子工业的持续趋势是将电子装置的尺寸缩小，以便制造更小但效能更佳的装置(例如，行动电话、数字相机等的装置)，而这类装置可在使用较小的电力下更快速地执行数目更多且更复杂的功能。为达到此一目的，持续缩小这些装置所用的半导体及集成电路(例如，内存单元、晶体管等)之尺寸。将更多的这些组件“塞入”单一半导体基材或该半导体基材的一部分(称为晶粒)之能力也提高了制造效率及良率。因此，除了其它方面的努力之外，持续地努力增加可制成个别半导体晶圆(或晶粒)中之内存单元的数目。
一种将更多的内存单元/晶体管塞入一较小面积的技术是更紧密地形成这些内存单元/晶体管的结构及组成组件。例如，更紧密地形成位线时，将缩短在这些位线之间界定的信道之长度，且可在相同的面积中形成更多的装置。然而，此种方式可能使某些非所愿的现象变得更为普遍。例如，由于信道长度被缩小且各位更紧密地配置，所以隔离电荷捕捉层内中存的两个位或电荷变得更为困难。在此种方式下，所述位或电荷可能相互污染，而使对所述位执行的作业变得更具挑战性，且造成了更大的发生错误之机会。有时将所述位相互造成的影响称为互补位干扰(Complementary Bit Disturb；简称CBD)。因此，最好是能够以一种有助于更准确地决定所储存的位的状态之方式进行作业，尤其是以该方式自电荷捕捉层读取电荷。
发明内容
下文中提供了本发明的简化摘要，以提供对本发明的某些观点的基本了解。该摘要并不是本发明的彻底的之概述。其目的并不是识别本发明的关键性或紧要的组件，也不是描述本发明的范围。其主要目的只是以简化的形式提供一种或多种观念，作为将于后文中提供的更详细的说明之前言。
本发明系有关一种决定多层双端(multi-dual sided)ONO闪存单元中的该位的电平(level)或值(value)之技术，而在该内存单元中，可将该内存单元的各端或位编程(program)成多个目标值或电平。本发明的一个或多个观点考虑到内存单元的一端上的电荷量对另一位可能造成的影响，而此种影响也称为互补位干扰。一种已知为跨导的量测值用来作出位电平决定，以便提供较高程度的分辨率及准确性。在此种方式下，根据本发明的一个或多个观点的对位电平之决定减轻了不正确或错误的读取。
根据本发明的一个或多个观点，揭示了一种决定核心内存单元的位的被编程电平的方法。该方法包含下列步骤将该内存单元的该位之跨导值与对应于该可能位层之多个参考跨导值比较；以及根据该比较来决定该位电平。
根据本发明的一个或多个其它观点，揭示了一种决定核心双端ONO闪存单元的位电平(bit level)的方法。该方法包含下列步骤将该位的核心电流与对应于该位是第1电平或未被编程的情形之空白(blank)参考电流之间进行未编程的比较，来决定该位是否为空白的或第1电平。该方法亦包含下列步骤将该位的核心电流斜率与对应于该位被编程的情形下的该位的可能电平之多个参考电流斜率进行斜率的比较。最后，根据该斜率比较来决定该位的电平。
为了达到前文所述及相关之目的，下文中之说明及附图详细述及了本发明的某些例示观点及实施例。这些观点及实施例只不过指示了可采用的本发明的一个或多个观点的各种方式中之一些方式。若参阅下文中对本发明之详细说明，并配合所述附图，将可易于了解本发明的其它观点、优点、及新颖特征。
图1是双位闪存装置之俯视图；图2是内存核心的部分之示意图，例如，该部分可包含以虚拟接地型结构的图1中所示的其中一核心之至少一部分；图3是内存核心的至少一部分之俯视图，该部分可包含图1所示的其中一核心之至少一部分；图4是诸如沿着图3所示之4--4线截取的一个双位闪存的一部分之一横断面等角图；图5是可将各位储存在多电平中的双端ONO闪存单元之一横断面图；图6是可将各位储存在四个不同电平的双端ONO闪存单元的可能组合之图表；
图7是一数组的内存单元的临界电压分布及双位相互间可能的影响(尤其是储存在不同电平之所述位的情形下)之图形；以及图8A、图8B、及图8C是根据本发明的一个或多个观点而读取双端ONO闪存单元中的该位电平的例示技术之流程图。
主要组件符号说明100快闪电气可抹除可程序只读存储器102、520基材 104核心区108x译码器 110y译码器200、300内存核心的一部分201至204、450、500内存单元206、302、418字线208至212、304、412、414位线215至222、420、422位位置230、404、510电荷捕捉介质层232、236绝缘层 234、408、512电荷捕捉层400双位闪存的一部分402临界值调整布植区 406第一绝缘层410第二绝缘层 416、528信道516、518介质层 522第一位线扩散区524第二位线扩散区 530门极540、542、544储存电荷量具体实施方式
现在将参照所述图式而说明本发明的一个或多个观点，其中通常系将相同的代号用来表示所有图式中相同的组件，且其中并不必然按照比例绘制各结构。在下文的说明中，为了便于解说，述及了许多特定细节，以便提供对本发明的一个或多个观点之彻底了解。然而，熟悉此项技术者当可了解，可在较少程度的这些特定细节之情形下实施本发明的一个或多个观点。在其它的情形中，系以方块图或其它形式示出一些习知的结构及装置，以便有助于说明本发明的一个或多个观点。
本发明系有关一种决定双端ONO闪存单元中的位电平之技术，其中可将该双端ONO闪存单元的编程成多个电平。本发明的一个或多个观点考虑到一位上的该电荷电平对另一位可能造成的影响，而此种影响也被称为互补位干扰。系将跨导的量测值用来作出位电平决定，以便提供较高程度的分辨率及正确性。在此种方式下，根据本发明的一个或多个观点的对该位电平之决定减轻了不正确或错误的读取。
首先请参阅图1，图中示出例示双位快闪EEPROM(100)。内存(100)通常包含半导体基材(102)，其中形成了一个或多个高密度核心区(104)及一个或多个低密度周边部分。所述高密度核心区通常包含由若干可个别寻址且大致相同的双位闪存单元构成之一个或多个M×N数组(104)。另一方面，所述低密度周边部分通常包含用来选择性地寻址到个别内存单元之程序化电路。一个或多个x译码器(108)及一个或多个y译码器(110)部分地代表该程序化电路，且该程序化电路包含一个或多个x译码器(108)及一个或多个y译码器(110)，用以将选择的寻址内存单元之源极、门极、及(或)汲极选择性地连接到预定的电压或阻抗，以便实现对个别内存单元指定的作业(例如，编程、读取、及抹除，并取得必须的电压，以实现这些作业)。
请参阅图2，图中示出一内存核心的一部分(200)之示意图，例如，该部分至少可包含图1所示的其中一个M×N数组核心(104)之一部分。该电路示意图标出一列的内存单元，所述内存单元包括诸如一虚拟接地类型实施例中之内存单元(201至204)。个别的内存单元(201至204)连接到用来作为控制门极之字线(206)，且各对内存单元共享一共同的位线。例如，在所示之例子中，内存单元(201)具有相关联的位线(208)及(209)；内存单元(202)具有相关联的位线(209)及(210)；内存单元(203)具有相关联的位线(210)及(211)；且内存单元(204)具有相关联的位线(211)及(212)。因此，内存单元(201)与(202)共享位线(209)，内存单元(202)与(203)共享位线(210)，且内存单元(203)与(204)共享位线(211)。
视字线电压及位线连接而定，内存单元(201至204)可写入、读取、及抹除位置(215至222)上的位。除了施加到字线(206)的电压之外，系经由汲极连接到位线(209)且源极连接到位线(208)，而完成诸如位置(215)上的位之读取。在编程期间，位线(208)用来作为汲极，而位线(209)用来作为源极。同样地，系经由汲极连接到位线(208)且源极连接到位线(209)，而完成位置(216)上的位之读取。插入所述位线与该字线之间的电荷捕捉介质层(230)至少部分地使多个位的储存成为可行。电荷捕捉介质层(230)包含将(诸如由含氮化物材料构成的)电荷捕捉层(234)夹在中间的多个(诸如由含氧化物材料构成的)绝缘层(232)、(236)。在已知此种各层的成分之情形下，该电荷捕捉介质层(230)通常称为ONO层。
ONO层(230)可在多种状态或电平下储存不同的位。例如，视控制门极或字线(206)于编程期间施加到内存单元(201至204)的电压而定，可将不同量的电荷储存在位置(215至222)。例如，所述不同量的电荷可对应于不同的位状态或电平。如果可将诸如四个不同的电荷电平(例如，1、2、3、及4)储存在各位位置(215至222)，则各二位的内存单元(201至204)可具有储存的数据之16种不同组合(例如，1x电平1-1、1-2、1-3、1-4；2x电平2-1、2-2、2-3、2-4；3x电平3-1、3-2、3-3、3-4；4x电平4-1、4-2、4-3、4-4。
现在请参阅图3，图中示出至少内存核心的一部分(300)之俯视图，例如，该部分至少可包含图1所示的其中一个M×N数组核心(104)之一部分。系在半导体基材(102)之上形成内存(300)，且内存(300)具有大致相互平行而延伸的复数条布植的位线(304)，且进一步包含大致相互平行而延伸的且与所述布植的位线(304)大致成直角的复数条所形成的字线(302)。我们当了解，所述字线(302)及位线(304)具有接点、以及交互连接(图中未示出)到诸如至少部分地以图1所示的x译码器(108)及y译码器(110)为代表的程序化电路。
图4是诸如沿着图3的4--4线截取的一个双位闪存的一部分(400)之横断面等角图。以诸如硼等的p型杂质掺杂于其上形成该内存之半导体基材(102)，以便在半导体基材(102)中建立临界值调整布植(Vtadjust)区(402)。临界值调整布植提供了以比半导体基材(102)更高的浓度掺杂的区域(402)。可诸如利用硅形成该基材，且可以p型杂质掺杂该基材。
在半导体基材(102)之上沉积电荷捕捉介质层(404)。通常可由下列三层构成电荷捕捉介质层(404)第一绝缘层(406)、电荷捕捉限层(408)、及第二绝缘层(410)。通常系由诸如二氧化硅(SiO2)等的氧化物介质构成第一及第二绝缘层(406)及(410)，且通常系由诸如氮化硅(SixNy)等的氮化物介质构成电荷捕捉层(408)。为了方便，通常系将该氧化物-氮化物-氧化物结构称为ONO层。或者，亦可采用其它类型的电荷捕捉层，且将所述类型的电荷捕捉层视为在本发明的范围内。
图4示出第一及第二导电位线(412)及(414)系位于电荷捕捉介质层(404)之下。我们当了解，可将任何数目的此种位线布植到半导体基材(102)中，且所述位线可对应于图3所示之位线(304)以及图2所示之位线(208至212)。通常系由诸如砷等的布植的n型材料构成所述位线，且所述位线在某些例子中可包含氧化物部分(图中未示出)。第一及第二导电位线(412)及(414)被一有效长度(Leff)间隔开，且于其间界定了一信道区(416)。
图中同样示出若干导电字线(418)系位于电荷捕捉介质层(404)之上。我们当了解，可在介质层(404)之上形成任何数目的此种字线，且这些字线可对应于图3所示之字线(302)以及图2所示之字线(206)。可利用诸如多晶硅材料形成所述字线，其中可在介质层(404)之上沉积该多晶硅材料，然后在该多晶硅材料上产生图案，并蚀刻该多晶硅材料。
位置(420)及(422)通常指示个别的资料电荷或位可被储存在内存(400)的哪一内存单元，且这些位置可诸如对应于图2所示之位置(215至222)。我们当了解，信道(416)具有一有效长度Leff，且当该长度缩小时(例如，由于尺寸微缩)，将使位(420)、(422)更为接近。因此，如果所述位过于相互接近，则所述位本身可能相互干扰及(或)污染，且对一位执行的作业可能影响到另一位。因此，在某些情形中，内存在能够执行所需作业的情形下可被微缩的程度可能受到限制。
因而在配置(400)内界定双端ONO闪存单元(450)。我们当了解，该内存单元可对应于诸如图2所示之内存单元(201至204)。我们当进一步了解，电荷捕捉介质层(404)(尤指电荷捕捉层(408))可诸如使多电平或位状态储存在位置(420)及(422)。电荷捕捉层(408)使此种情形成为可能，这是因为该电荷捕捉层是不导电的，因而该层中(诸如经由施加字线电压)储存的任何电荷大致保持局限在位置(420)及(422)上。此种方式可让内存单元(450)，及对应的此种内存单元构成的数组储存更多的资料。例如，如果可将四个不同的电荷(例如，1、2、3、及4)储存在两个位位置(420)、(422)中之各位位置，则内存单元(450)可具有16个不同的位状态(例如，1-1、1-1、1-2、1-3、1-4、2-1、2-2、2-3、2-4、3-1、3-2、3-3、3-4、4-1、4-2、4-3、及4-4)。
图5是一个双端ONO闪存单元(500)之横断面图，图中示出该内存单元在两个位位置(506)、(508)上储存不同程度的电荷之能力。我们当了解，内存单元(500)可诸如对应于图2所示之内存单元(201至204)、以及图4所示之内存单元(450)。内存单元(500)包含电荷捕捉介质层(510)，该电荷捕捉介质层(510)包含夹在两个介质层(516)、(518)之间的一电荷捕捉层(512)。系利用诸如含氮化物材料等的一种或多种大致不导电的材质构成电荷捕捉层(512)。同样系利用诸如含氧化物材料等的一种或多种电性绝缘材质构成介质层(516)、(518)。电荷捕捉介质层(510)的层与层间之配置使其被称为ONO层。
系在可由诸如硅或某一其它半导体材料形成的基材(520)之上形成电荷捕捉介质层(510)。可以诸如硼等的p型掺杂剂选择性地掺杂基材(520)，以便改变该基材电的特性。在所示之例子中，基材(520)具有其中包含第一位线扩散区(522)及第二位线扩散区(524)的埋入位线或位线扩散区。可诸如由布植的n型掺杂剂形成位线扩散区(522)及(524)，且位线扩散区(522)及(524)可对应于图2所示之位线(208)、以及图4所示之埋入位线(412)及(414)。在该基材内且于第一(522)与第二位线扩散区(524)之间界定一信道(528)。
在电荷捕捉介质层(510)的上介质层(516)之上设有一门极(530)。可利用诸如多晶硅材料形成该门极(530)，且可以n型杂质(例如磷)掺杂门极(530)，以便改变该门极的电气特性。该门极可诸如对应于图2所示之字线(206)及图4所示之字线(418)。门极(530)可将电压施加到内存单元(500)，使各别的电荷可根据位线扩散区(522)、(524)的电气连接而储存在该内存单元内之位置(506)、(508)上。
双端ONO闪存单元(500)是大致对称的，因而位线扩散区(522)及(524)可以作为源极及汲极之方式交换使用。因此，当右方位位置(508)用来编程时，第一位线扩散区(522)可用来作为源极，且第二位线扩散区(524)可用来作为汲极。同样地，当左方位位置(506)用来编程时，第二位线扩散区(524)可用来作为源极，且第一位线扩散区(522)可用来作为汲极。可将电压施加到门极(530)及作用的汲极区，并将连接作用的源极区接地，而编程内存单元(500)。
当编程内存单元(500)时，系将该作用的汲极区一般系偏压施加到高于该作用的源极区之电位。由于该门极偏压，高频电场施加到电荷捕捉层(512)两端。由于已知的“热电子注入”的现象，电子自该作用的源极区通过下面的介质层(518)，且被捕捉在电荷捕捉层(512)中之位置(506)或(508)。我们当了解，可将该作用的源极及汲极颠倒，且再将偏压施加到控制门极(530)，而将第二位编程到另一位置(506)或(508)。
举例而言，可将编程电压施加到门极(530)，并将汲极电压施加到作为左方位置(506)的作用汲极之第二位线(524)，而编程左方位位置(506)。可将编程左方位位置(506)时作为作用的源极之第一位线(522)接地，或施加偏压到不同的电电平。所施加的电压产生通过介质层(518)及(516)且亦通过电荷捕捉层(512)的垂直电场，并产生自第一位线扩散区(522)至第二位线扩散区(524)的跨越信道(528)的长度之横向电场。在一特定电压下，将信道(528)颠倒，使电子自作用的源极(第一位线扩散区(522))引出，且朝向作用的汲极(在该例子中为第二位线扩散区(524))加速。
当电子沿着信道(528)的长度移动时，所述电子得到能量，且当达到足够的能量时，所述电子将跳过下介质层(518)的位能障，且进入电荷捕捉层(512)，而所述电子在此处被捕捉。电子在该配置中跳过位能障的机率在邻接第一位线扩散区(522)而可得到最大能量的左方位位置(506)之区域中达到最大值。这些被加速的电子称为热电子，且一旦注入电荷捕捉层(512)之后，即大致停留在被标示为左方位的大体区域。由于电荷捕捉层(512)的低导电系数及该层中之低频率向电场，所以被困限的电子易于保持被大致困限的状态。对右方位位置(508)的编程是类似的，但是第一位线(522)系以作用的汲极之方式操作，且第二位线(524)系以作用的源极之方式操作。
在读取作业中，系将某偏压施加且跨接到内存单元(500)的作用的汲极至作用的源极。该内存单元作用的汲极是可以字节或字符组中连接至其它内存单元的汲极之位线。然后将电压施加到内存单元(500)的门极(530)(例如，字线)，以便使电流自该作用的汲极流到该作用的源极。量测所产生的电流，且根据该量测的结果来决定该内存单元中储存的资料之值。例如，如果该电流大于某一临界值，则该位被视为未编程或逻辑1，而如果该电流小于某一临界值，则该位被视为已编程或逻辑0。可针对作用的汲极及作用的源极将第一及第二位线扩散区(522)及(524)的作业颠倒，而读取第二位。
我们可了解如果在较长的一段时间中提高或维持用来编程内存单元(500)的左方(506)及右方(508)位位置之电压，则可增加或改变这些位置中储存的电子数目或电荷量。此种方式可将内存单元(500)用于额外的资料储存。例如，不同的电荷量可对应于不同的编程状态。例如，在所示之例子中，左方(506)及右方(508)位位置可视为具有四个不同的状态或电平，亦即1、2、3、及4，其中第1电平对应于位置是空白的或未编程的情况，而第2、3、及4电平分别对应于渐增的储存电荷量。例如，关于左方位位置(506)，第2电平可对应于较小的储存电荷量(540)，而第3及4电平可分别对应于愈来于大的储存电荷量(542)及(544)。
图6是对应于内存单元的左方及右方位可分别是四个不同状态中之一状态的情况之图表(600)。更具体而言，图表(600)的第一行(602)示出该内存单元中处于不同编程配置的左方位之状态，而第二行(604)示出处于相同编程配置的右方位之状态。第三行(606)示出左方位实际为何，而第四行(608)示出右方位实际为何。此种情形可对应于所述位的逻辑电平。最后，第五行(610)示出自左方读取之情形，而第六行(612)示出自右方读取之情形。
请再参阅图5，我们当可了解各别位置(506)及(508)中储存的电荷量会影响到于读取作业期间流经作用的源极(522)、(524)与作用的汲极(524)、(522)之间的电流量、以及造成该电流流动所需之临界电压(Vt)。因此，检查汲极至源极电流以及对应的所施加临界门极(字线)电压，即可决定所储存位电平。更具体而言，低电流及高门极电压可指示较高的位电平。因此，在第一、第二、第三、或第四范围内之所量测的电流及(或)临界电压可分别指示所储存位的第1电平、第2电平、第3电平、或第4电平。
然而，我们当可进一步了解纵使电荷捕捉层(512)是大致不导电的，且被捕捉在该层中之电子是大致局限在区域(506)或(508)内，但是当两个位被编程到诸如(540)、(542)、及(544)等不同电平时，互补位干扰的效应可能呈现较大的程度。例如，如果左方位位置(506)是未编程的(第1电平)或只轻微地编程(第2电平)，且右方位位置(508)重度编程(第4电平)，则用来编程右方位的某些电荷可能减少来自左方位的电流，因而该左方位读出比预期高层级，或者使读取左方位所需的临界电压提高，因而使该Vt更倾向指示第3电平，而不是指示实际的左方位第1电平或第2电平。同样地，该左方位上的电荷可使该右方位读出比预期小的电流，或者使读取右方位所需的临界电压提高，因而使该Vt更倾向指示较高的Vt电平之位。
图7是可将内存单元内的两个位编程到四个不同电平且内存单元上的电荷可相互影响的情况之图表(700)。x轴上绘制出以毫伏(mV)为单位量测的第一或左方位之临界电压(Vt)容限，而y轴上以对数比例绘制出一些特定Vt时所出现的分布或次数。图表(700)包含对应该第一或左方位可编程成的四个不同电平的四个不同例示分组之曲线(702)、(704)、(706)、(708)。每一组包含展现了当右方位的电平改变(例如，增加)时的左方位的Vt的移动之复数条曲线。
例如，分组(702)包含分别对应于编程状态1-2、1-3、及1-4的三条曲线(712)、(714)、(716)，这三条曲线可对应于诸如左方位是空白的且右方位被编程到三个不同的状态。我们可看出当右方位重度编程时，左方位(该左方位在分组(702)中之所有所述曲线(712)、(714)、(716)中都保持在(空白的)第1电平)的Vt值之范围增加。例如，在曲线(712)中，当第一或左方位编程到第1电平，且第二或右方位编程到第2电平(例如，1-2)时，该左方位的Vt值将在大约3000至大约3500毫伏空白Vt(空白临界电压Vt)的范围内。然而，在曲线(716)中，当该右方位编程到第4电平(例如，1-4)时，该左方位的Vt值范围向上移动，且高于原始的空白Vt。该左方位的Vt值之移动是(被编程到第4电平的)该右方位的临界Vt的改变(ΔVt＝第4电平之编程Vt减掉空白Vt)之一函数，或第4电平之编程Vt等于空白Vt加上(处于第4电平的)右方位的编程ΔVt电平。
我们当可了解，虽然不是剧烈的移动，但是该左方位编程到第2、3、及4电平，且该右方位循环地编程第1、2、3、及4电平时，也将发生类似的移动。分组(704)、(706)、及(708)中可分别看出此种情形。更重要的是可看出此种移动可能使某些范围相互重叠。例如，该左方位编程到第2电平时的分组(704)与该左方位编程到第3电平时的分组(706)之间可能出现某些轻微的重叠(例如，某些2x分布区(704)与3x分布区之Vt区域(706)重叠了)。因此，第3电平位的该族群中之Vt移动可能使应该为第3电平的该左方位被(错误地)认为是第2电平，或被反向地误认(例如，3-2或3-3(或3x)被误认为2-2(或2x)，或者反向地2-2(或2x)被误认为3-2或3-3(或3x))。
因此，我们当可了解，最好是能有一种可更准确地决定双端ONO闪存单元的位编程电平之技术。请参阅图8A、图8B、及图8C，图中示出一种有助于决定双端ONO闪存单元中的位的编程电平的方法(800)。我们当了解，虽然在后文中系以一系列行动或事件之方式示出并说明方法(800)，但是本发明并不限于这些行动或事件之之所示顺序。例如，可按照不同的顺序发生某些行动，且(或)可以与本说明书所示及(或)所述的那些行动或事件以外的行动或事件同时发生之方式发生某些行动。此外，并非所有示出的步骤都是实施根据本发明的一个或多个观点的方法所必须的。此外，可在一个或多个独立的行动或阶段中实施一个或多个行动。
在该方法中，于决定位电平时，将参考称为跨导(Gm)的量测值。由于跨导提供了比诸如汲极电流、门极电压等的其它单独量测值更高的位状态分辨率，所以采用了跨导。这些Gm的特征是与ONO闪存单元相依的，因而与该ONO闪存单元的电荷分布是相关的。现有的比较电路因为临界电压(Vt)及汲极电流在各位状态之间的微小差异，而作用不佳。举进一步的例子而言，读取作业的汲极电流及临界门极电压可能是非成小的(例如，分别在微安培及毫伏的程度)，因而可能难以产生对所储存的电荷量之准确指示。例如，不确定性及(或)误差容限可能对所取得量测值的准确度有相当大的影响，而使其难以对资料执行可靠的及深入的分析。
然而，改变汲极电流作为改变施加门极电压的函数，亦即跨导计量，将可产生更精确的资料范围，且可利用该更精确的资料范围作出更准确的决定。更具体而言，较大的差异可能存在于与不同的位电平对应的不同的跨导值之间。因而使其较易于更准确地识别位的状态。跨导(Gm)是汲极电流的改变相对于在汲极电流对门极电压曲线之微小区间上之门极电压改变的比率，或Gm＝ΔIds/ΔVgs。由于门极电压的改变将愈来愈小，所以该值在一特定点上趋近正切该曲线的一直线之斜率。该直线的斜率代表特定门极电压及汲极电流的理论跨导。
起始时，该方法开始于步骤(802)，此时已编程了多个参考内存单元，使所述各别双位内存单元内的至少一端被编程到与所要读取的核心位相同电平(例如，编程到2x、3x、4x)。我们当了解，通常不会使用1-1或1x，这是因为该位实际上不会被编程，而是具有两个未编程的或空白的位。在步骤(804)中，将门极电压施加到具有编程到vgate1目标参考值(例如，第2电平)的一个或多个位之参考内存单元。然后在步骤(806)中对所述各别位进行电流值读取，并计算这些电流的平均值(假设所述电流系来自编程到诸如第2电平等的相同电平之多个参考位)，以便得到一vgate1目标电流。我们当了解，在本说明书中提及的读取电流通常意指读取汲极至源极电流(Ids)。
在步骤(810)中，决定该vgate1目标参考电流是否介于大约1至5微安培(micro-amps)之间。若否，则在步骤(812)中递增所施加的门极电压，且本方法回到步骤(804)，以便可确定新的vgate1目标参考电流。如果在步骤(810)中决定该vgate1目标参考电流是在大约1至5微安培之间的某一值，则本方法进入步骤(814)，此时vgate1视为等于最近在步骤(804)中所施加的电压，并指定最近得到的电流(例如，在大约1至5微安培之间的电流)称为参考vgate1电流。本方法然后进入步骤(816)，此时vgate1施加到具有编程到第1电平的(或未编程的)一位以及编程到第4电平的另一位之一个双位参考内存单元之空白位，并读取该参考位的所产生之空白电流。在步骤(818)中，采取自步骤(814)得到的参考vgate电流及自步骤(816)得到的参考位的空白电流的总和之一半，来决定空白参考电流。此时，存在有跨导决定的第一“坐标”或参考点。
在步骤(820)中，将vgate1施加到具有编程到与所要读取的核心位相同电平的某些位之不同的参考内存单元。在步骤(821)中，记录两个位的电流，并计算出所述各别电流的平均值，以便得到第2电平参考电流、第3电平参考电流、以及第4电平参考电流。我们当了解，可将数个两个位的内存单元用来取得这些电流。例如，可量测多个2x内存单元，并可计算所有所述各别电流的平均值，以便得到第2电平参考电流。同样地，可将多个3x及4x内存单元用来分别得到第3电平及第4电平参考电流。在步骤(822)中，将vgate1递增大约0.5伏特，并将递增后的vgate1施加到如步骤(820)所述方式编程的参考内存单元。事实上，步骤(822)中所使用的所述参考内存单元与步骤(820)中所用的那些参考内存单元相同。然后在步骤(823)中以如同步骤(821)之方式自所述内存单元读取各电流，并计算所述电流的平均值，以便得到递增后的vgate1的递增后之第2电平、第3电平、及第4电平的参考电流。
在步骤(824)中，以自步骤(823)得到的递增后之第2、3、及4电平的参考电流减掉自步骤(821)得到的第2、3、及4电平之vgate1参考电流，来决定各别的参考电流斜率。例如，以自步骤(823)得到的递增后之第2电平的参考电流减掉自步骤(821)得到的第2电平的参考电流，来决定第2电平的参考电流斜率。然后在步骤(826)中决定第2电平与第3电平参考电流斜率间之差异是否介于大约7至10微安培之间，第3电平与第4电平参考电流斜率间之差异是否介于大约7至10微安培之间，或第4电平的参考电流斜率是否介于大约2至5微安培之间。如果上述这些条件中没有一个是真的，则在步骤(828)中将该递增后之vgate1进一步递增大约100毫伏，且本方法回到步骤(823)，以便可决定新的参考电流斜率。
此时，不同的位第2、3、及4电平存在有各别的跨导参考值。这些跨导参考值是已在步骤(824)中决定的所述不同电平之各别参考电流斜率，而其决定方式是通过比较以汲极电流的改变作为改变施加电压的函数。尤其系取得各别参考电流与对应的递增后的参考电流间之差异(例如，ΔIgs)，来决定Gm值，其中系在第一临界电压(vgate1)下得到所述参考电流，且系在第一递增后之临界电压(递增后之vgatel)下得到所述各别递增后的参考电流。在步骤(826)中之决定尝试确保不同电平的所述各别跨导参考值或范围被充分地隔离，因而减少了重叠的可能性。在此种方式下，当(诸如在步骤(842)中)将跨导的量测值用来识别位电平时，错误识别或错误读取一位的机率将变得相当小。
如果步骤(826)中之任何一个或更多个条件是真的，则本方法进入步骤(830)，此时vgate2视为等于在步骤(823)中所施加的最近递增过的vgate1之值。我们当了解，vgate2也可以提供第2、3、与4电平参考电流间之足够隔离而使所述电平易于相互区分之一预定的固定值。在此种情形中，可以一种与前文所述之类似方式(例如，以不同第2、3、及4电平的vgate2参考电流值减掉不同的第2、3、及4电平的vgate1参考电流值)决定参考电流斜率/跨导值。
然后在步骤(832)中，为了读取核心内存单元中的一特定位电平，将vgate1施加到该内存单元，并记录该位的所产生的核心电流。在步骤(834)中，决定所量测的核心位电流是否大于或等于在步骤(818)中得到的空白参考电流。如果确系如此，则在步骤(836)中将该位视为处于第1电平、或空白的、或未被编程的。如果在步骤(834)中之决定是否定的，则本方法进入步骤(838)，此时将vgate2施加到该内存单元，并读取相关位的电流。然后在步骤(840)中，以该vgate2电流减掉在步骤(832)中得到的核心位电流(其中系将vgate1施加到该内存单元)，以便确定核心电流斜率。在此种方式下，在步骤(840)中得到了该核心位的跨导值，亦即，改变汲极电流作为改变施加电压的函数。更具体而言，找出在vgate1下于步骤(832)中得到的汲极电流与在vgate2下于步骤(838)中得到的汲极电流间之差异，来决定该值。
然后在步骤(842)中，找出以该核心电流斜率减掉第2电平参考电流斜率、以该核心电流斜率减掉第3电平参考电流斜率、及以该核心电流斜率减掉第4电平参考电流斜率中之最小绝对值，来决定相关位的电平。在步骤(842)中之决定实质上是将在步骤(840)中决定的该位之跨导与在步骤(824)中决定的各别参考跨导值比较。因而系以找出最接近的参考值之方式，或更精确地找出产生该位的跨导值与参考跨导值间之最小差异的参考值之方式，决定核心位电平。
一旦决定了该位的值之后，本程序可终止，或者针对该内存单元中的其它位以及其它内存单元中的位而重复本程序。然而，我们当了解，于决定虚拟接地ONO闪存单元的值或其它内存单元中的其它位的值时，可以只重复步骤(832)至(842)。上述方式尤其适用于虚拟接地ONO闪存单元，这是因为在同一内存单元中的内存单元成分之变化(此种变化会影响到位性能/电荷储存)可能是非常小的。此外，至步骤(842)为止的各步骤大致与取得参考资料(例如，参考跨导值)有关。此外，通常可针对每一字线(例如，核心数组(104)中之一字线)而重复至步骤(842)为止的找出参考电流及所有其它的行动。此外，虽然本说明书中讨论的环境系与具有四个不同电平的位有关，但是亦可将本发明应用于任何数目的不同电平。前述之状况尤其是适用的，这是因为可将电平的数目视为是任意的，且电平的数目只是根据各储存电荷量间之一些可足以侦测出来的差异，其中储存电荷量通常沿着一连续区(continuum)而相当徐缓地增加。
虽然已参照一个或多个实施例而示出且说明了本发明，但是其它熟悉此项技术者在参阅且了解本说明书及附图之后，将可作出各种等效的改变及修改。本发明将包含所有此类修改及改变，且只受限于以下申请专利范围中之范围。尤其有关由前文所述各组件(组合件、装置、电路等组件)执行的各种功能，除非另有指示，否则用来描述这些组件的术语(其中包括对“装置”的参照)将对应于可执行所述组件的指定功能(亦即，在功能上是等效的)之任何组件，而且即使在结构上并不同等于可执行本说明书中述及的本发明实施例中之功能的所揭示结构，也有上述的对应关系。此外，虽然只参照数个实施例中之一实施例而揭示了本发明的特定特征，但是在任何某个或特定应用需要或对其有利的情形下，可将该特征结合其它实施例的一个或多个特征。此外，在将术语“包括”(“includes”)、“具有”(“having”或“has”)、“设有”(“with”)、或其变形用于详细说明或申请专利范围时，此类术语将以一种类似于术语“包含”(“comprising”)之方式而具有蕴含性。
工业应用可将本说明书中揭示的读取内存单元的方法用于资料储存及撷取之领域，以便减少不正确或错误的读取。
权利要求
1.一种决定核心内存单元的位的编程电平的方法(800)，包含针对该内存单元的个别位的核心电流斜率与对应于该位的可能电平的多个参考电流斜率作(842)斜率比较；以及根据该斜率比较来决定该位的电平。
2.如权利要求1所述的方法，其中该斜率比较包含以该核心电流斜率减掉(842)所述多个参考电流斜率。
3.如权利要求2所述的方法，其中决定该位的电平包含找出(842)以该核心电流斜率减掉所述参考电流斜率所得个别值中的最小值。
4.如权利要求3所述的方法，进一步包含针对该内存单元的该位的核心电流与空白参考电流作(834)未编程的比较；以及如果该核心电流大于或等于该空白参考电流，则决定该位是空白的(836)。
5.如权利要求4所述的方法，进一步包含通过下列步骤来决定该核心电流斜率将第一门极电压(vgate1)施加(832)到该内存单元，并读取该位所产生的电流；将第二门极电压(vgate2)施加(838)到该内存单元，并读取该位所产生的电流；以及以vgate2下的核心电流减掉(840)vgate1下的核心电流。
6.如权利要求5所述的方法，进一步包含通过下列步骤来决定该参考电流斜率以该位的不同电平所对应的递增后的参考电流减掉(824)个别的参考电流。
7.如权利要求6所述的方法，进一步包含通过下列步骤来决定所述个别的参考电流将vgate1施加(820)到多个内存单元中的多个参考位，其中所述位系编程到内存单元中的相同电平；读取(821)所述个别内存单元中的所述位的电流；以及计算编程到相同电平的所述位的所述电流的平均值(821)。
8.如权利要求7所述的方法，进一步包含通过下列步骤来决定所述个别的递增后的参考电流将递增后的vgate1施加(822)到多个内存单元中的多个参考位，其中所述位系编程到内存单元中的相同电平；读取(823)所述个别内存单元中的所述位的电流；以及计算编程到相同电平的所述位的电流的平均值(823)。
9.如权利要求8所述的方法，其中vgate1是在具有编程到vgate1目标参考电平的一个或多个位的双位参考内存单元中产生大约1至5微安培的平均电流的电压。
10.如权利要求9所述的方法，其中vgate1所产生的电流系称为参考vgate1电流，该方法进一步包含通过下列步骤来决定该空白参考电流将vgate1施加(816)到双位参考内存单元的空白或未编程的位，其中另一位被编程到较高电平；自该空白的参考位读取(816)所产生的空白电流；以及采取(818)该参考vgate1电流及该参考位的空白电流的总和的一半。
全文摘要
本发明系有关一种决定双端(dual sided)ONO闪存单元(500)中之位的电平(level)之技术(800)，其中可将该双端ONO闪存单元的每一位编程到多个电平(540、542、544)。本发明的一个或多个观点考虑到一位上的电荷之电平对另一位可能造成的影响，而此种影响也称为互补位干扰。系利用已知的跨导计量来作出位电平决定，以便提供较高程度的分辨率及正确性。在此种方式下，根据本发明的一个或多个观点决定该位电平会减少了不正确或错误的读取。
文档编号G11C16/34GK101023495SQ200580031416
公开日2007年8月22日 申请日期2005年9月20日 优先权日2004年9月22日
发明者D·汉密尔顿, F·巴瑟图尔, M·霍林尔克, E·格申, M·A·范布斯基尔克 申请人:斯班逊有限公司