专利名称：用于熔丝存储单元的微分读出电路的制作方法
技术领域：
本发明涉及用于非易失存储元件的读出电路，尤其涉及用于熔丝存储单元的读出电路。
背景技术：
所谓的熔丝存储单元在集成电路中的使用日益增加，尤其在半导体存储器中的使用，例如DRAM中。熔丝存储单元实质上包括具有低接触电阻的金属-金属连接，其在实际制造过程之后能被中断，因此增加了熔丝存储单元的接触电阻。这样熔丝存储单元可以呈现出编程状态“导电”和“非导电”，即表示逻辑1或者逻辑0。
熔丝存储单元的金属-金属连接根据需要由电流的应用或者激光束的动作来中断。根据通过哪种方法来中断金属-金属连接，熔丝存储单元被称为电熔丝存储单元或激光熔丝存储单元。
此外，还存在所谓的反熔丝存储单元，在这样的情况下，电连接没有被中断，而是为了编程的目的在实际制造过程之后提供这样的连接。在下文中不对熔丝和反熔丝存储单元进行区分。相反，术语“熔丝存储单元”理解为是指两种类型的存储单元。
在德语的专业文献中术语“Schmelzbrücken”[“可熔连接”]，“auftrennbare Schmelzbrücken”[“可中断的可熔连接”]或者“Sicherungen”[“熔丝”]有时被用作熔丝存储单元。不过，即使在德语专业文献中，术语“Fuse”[“熔丝”]是更为常见的。因此，下文中将称为熔丝存储单元。
在熔丝连接中断的情况下，传统的电熔丝存储单元具有7千欧姆的电阻，而在完整的熔丝连接的情况下，具有300欧姆的电阻。通过在中断操作期间熔丝存储单元中出现的高熔解电压可以获得高电阻值的熔断存储单元。为了使高熔解电压能完全施加于熔丝存储单元，熔丝存储单元所位于的氧化衬底必须具有一特定最小的厚度。然而，这样的氧化厚度通常是相同衬底上的其它组件所不需要的。因此，具有高电阻值的熔断的熔丝存储单元具有很高的额外花费。
传统的读出电路比较熔丝存储单元的电阻和安排在测量路径上的MOS晶体管的源极-漏极路径的电阻，借助该读出电路来读出熔丝存储单元的编程状态。这种测量方法使得所测量的熔丝存储单元的电阻还依赖于晶体管制造期间的波动。
传统的用于熔丝存储单元的读出电路的另一个缺点是在读取熔断的熔丝存储单元期间有静电流过熔丝连接。除了增长的电流消耗，这些电流也给相关电路带来了安全问题。
已知的用于熔丝存储单元的读出电路在美国专利说明书US6,384,664 B1、US6,108,261 A、US6,121,820 A、US6,201,750 B1和US 6,373,771 B1中进行了描述。
发明内容
本发明的一个目的是为非易失存储元件尤其是熔丝存储单元提供一种读出电路，它比用于相同目的的前面所述的读出电路具有更高的读出准确性。特别地，本发明还将至少减少上面所列出的在读出熔丝存储单元期间的缺点。此外，本发明将提供一种包括根据本发明的读出电路和非易失存储元件的存储装置。
通过独立权利要求1和18的特征，获得本发明所基于的、已阐明的目的。本发明的优点细化和改进在从属权利要求中指出。
根据本发明的读出电路用于读出存储在存储器中的存储信息。存储器包括两个具有互不相同的编程状态的非易失存储单元。存储在存储器中的存储信息通过选择两个存储单元的编程状态产生。
为了读出存储在存储器中的存储信息，根据本发明的读出电路包括一个易失信号存储器。所述易失信号存储器具有两个输入和至少一个输出。至少在读出操作期间，易失信号存储器的两个输入被连接到两个存储单元的各自的读输出。所述信号存储器比较存储单元的两个编程状态并且由此确定存储器的存储信息。存储器的存储信息可以在信号存储器的至少一个输出上被分接。
根据本发明的读出电路的一个优点在于两个存储单元的编程状态的微分读出。结果，可以比用非微分读出电路所可能的情况更精确地读出存储在存储器中的存储信息。根据本发明的读出电路的另一个优点是，对在制造期间的波动引起的不匹配由高电路对称性进行补偿。此外，由于微分结构，电源电压的波动(“地弹”)在读出电路的读出行为上比非微分读出电路具有更小的影响。这使得可以并行读出多个存储器。
如何实现两个非易失存储单元的不同编程状态具有多种可能的方法。为本发明提供的一个有益改进是两个存储单元总是具有彼此互补的编程状态。然后，存储在存储器中的存储信息通过对存储单元选择分配编程状态而给出。结果，存储器的存储信息可以通过比较两个编程状态来确定。
作为上面描述的一个可选的改进，它也可以被优选地假定两个存储单元中的一个总是被固定编程，即这个第一存储单元具有一个固定的参考编程状态。这种情况下，存储器通过编程第二存储单元的方式被专门地编程。为编程第二存储单元，对两个可能的编程状态作出选择。对比两个存储单元的编程状态使得能够断定第二存储单元具有两个可能编程状态中的哪一个。然后，存储器的编程状态被同步地提供，以作为此的结果。
非易失存储单元在互补编程状态的情况下优选地被实现为1位存储单元。由于存储单元被相对彼此被互补地编程，所以，位“0”被存储在两个1位存储单元中的一个中，而另一个1位存储单元包含位“1”。包括两个1位存储单元的存储器的存储信息通过选择哪个位被存储在哪个1位存储单元中来定义。
此外，非易失存储单元可以借助熔丝存储单元的方式来实现。为了产生互补的(即相对的)熔丝存储单元的编程状态，两个熔丝存储单元中的一个的熔丝连接必须被熔断，而另一个熔丝存储单元保持完整。这种情况下，对两个熔丝连接中的哪个被中断的选择确定了由两个熔丝存储单元所形成的存储器的存储信息。如果第二编程可能被选中，则第一熔丝存储单元具有一个固定的参考电阻值。在完整的状态下，第二熔丝存储单元具有一个不同于参考电阻值并且通常少于后者的电阻值。在熔断状态下，第二熔丝存储单元的电阻值优选地大于参考电阻值。
由于根据本发明的读出电路具有较高的读出准确性，所以1千欧姆范围内中断的熔丝连接的电阻值仍然足够用于区别中断的和完整的熔丝存储单元。结果，根据本发明的读出电路的较高分辨能力使得可以利用比传统更低的熔解电压来熔断熔丝存储单元。这反之使得目前由于高熔解电压而使用的厚氧化衬底显得多余。
根据本发明的读出电路的另一个优点是，由于读出电路的微分结构，在读出熔丝存储单元的编程状态期间产生的最大电流不依赖于存储在熔丝存储单元中的存储信息。
根据对本发明的读出电路特定优选的改进，易失信号存储器是一个通过正反馈的方式来实现的闭锁信号存储器。微分闭锁信号存储器具有阻止读出操作之后静电流的优点。传统读出电路的微分闭锁信号存储器的进一步优点是它更快速的读出行为。
闭锁信号存储器优选地包括两个反相器。在这种情况下，一个反相器的输出在每种情况下都被连接到另一个反相器的输入。
两个反相器在每种情况下都方便地由两个串连的晶体管组成。这两个串联电路的每一个在每种情况下都至少在读出操作期间被连接到一个非易失存储单元的读输出。被连接到存储单元的读输出的反相器的端子优选地是通常用于连接电源电压电位的端子。
在每种情况下，反相器的串连晶体管可以方便地通过NMOS晶体管和PMOS晶体管来实现。存储单元的读输出在每种情况下都优选地被连接到两个晶体管串联电路其中之一的源极-漏极路径。
对根据本发明的读出电路的另一个特定的优选改进是，至少在读出存储单元的编程状态期间，在每种情况下将存储单元的读输出连接到反相器的各自的NMOS晶体管源极端子。因此，NMOS晶体管的源极端子表示闭锁信号存储器的微分输入。两个反相器之一的晶体管的栅极端子通常形成闭锁信号存储器的输入。
一个电源电压电位被有利地施加到PMOS晶体管的源极端子。
此外，优选地假定电源电压电位可以通过至少一个第一开关被施加于连接节点，在每种情况下这些连接节点将反相器的两个晶体管彼此连接。
所述的至少一个第一开关有利地被如此设计，使得在读出存储器的存储信息期间，使在反相器的各自的两个晶体管之间的连接节点绝缘于电源电压电位。
同样地，电源电压电位可以优选地被施加于信号存储器的输入。至少一个第二开关被提供用于这个目的。
所述至少一个第二开关有利地被如此设计，使得在读出存储器的存储信息期间使信号存储器的输入绝缘于电源电压电位。
第三开关优选地被提供于读出存储单元的输出和信号存储器的输入之间。第三开关被如此配置，使得在读出存储在存储器中的存储信息期间，它们将信号存储器的输入连接到存储单元的读输出。
熔丝存储单元的金属-金属连接优选地是电流可中断熔丝连接。
根据本发明的存储装置包括根据本发明的存储器和读出电路。该存储器包括具有不同编程状态的两个非易失存储单元。存储在存储器中的存储信息由两个存储单元的编程状态给出。根据本发明的读出电路连接到存储器，以便读出其存储信息。
由于根据本发明的存储装置包括根据本发明的读出电路，所以，它与传统的存储装置相比，与根据本发明的读出电路具有相同的优点。
以举例的形式并参考附图，在下文将更详细地解释本发明，其中附图1示例了根据现有技术，用于读出电熔丝存储单元的编程状态的读出电路1的示意电路图；附图2示例了用于展示附图1中所示的读出电路1功能的图；附图3作为根据本发明的读出电路的第一示意性实施例，示例了用于读出两个电流熔丝存储单元的编程状态的读出电路2的示意电路图；附图4作为根据本发明的读出电路的第二示意性实施例，示例了用于读出两个电流熔丝存储单元的编程状态的读出电路3的示意电路图；以及附图5示例了用于展示附图3和4中读出电路2和3的功能的图。
具体实施例方式
附图1示例了用于读出电熔丝存储单元F1的编程状态的传统读出电路1的示意电路图。
熔丝存储单元F1具有两个端子。熔丝存储单元F1的一个端子形成了附图1中由FSOURCE所指定的输入。熔丝存储单元F1的另一个端子通过晶体管N1连接到地VSS。此外，这个端子还表示熔丝存储单元F1的读输出。为了读出熔丝存储单元F1的编程状态，读输出连接到晶体管N2的源极端子。晶体管N2的漏极端子连接到DATA节点，其形成闭锁信号存储器的输入。闭锁信号存储器实质上包括两个反相器INV1和INV2，反相器INV1的输出连接到反相器INV2的输入并且反相器INV2的输出连接到反相器INV1的输入。闭锁信号存储器的输出馈送给具有输出FOUT的另一个反相器INV3。
此外，电源电压电位VDD可以通过晶体管P1施加于DATA节点。晶体管N2和P1的栅极端子被连接到输入SENSE并且晶体管N1的栅极端子被连接到输入BLOW。
晶体管N1和N2是具有n-掺杂沟道的MOS晶体管。晶体管P1是具有P-掺杂沟道的MOS晶体管。根据该指定模式，此后具有n-掺杂沟道的MOS晶体管在它们的参考标记中用字母“N”标识，而具有p-掺杂沟道的MOS晶体管用字母“P”标识。
为了中断熔丝存储单元F1的金属-金属连接，一个高电压被施加于输入FSOURCE并且晶体管N1的源极-漏极路径借助在输入BLOW处的一个合适电压而被激活。由此而产生的通过熔丝存储单元F1的电流致使金属-金属连接按所期望的那样被熔断。
用于确定熔丝存储单元F1的编程状态的读出方法由附图2示例。在附图2中，在读出方法期间，相对时间t绘制在完整的熔丝存储单元F1的情况下和在熔断的熔丝存储单元F1情况下的存在于输入SENSE、BLOW和FSOURCE处的电位和在节点DATA处上升的电位，。
仅有两个不同的电位可以出现在输入SENSE、BLOW和FSOURCE。这两个电位可以指定为“逻辑0”和“逻辑1”，并且可以通过例如地VSS和电源电压电位VDD来实现。
在附图2中，读出操作的开始由虚线A来标识并且读出操作的结束由虚线B来标识。贯穿整个读出方法电位逻辑0总是出现在输入BLOW和FSOURCE处。在这种状态中，晶体管N1的源极-漏极路径被断开并且熔丝存储单元F1的读输出绝缘于地VSS。
在读出方法的开始，输入SENSE从逻辑0切换到逻辑1。结果，晶体管N2被接通并且晶体管P1被断开。然而在转变之前，节点DATA仍然连接到电源电压电位VDD，但在转变之后，节点DATA被连接到熔丝存储单元F1的读输出。
如果熔丝存储单元F1是完整的并且因此是导电的，则在输入SENSE处的电位转变之后，闭锁存储单元通过熔丝存储单元F1放电。结果，在一定时间后，节点DATA的电位降到0。与之相对的，在熔断的熔丝连接的情况下，在输入SENSE转变之后，节点DATA的电位保持相对恒定。节点DATA的电位可以在输出FOUT上读出并且熔丝存储单元F1的编程状态可以由此推出。
附图3作为根据本发明的读出电路的第一实施例，示例了用于读出存储在存储器中的存储信息的读出电路2的示意电路图。存储器包括两个电熔丝存储单元F2和F3。以与附图1中所示例的熔丝存储单元F1的互连方式相对应的方式，熔丝存储单元F2和F3的一个端子在每种情况下都被连接到输入FSOURCE。熔丝存储单元F2和F3其它两个端子可以通过晶体管N3和N4连接到地VSS。此外，这些端子表示熔丝存储单元F2和F3的读输出并且在每种情况下都被连接到晶体管N5和N6其中之一的源极端子。
如与附图1中示例的读出电路1相同的方式，读出电路2具有闭锁信号存储器，其包括两个反相器INV4和INV5。与读出电路1相对的，在读出电路2的情况下，晶体管N5和N6的漏极端子没有连接到反相器INV4和INV5其中之一的输入。而是，晶体管N5的漏极端子连接到反相器INV4的输入，通常在反相器的情况下，反相器INV4的输入形成电源电压电位的端子，例如接地端子。晶体管N6的漏极端子以相应的方式连接到反相器INV5。
为了说明通常施加电源电压于其上的反相器的端子，参考了由U.Tietze和Ch.Schenk著作的、由Springer-Verlag，Berlin出版的2002年12期“Halbleiter-Schaltungstechnik”[“半导体电路”]一书中第639页上的附图7.36。
反相器INV4和INV5其它两个电源电压端子连接到电源电压电位VDD。此外，反相器INV5的输出连接到反相器INV4和反相器INV6的输入。反相器INV4的输出连接到反相器INV5和反相器INV7的输入。反相器INV6和INV7的输出表示读出电路2的输出FOUT0和FOUT1。
作为根据本发明的读出电路的第二实施例，附图4示例了读出电路3的示意电路图。读出电路3基本上相应于附图3所示的读出电路2。相对于读出电路2，在读出电路3的情况下说明了反相器INV4和INV5的内部构造。由于读出电路2和3之间广泛的一致性，附图3和4中读出电路2和3的相应组成部件由相同的参考标记标识。
附图3所示的反相器INV4由附图4中的串连晶体管N7和P2来实现。在这种情况下，晶体管N7的源极端子连接到晶体管N5的源极端子。此外，晶体管P2的源极端子连接到电源电压电位VDD。由晶体管N7和P2所形成的反相器INV4的输入通过晶体管N7和P2的两个栅极端子形成，它们连接到另一个节点DATA1。位于晶体管N7和P2之间的节点DATA0表示反相器INV4的输出。反相器INV4的输出如附图3中那样对反相器INV7进行馈送。
附图3所示的反相器INV5以相应的方式通过附图4中的串连晶体管N8和P3实现，节点DATA0形成反相器INV5的输入并且节点DATA1形成反相器INV5的输出。反相器INV5的输出如附图3中那样对反相器INV6进行馈送。
除了读出电路2的组成部件外，读出电路3还具有四个晶体管P4至P7。通过晶体管P4至P7，电源电压电位VDD可以在每种情况下提供给节点DATA0和DATA1以及晶体管N7和N8的源极端子。晶体管P4至P7的栅极端子连接到输入SENSE。
读出电路2和3的功能在下文中描述。
读出电路2和3的基本特征是对两个熔丝存储单元F2和F3进行有差别的编程。熔丝存储单元F2和F3之一是“导电的”编程状态，而另一存储单元是“非导电的”编程状态。由熔丝存储单元F2和F3所形成的存储在存储器中的存储信息通过对熔丝存储单元F2和F3指派互补编程状态来给出。在这种情况中，存储器可以呈现出两种状态。即熔丝存储单元F2是导电的而熔丝存储单元F3是不导电的，或者熔丝存储单元F2是不导电的而熔丝存储单元F3是导电的。
两个熔丝存储单元F2和F3之一的熔丝连接的中断以与附图1中所示的熔丝存储单元F1被编程的相同方式来实现。为了这个目的，一个合适的电位被施加于输入BLOW0或BLOW1，以便分别接通晶体管N3或N4的源极-漏极路径。此外，对输入FSOURCE施加高电压，然而该电压可能小于附图1中为同样目的而施加于输入FSOURCE的电压。结果，这导致一个通过各自的熔丝存储单元F2或F3的电流以及使各自的熔丝存储单元F2或F3的金属-金属连接熔断。
为了示例读出由熔丝存储单元F2和F3形成的存储在存储器中的存储信息的操作，附图5示例了在读出操作期间在读出电路3中不同点上电压的时间剖面。具体地，在附图5的图表中，相对时间t绘制输入SENSE、BLOW0、BLOW1和FSOURCE的电压以及节点DATA0和DATA1的电压。节点DATA0和DATA1的电位外形示例了两种可能的情况，即熔丝存储单元F2是导电的而熔丝存储单元F3是非导电的情况，以及熔丝存储单元F2是非导电的而熔丝存储单元F3是导电的情况。读出操作的开始由在附图5中的虚线A标识并且读出操作的结束由虚线B标识。
在读出熔丝存储单元F2和F3的编程状态期间，输入BLOW0、BLOW1和FSOURCE总是处于电位逻辑0。输入SENSE在读出方法的开始时被切换到逻辑1，使得熔丝存储单元F2和F3的读输出被电连接到晶体管N7和N8的源极端子。否则在输入SENSE处出现逻辑0。
此外，在读出方法开始时，作为输入SENSE处的电位转变的结果，晶体管P4到P7的源极-漏极路径被断开。由于晶体管P4至P7的布置，在输入SENSE处的电位转变之前，电源电位VDD出现在节点DATA0和DATA1处并且还出现在晶体管N7和N8的源极端子处。结果，在读出方法开始时，节点DATA0和DATA1以及晶体管N7和N8的源极端子处于电源电压电位VDD。如果熔丝存储单元F2是导电的并且熔丝存储单元F3是非导电的，则一旦接通晶体管N5和N6，就有显著更大的电流流过熔丝存储单元F2和熔丝存储单元F3。结果，晶体管N7的源极端子处的电位下降，而晶体管N8的源极端子处的电位保持相对恒定。结果，晶体管N7和N8的源极端子之间出现电位差。由于读出电路3的电路布置，所述电位差也在节点DATA0和DATA1之间产生并且保持恒定。此外，读出电路3的电路布置在各自串连的晶体管对P2和N7、P3和N8之间产生影响，精确地来说，其中一个晶体管总是断开。这最终导致了对静电流的抑制。
通过相对编程熔丝存储单元F2和F3，在节点DATA0和DATA1上的电位行为被反转，如附图5所示。在读出熔丝存储单元F2和F3的编程状态期间，输出FOUT0和FOUT1之一的电位依据编程而随之显著地变化。存储在由熔丝存储单元F2和F3所形成的存储器中的二进制存储信息可由此被确定。
目前为止，所讨论的读出电路2和3基于的是熔丝存储单元F2和F3的互补编程状态。可选地，熔丝存储单元F2总是具有一个固定电阻值，即熔丝存储单元F2具有一个参考编程状态。相反地，熔丝存储单元F3被编程，可以用两种状态对它进行编程。在一种编程状态中，熔丝存储单元F3的熔丝连接保持完整并且形成一个比熔丝存储单元F2的电阻更小的电阻。在另一种编程状态中，熔丝存储单元F3的熔丝连接被熔断并且相应地具有一个比熔丝存储单元F2的电阻更大的电阻。为了读出由熔丝存储单元F2和F3所形成的存储器的编程状态结果，可以用与上面所描述相同的方法来使用读出电路2和3。
权利要求
1.用于读出存储在存储器(F2，F3)中的一项存储信息的读出电路(2；3)，存储器(F2，F3)包括两个具有不同编程状态的非易失存储单元(F2，F3)，以及由两个存储单元(F2，F3)的编程状态给出存储器(F2，F3)的存储信息，以及读出电路(2；3)包括具有两个输入和至少一个输出(FOUT0，FOUT1)的易失信号存储器(INV4，INV5)，在读出存储器(F2，F3)的存储信息期间，所述输入连接到两个存储单元(F2，F3)的读输出，并且存储器(F2，F3)的存储信息能够在至少一个输出(FOUT0，FOUT1)上被读出。
2.根据权利要求1的读出电路(2；3)，其特征在于两个非易失存储单元(F2，F3)具有彼此互补的编程状态，以及通过可选地分配编程状态给两个存储单元(F2，F3)来给出存储器(F2，F3)的存储信息。
3.根据权利要求1的读出电路(2；3)，其特征在于两个非易失存储单元(F2，F3)的第一存储单元(F2)具有固定的参考编程状态，两个非易失存储单元(F2，F3)的第二存储单元(F3)可选地具有第一编程状态或者第二编程状态，以及通过选择第二存储单元(F3)的编程状态来给出存储器(F2，F3)的存储信息。
4.根据权利要求2的读出电路(2；3)，其特征在于所述非易失存储单元是1位存储单元(F2，F3)。
5.根据前述的一项或多项权利要求的读出电路(2；3)，其特征在于所述非易失存储单元是熔丝存储单元(F2，F3)。
6.根据所述的一项或多项权利要求的读出电路(2；3)，其特征在于所述信号存储器是闭锁信号存储器(INV4，INV5)。
7.根据权利要求6的读出电路(2；3)，其特征在于所述闭锁信号存储器具有两个反相器(INV4，INV5)，在每种情况下，一个反相器(INV4，INV5)的输出都连接到另一个反相器(INV4，INV5)的输入。
8.根据权利要求7的读出电路(2；3)，其特征在于在每种情况下，反相器(INV4，INV5)都具有两个串连晶体管(N7，P2，N8，P3)，以及在读出存储器(F2，F3)的存储信息期间，在每种情况下，存储单元(F2，F3)的读输出都连接到由各自反相器(INV4，INV5)的两个晶体管(N7，P2，N8，P3)所形成的串联电路。
9.根据权利要求8的读出电路(2；3)，其特征在于NMOS晶体管(N7，N8)和PMOS晶体管(P2，P3)在每种情况下，都形成反相器(INV4，INV5)的串连晶体管(N7，P2，N8，P3)。
10.根据权利要求9的读出电路(2；3)，其特征在于在读出存储器(F2，F3)的存储信息期间，在每种情况下，存储单元(F2，F3)的读输出都连接到反相器(INV4，INV5)的NMOS晶体管(N7，N8)的源极端子。
11.根据权利要求9或10的读出电路(2；3)，特征在于电源电压的电位(VDD)施加于PMOS晶体管(P2，P3)的源极端子。
12.根据权利要求8至11的任一或多项权利要求的读出电路(2；3)，其特征在于电源电压电位(VDD)可以通过至少一个第一开关(P6，P7)而施加于反相器(INV4，INV5)的两个各自的晶体管(N7，P2，N8，P3)之间的连接节点(DATA0，DATA1)。
13.根据权利要求12的读出电路(2；3)，特征在于所述至少一个第一开关(P6，P7)以如此方式配置，使得在读出存储器(F2，F3)的存储信息期间，它使排列在反相器(INV4，INV5)的各自的两个晶体管(N7，P2，N8，P3)之间的连接节点(DATA0，DATA1)绝缘于电源电压电位(VDD)。
14.根据前述的一项或多项权利要求的读出电路(2；3)，其特征在于电源电压电位(VDD)可以通过至少一个第二开关(P4，P5)而施加于信号存储器(INV4，INV5)的输入。
15.根据权利要求14的读出电路(2；3)，其特征在于所述至少一个第二开关(P4，P5)以如此方式配置，使得在读出存储器(F2，F3)的存储信息期间，它使信号存储器(INV4，INV5)的输入绝缘于电源电压电位(VDD)。
16.根据前述的一项或多项权利要求的读出电路(2；3)，其特征在于第三开关(N5，N6)连接在存储单元(F2，F3)的读输出和信号存储器(INV4，INV5)的输入之间，并且以如此方式配置，使得在读出存储器(F2，F3)的存储信息期间，它们把信号存储器(INV4，INV5)的输入连接到存储单元(F2，F3)的读输出。
17.根据权利要求5至16所述的任一项或多项权利要求的读出电路(2；3)，其特征在于为了编程的目的，熔丝存储单元(F2，F3)的熔丝连接可以被电中断。
18.一种存储装置，具有包括两个具有不同编程状态的非易失存储单元(F2，F3)的存储器(F2，F3)，存储器(F2，F3)的存储信息由两个存储单元(F2，F3)的编程状态给出，以及根据前述的一项或多项权利要求的读出电路(2；3)，其被连接到存储器(F2，F3)以读出其存储信息。
全文摘要
用于读出存储器(F2，F3)的存储信息的读出电路(2)，包括两个具有不同编程状态的非易失存储单元(F2，F3)，存储器(F2，F3)的存储信息由两个存储单元(F2，F3)的编程状态给出，并且读出电路(2)具有易失性信号存储器(INV4，INV5)，其输入被连接至存储单元(F2，F3)的读输出。
文档编号G11C17/14GK1838326SQ20061007119
公开日2006年9月27日 申请日期2006年2月27日 优先权日2005年2月28日
发明者G·勒曼, V·科塞洛特, J·－Y·拉奎尔 申请人:英飞凌科技股份公司