专利名称：利用深亚微米cmos标准工艺实现的eeprom电平转换电路及方法
技术领域：
本发明属于存储器电路设计领域，是一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路的方法。
背景技术：
在过去的十多年中，集成电路持续“按比例缩小”(Scaling Down)，互补金属-氧化物-半导体(ComplementaryMetal-Oxide-Semiconductor，CMOS)电路器件尺寸如特征栅长、栅氧厚度等不断减小，对器件可靠性尤其在存储器编程高压下的可靠性提出了挑战；另一方面，面对嵌入式电可擦除只读存储器(Electric ErasableProgrammable Read-only Memory，EEPROM)的应用，出于低成本的考虑，完全采用标准CMOS工艺制作嵌入式存储器并实现全集成的技术备受关注。因此，开发具有高可靠性并适用于标准CMOS工艺的存储器电路成为当前迫切和重要的工作。
如图1所示，采用标准CMOS工艺的EEPROM电路系统架构由低压通路和高压通路两部分构成。其中，低压通路部分包括输入/输出接口模块、数字控制模块、译码器、字线选择电路、灵敏放大器；高压通路部分包括电荷泵、电平转换电路(level shifter)、存储单元阵列(单层多晶硅存储单元)。
其中，作为控制高压导通与否的开关，适用于标准CMOS工艺、高可靠性的电平转换电路成为存储器电路设计的重点之一。如图2所示，电平转换(低压-编程高压)电路由输入数字控制信号IN(“0”或“1”)决定输出值(GND或编程高压Vpp)。其中，数字控制信号电平幅度为数字电路电源电压Vdd，编程高压电平Vpp大于等于10V。
现有传统的电平转换电路如图3所示，由PMOS管M1、M2与NMOS管M3、M4构成双稳态电路，输入数字控制信号IN及其反相信号分别作为M3、M4的控制栅压。在操作过程中，无论输出为Vpp高压还是GND，均有一组MOS管的栅漏电压差|Vgd|或栅源电压差|Vgs|达到最高电压值Vpp，(如图4所示，以输入为“1”为例，由椭圆圈标出)，而MOS管栅氧上电场强度超过1V/nm即有发生隧穿的可能，所以栅氧化层的可靠性需要重点考虑。
在集成电路的“按比例缩小”过程中，深亚微米CMOS标准工艺中栅氧厚度不断减小，最厚栅氧(输入输出I/O MOS管)只有7nm，用于高压通路中的相关MOS器件；电路中Vpp约为10V；同时，出于低成本和全集成的考虑，要求不使用额外的存储器定制工艺来增加栅氧厚度。
发明内容
针对上述现有传统电平转换电路所存在的问题和不足，本发明的目的是提供一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路的方法。
本发明的上述目的是通过如下的技术方案予以实现的一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路的方法，其步骤包括在由PMOS管M1、M2与NMOS管M3、M4构成的双稳态电平转换电路中，在M1、M3间和M2、M4间分别增加一对PMOS管M5/M7和NMOS管M6/M8，M1-M8均采用深亚微米CMOS标准工艺下的I/O管参数，M5-M8栅接电压VX用于电压钳位作用。
VX取3V-7V范围内电压值。
一种利用深亚微米CMOS标准工艺实现的EEPROM电平转换电路，其特征在于包括PMOS管M1、M2、M5、M6，NMOS管M3、M4、M7、M8和一反相器，M1、M2源端接编程高压Vpp；M1漏端与M5源端相接，M5漏端与M7漏端相接，M7源端与M3漏端相接，M3源端接地；同样地，M2漏端与M6源端相接，M6漏端与M8漏端相接，M8源端与M4漏端相接，M4源端接地；M5-M8栅端共同接钳位偏置电压VX；M3栅端接输入数字控制信号IN，该信号经反相器加至M4栅端。
参考图5，与传统电平转换电路相比，在M1、M3间增加了M5、M7，在M2、M4间增加了M6、M8，且M5-M8栅压均接电压VX用于电压钳位作用。其中，M1、M2、M5、M6为PMOS管，M3、M4、M7、M8为NMOS管，均采用深亚微米CMOS标准工艺下的I/O管参数，栅氧厚度为7nm；数字控制高电平Vdd取0.8V，编程高压Vpp取10V。
在电路工作时，由PMOS管的电压传输特性，一旦节点A或B的电位低于(VX+|Vthp|)，M5或M6截止；同样地，由NMOS管的电压传输特性，一旦节点C或D的电位高于(VX-Vthn)，M7或M8截止。
由于对称性，仅以输入“1”为例分析，如图6所示。此时，M3、M7导通，M5源端电位降至(VX+|Vthp|)后截止，节点A电位钳位于(VX+|Vthp|)；同时，M2导通，节点B电位保持为Vpp，M6导通，使得输出电压为Vpp，M8源端电位升至(VX-Vthn)后截止，节点D电位钳位于(VX-Vthn)。
达到稳态后，由图6可得，各MOS管最大栅漏电压差|Vgd|或栅源电压差|Vgs|为VX或(Vpp-VX)。由栅氧厚度决定最大安全电压值Vsafe，即要求VX＜Vsafe且VPP-VX＜Vsafe即VPP-Vsafe＜VX＜Vsafe上式给出了钳位电压VX的取值范围。以深亚微米标准CMOS工艺I/O管栅氧厚度7nm为例，Vsafe取7V，Vpp取10V，则VX可以取3-7V范围内电压值。
如图7所示，给出电路工作期间节点A(或B)与节点C(或D)的电压仿真波形图(VX取Vpp/2，5V)。该仿真结果验证了该电路的电压钳位作用。
综上所述，采用该电路结构，在整个工作期间，由于电压钳位作用，取适当的VX，所有的MOS管栅漏电压差|Vgd|或栅源电压差|Vgs|均低于安全电压值Vsafe，完全满足深亚微米标准CMOS工艺实现EEPROM的可靠性要求。
下面结合附图，对本发明作详细描述。
图1为利用深亚微米CMOS标准工艺实现EEPROM的电路系统架构示意图；图2为电平转换电路功能示意图；图3为现有传统电平转换电路结构图；图4为现有传统电平转换电路各节点工作状态示意图；图5为本发明提出的电平转换电路结构图；图6为本发明提出的电平转换电路各节点工作状态示意图；图7为本发明提出的电平转换电路节点A(或B)与节点C(或D)的电压仿真波形图；具体实施方式
本发明提出的电平转换电路采用深亚微米CMOS标准工艺制作。该电路包括PMOS管M1、M2、M5、M6，NMOS管M3、M4、M7、M8，以及基本反相器一个。M1-M8均采用深亚微米CMOS标准工艺下的I/O管参数。
电路拓扑结构具体实施如下如图5所示，M1、M2源端接编程高压Vpp；M1漏端与M5源端相接(节点A)，M5漏端与M7漏端相接，M7源端与M3漏端相接(节点C)，M3源端接地；同样地，M2漏端与M6源端相接(节点B)，M6漏端与M8漏端相接(输出节点OUT)，M8源端与M4漏端相接(节点D)，M4源端接地；M1栅端与节点B相接，M2栅端与节点A相接；M5-M8栅端共同接钳位偏置电压VX；M3栅端接输入数字控制信号IN，该信号经反相器加至M4栅端。
偏置钳位电压VX可以由输入编程高压Vpp分压而得。VX可以取3-7V范围内电压值。为便于分压取值及误差冗余考虑，可以取VX为Vpp/2即5V。对本发明的各项特性参数进行测试，满足要求后即可投入使用。
综上所述，本发明公开了一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路的方法。上面描述的应用场景和实施例，并非用于限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可做各种的更动和润饰，因此本发明的保护范围视权利要求范围所界定。
权利要求
1.一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路的方法，其步骤包括在由PMOS管M1、M2与NMOS管M3、M4构成的双稳态电平转换电路中，在M1、M3间和M2、M4间分别增加一对PMOS管M5/M7和NMOS管M6/M8，M1-M8均采用深亚微米CMOS标准工艺下的I/O管参数，M5-M8栅接电压Vx用于电压钳位作用。
2.如权利要求1所述的利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路的方法，其特征在于Vx取3V-7V范围内电压值。
3.一种利用深亚微米CMOS标准工艺实现EEPROM的电平转换电路，其特征在于包括PMOS管M1、M2、M5、M6，NMOS管M3、M4、M7、M8和一反相器，M1、M2源端接编程高压Vpp；M1漏端与M5源端相接，M5漏端与M7漏端相接，M7源端与M3漏端相接，M3源端接地；同样地，M2漏端与M6源端相接，M6漏端与M8漏端相接，M8源端与M4漏端相接，M4源端接地；M5-M8栅端共同接钳位偏置电压Vx；M3栅端接输入数字控制信号IN，该信号经反相器加至M4栅端。
全文摘要
本发明提供一种利用深亚微米CMOS标准工艺实现的EEPROM电平转换电路及方法。该电平转换电路完全采用CMOS标准工艺参数，利用两对PMOS管与NMOS管对电压进行钳位，从而保证了电路中所有的MOS管栅漏电压差|V
文档编号G11C11/56GK1885435SQ20061008959
公开日2006年12月27日 申请日期2006年7月5日 优先权日2006年7月5日
发明者邓志欣, 廖怀林, 李炎, 黄如 申请人:北京大学