专利名称：用于非易失性半导体存储单元的检测方案的制作方法
技术领域：
本发明涉及非易失性半导体存储器件、例如闪速存储器件。更加具体而言，本发明涉及一种用于检测单个非易失性存储单元的状态的检测装置，以及涉及一种检测非易失性半导体存储单元的状态的方法。
背景技术：
近来，尤其是在便携式通信设备领域中，闪速存储器已经变得越来越流行。闪速存储器的基本结构类似于包括栅极、漏极和源极的MOSFET的基本结构。通常，闪速存储器包括浮动栅极和控制栅极，如同MOSFET的栅极。另外，存在几种不具有浮动栅极的闪速存储器、例如氮化物只读存储器(NROM)。不同于使用导电多晶硅或者金属浮动栅极的其他类型的闪速存储器，氮化物只读存储器使用氧化物-氮化物-氧化物(ONO)层作为电荷俘获介质。由于氮化硅层的高度紧密特性，从MOS晶体管隧穿到氮化硅中的热电子被俘获，以形成不均匀的浓度分布。
一般，闪速存储器具有读、编程和擦除的功能。当将电子注入到存储单元的浮动栅极或者将电子注入到存储单元的ONO层时，存储单元的最初处于低电压的阈值电压相对增加，并且导致从漏极到源极的电流降低。这是存储单元的已编程状态。当将负电压连接到控制栅极上时，从浮动栅极或者氮化物层中除去在浮动栅极中所俘获(或者在ONO层中所俘获)的电子以便降低存储单元的阈值电压。这是已擦除状态。不管存储单元所处的状态，必要的是运行读程序，在该读程序过程中存储单元中所存储的位信息被读取。
为了读取存储单元中所存储的信息，两种机制是通用的。在第一种机制中，通过将预定的固定电压施加到栅极和漏极输入端上来读取单元。通过将其漏极/源极电流与基准电流进行比较来将该漏极/源极电流映射为存储状态。如果所读取的电流高于基准电流，则该单元被确定为处于一种逻辑状态(例如LOW状态)。另一方面，如果该电流小于基准电流，则该单元被确定为处于另一逻辑状态(例如HIGH状态)。因此，这种两状态单元存储一位数字信息。
用于检测存储单元的状态的第二种机制是利用可变电压来代替恒定电压对存储单元的栅极加偏压。这里，检测漏极/源极电流并且将其与恒定电流进行比较。栅极电压指示存储单元的状态，其中在所述栅极电压时所测量的电流达到恒定基准电流。为了编程和擦除存储单元，类似的操作、即所谓的验证操作是必要的。在编程或者擦除存储单元的过程中，发生验证操作，在为了将要写的数据正确地写入到单元中而评价对另外的编程或擦除脉冲的需要的写操作过程中，所述验证操作是读操作。
为了增加存储容量，随着半导体技术状态的发展，以越来越高的密度制造闪速EEPROM(电可擦除可编程只读存储器)器件。用于增加存储容量的另一方法是使每个存储单元存储多于两个的状态。
对于多状态或者多级EEPROM存储单元来说，导电窗口被多于一个的断点分割成多于两个的区域，使得每个单元能够存储多于一个的数据位。因此，给定的EEPROM阵列能够存储的信息随着每个单元能够存储的状态的数量而增加。具有多状态或者多级存储单元的EEPROM或者闪速EEPROM已经在US专利NO.5,172,338中进行了描述，该专利在这里被引入作为参考。
用于增加存储密度的另一公知可能性是在导电层上存储多于一个不区分电荷的不同数量的位，但是在栅极层的不同区中存储电荷。从上述氮化物只读存储器件(NROM)中已知这种存储单元。从在这里被引入作为参考的US专利公开NO.2002/0118566中，已知如何在氮化物只读存储器单元中同时读取两位信息。根据NROM的漏极-源极电流，可以识别逻辑两位组合消息。所观察的电流被划分成四个不同的区域，并且每个区域表示特定的逻辑两位信息，该逻辑两位信息是LOW和LOW、LOW和HIGH、HIGH和LOW、或者HIGH和HIGH。
将两位信息存储在氮化物层的不同区域中具有以下优点，即与在多级存储器单元中相比，各个状态之间的不同能够更容易被检测到。然而，当检测第一位的状态时，第二位的状态影响流过该单元的电流，反之亦然。这也被称为第二位效应。当读取数据时、而且当在擦除或者编程操作过程中验证数据时，所述效应是重要的，因此在评价所检测到的单元电流时必须被考虑。尽管第二位效应与由要读取的位的状态所引起的效应相比是小的，但是随着存储单元的工作电压变得更低，该第二位效应能够变得更加重要。为了节约功率并且允许要用于半导体电路的结构更小，存储模块的工作电压正变得越来越低。尽管5V和3.3V以前被用作电源电压，但新器件例如使用1.6V的电压。
为了读取这些闪速存储单元，必要的是检测穿过该单元的源极电极和漏极电极的传导电流。尤其是为了读取存储单元的多于两个的状态，重要的是具有正确反应存储单元的状况的基准电流。使存储单元存储越多的状态，就必须越精细地划分其阈值窗口。这在编程和读操作中将要求更高的精度，以便能够达到所要求的分辨率。
所使用的基准电流通常由处于特殊状态的基准单元产生。在多数以前的单个位或者单级存储器结构中，用于提供适当的基准电流的基准结构已由具有四个或者五个对应于已编程状态、已擦除状态、过擦除或者耗尽状态和读状态的闪速单元的阵列组成。这些基准单元一旦例如在晶片分类时被编程为预定电平，就不能再被触动。
对于一些应用、例如对于将数据归档来说，重要的是，在长时间或者大量写周期之后数据仍能被正确读取。另外，温度变化应该被考虑。这些影响改变从存储单元所读取的电流。温度变化也影响基准电流。在典型的单级和单个位器件中，被设置用于分离存储单元的状态的容限(margin)为不同状态限定大的窗口。这些窗口足够大以保证在所有条件下数据被正确地读或写。在多级和多位存储器中，窗口已经被显著地缩小，并且在所有环境条件下并且在整个生命周期内确保正确的功能已经成为一个问题。在图18、19和20中示出了对更精确基准的相应需要。
图18的图示涉及用于存储一位数据的两状态存储单元。它示出NROM存储单元中的电压和电流。通过存储单元的电流ICELL取决于栅极-源极电压。下限121限定已擦除状态的开始。在已擦除状态之下是也被称为耗尽状态的过擦除状态。在存储单元的正常操作中不被允许的该状态中，即使没有电压被施加到栅极上，电流也从漏极流到源极。已擦除状态和已编程状态通过基准电压122被分开。已擦除和已编程状态的容限窗口足够大以适合所有情形。
图19示出在多级单元中所有状态的容限窗口都被缩小。针对不同状态中的每一状态，定义了阈值电压121、123、124和125。这解释了基准121、123、124和125必须比图18的图示中的基准121和122更精确。
从图20中可以看出，在多位存储单元中产生另外的问题。当读取存储单元的第一位时，必须考虑到特性依赖于第二位。在不考虑第二位效应的情况下，当栅极-源极电压处于用126来表示的范围中时，检测到逻辑“1”。逻辑“0”的范围用129来表示。阈值电压用128来表示。当第二位效应被考虑时，即使栅极-源极电压高于范围126，也应检测到逻辑“1”。超额范围用127来表示。因此，第二位效应的考虑进一步缩小用于检测存储单元的状态的容限窗口。
总之，存在几种要求用于检测存储单元的逻辑状态的基准电流或者电压更加精确的效应。这不仅在第一次操作存储器件时而且在其整个使用寿命期间当退化效应改变存储单元的特性时被要求。
除了这些特定问题之外，通常需要高性能、高容量和高可靠性的非易失性存储器件。尤其是需要具有紧凑的非易失性存储器件。这些非易失性存储器件应具有使干扰影响最小化的存储系统。
发明内容
在一个方面，本发明提供一种非易失性半导体存储器件以及用于利用较好的检测方案操作存储器件的相应方法。本发明的实施方案提出将每个存储单元电流以及根据至少一个基准单元电流产生的比较电流与预定基准电流相比较。通过检测放大器和评价电路来检测所述电流中的哪一个首先达到预定基准电流。达到基准电流的顺序指示存储单元的状态。
在本发明的一个优选实施方案中，比较电流作为已擦除基准单元电流和已编程基准单元电流的平均值而产生。这确保在存储器件的使用寿命期间比较电流始终位于已编程单元和已擦除单元的电流之间，即精确地位于这些电流的中间。
在本发明的另一改进实施方案中，针对每一字线设置有额外的状态单元。在这个状态单元(称为“行保护基准”)中，通过第一逻辑状态存储指示与相应字线相关联的存储单元之一是否被编程的信息。否则，与该字线相关联的所有存储单元被擦除，这用其他逻辑状态来指示。
本发明的优点在于检测放大器可以被设计用于进行与恒定电流的比较。这能够实现检测放大器的低电流消耗和较少的面积消耗。
当所述电流之一、特别是比较电流已达到预定基准电流时，可以停止栅极电压的进一步改变，并且因此可以防止单元电流的进一步增加。这降低对存储单元和检测放大器的应力。延长了存储器件的使用寿命以及减少了功耗。
用于产生比较电流的已擦除基准单元和已编程基准单元的使用具有以下优点，即已编程和已擦除基准单元的不同退化受存储单元和基准单元支配。因此，在由退化所导致的这些特征曲线的移动之后，比较电流总是符合存储单元电流的特征曲线。
本发明的实施方案的另一优点在于，所提出的基准方案可以应用于所有类型的易失性存储器件。
在阅读了以下对在不同图和附图中示出的优选实施方案的详细描述之后，本发明的实施方案的这些和其他优点对于本领域的普通技术人员来说将变得显而易见。
为了更加完整地理解本发明及其优点，现在参考以下结合附图所进行的描述，其中图1是根据本发明的闪速存储电路的示意图；图2是说明两状态存储单元的特性的曲线图；图3A和图3B是图1的电路分别读取“1”或“0”的时间图；图4是说明两状态存储单元的特性的曲线图；图5是比较电流产生电路的示意图；图6示出阵列基准单元和存储单元的示意图；图7是评价电路的详细示意图；图8是具有图7中的电路的信号状态的表格；图9是评价电路的扩展实施方案的详细示意图；图10示出用于图9的示意图的输出单元；图11是具有图9和10中的电路的信号状态的表格；图12-图15是图7和图9中的电路的时间图；
图16是根据本发明的改进的闪速存储电路的示意图；图17是根据本发明的另一改进的闪速存储电路的示意图；以及图18、19和20是示出清楚的基准的必要性的图。
具体实施例方式
将参考附图更加具体地描述本发明的实施方案。在图中，用相同的数字表示相同或相似的元件，并且将不重复它们的描述。
电可重写并可擦除的非易失性半导体存储器件被称为如前所述的EEPROM或者NROM。
图1是示出闪速存储器件1的配置的框图，该闪速存储器件1使用NROM存储单元来存储数据。存储阵列5包括多个存储单元4。存储单元按列和行布置，并且因此构成一个矩阵。每个存储单元可以通过列解码器8和行解码器9来选择。两个解码器被连接到地址总线10上，该地址总线也被连接到控制单元11上。该控制单元11被连接到用于从外部设备接收数据和向外部设备发送数据的I/O接口15上。例如，为了读取存储在存储器件中的数据，控制单元11通过向列解码器8和行解码器9发送地址来访问存储阵列5。列解码器8提取关于应选择存储阵列5的哪条位线的信息。行解码器9选择对应于从控制单元11所传输的地址的字线。在控制单元11和存储阵列5之间通过数据总线21传输数据。为了读写数据，控制单元11还包括读写电路18，以对存储阵列5执行操作。
图1中的电路装置的控制单元11另外包括栅极电压产生电路20和基准电流产生电路19。栅极电压产生电路20被连接到行解码器9上，并且将所定义的栅极电压V_GS施加给所选择的存储单元4的栅极。基准电流产生电路19被连接到检测放大器12和13上，并且产生由检测放大器12和13使用的基准电流I_REF。当通过地址总线10所传输的数据定义哪条或哪些字线被选择时，栅极电压产生电路20控制施加给所述字线的精确电压V_GS。
为了读取存储单元4，有必要比较流过所述单元4的电流与比较电流，该比较电流是从流过一个或多个基准单元6的电流导出的，如下面所解释的。根据本发明，该比较是间接地通过比较相应电流与预定恒定基准电流来完成的。
图2是典型存储单元或基准单元的图。取决于存储单元的状态，在栅极-源极电压V_GS为1.1V或2.2V时，单元电流达到基准电流(在这个例子中，该基准电流为10μA)。假定栅极-源极电压V_GS随着时间增加，达到基准电流I_REF的时间指示存储单元的状态。
对比较电流I_comp完成相同的比较，该比较电流在图2中如虚线所示。该虚线是已编程单元(状态2)和已擦除单元(状态1)的单元电流的平均。
由于两个电流都与基准电流I_REF进行比较，所以比较结果传递关于所检测的存储单元的状态的信息。这是通过检测放大器12和13来完成的。检测放大器12是连接到存储单元5的位线上的存储单元检测放大器。检测放大器13是连接到基准单元6的位线上的基准单元检测放大器。存储单元检测放大器12被设置用于测量通过存储阵列5的存储单元的电流，并且将其与基准电流I_REF进行比较。基准检测放大器13被设置用于测量通过基准单元6的电流。存储单元检测放大器12输出指示存储单元电流I_cell何时达到基准电流I_REF的信号s_cell。基准单元检测放大器13输出指示比较电流I_comp何时达到基准电流I_REF的信号s_comp。
评价电路14被连接到存储单元检测放大器12和基准单元检测放大器13上。通过比较从检测放大器12和13接收的信号，产生指示所选存储单元的逻辑状态的结果信号s_out。评价电路14被连接到控制单元11上。在图1中，所述连接作为单独的线画出，但是因为存储单元的逻辑状态由评价电路14评价(例如，数据被写到存储单元中)，所以存储单元的逻辑状态也可以使用数据总线21来传输。
每当例如连接到I/O接口15上的主机系统请求所存储的数据时，或者如果在擦除或者编程操作之后存储单元的状态应被验证并因此应被读取，则执行该用于读取存储单元的逻辑状态的程序。
在本申请的上下文中，写意味着将存储单元的状态设置为已擦除或者已编程状态。编程意味着将状态设置为第一逻辑值，并且擦除意味着将状态设置为第二逻辑值。
图3A和图3B是示出评价电路14如何工作的时间图。施加到存储单元和参考单元的栅极上的电压V_GS随着时间而增加。当栅极电压V_GS达到第一阈值时，已擦除存储单元的电流变得高于基准电流I_REF，这在图3A中用信号s_cell来表示。如果这发生在比较电流I_comp已达到基准电流I_REF并且信号s_comp翻转为HIGH之前，则评价电路14输出HIGH信号。
如果存储单元如图3B中所示被编程，则比较电流I_comp在存储单元电流之前达到基准电流I_REF。因此，在信号s_comp转换为HIGH之后，评价电路14的输出保持在低电平。该检测可以被停止并且栅极电压V_GS不进一步增加，而是被放电以降低对存储单元的电压应力。
假设，如果存储单元的栅极电压如用V_GS的虚线所表示的那样进一步增加，则当存储单元电流变得大于基准电流I_REF时信号s_cell也将转换为HIGH。然而，这将不给出附加信息并且因为电流消耗以及为了避免对存储单元的高应力，在比较电流I_comp达到基准电流I_REF时停止检测。
如上所述，特别是对于高度集成的存储器件来说，有必要提供非常精确的基准值以便能够实现清楚和严格的编程/擦除区分。如果像利用两位NROM单元的情况那样要检测多于两个的状态，则这是尤其重要的。在图4中说明了对精确的比较电流的需要。在这个图中，要检测存储单元的四种可能的状态。在实际的存储器件中，对于所有存储单元来说特征曲线不相同。因此，每种状态的曲线不是一条单独的线，而是统计分布的线场。例如，状态1的最高V_GS值非常接近状态2的最低V_GS值。如上所述，特征曲线可以随着时间、写周期和环境条件而变化。已编程单元的特性不同于已擦除单元的特性。由于近年来电源电压降低并且仍然正在降低，所以对存储单元的状态的检测变得更加困难。因此，读取误差变得更有可能。为了克服这个问题，在一些情况中必须减缓存储器件的性能。
根据本发明的一个优选实施方案，不是由单个基准单元产生比较电流I_comp，该基准单元被编程为具有在已擦除存储单元和已编程基准单元的阈值电压之间的阈值电压。为了提供更好的比较电流I_comp，使用两个基准单元。一个基准单元被设置为已编程状态，而另一基准单元被设置为已擦除状态。比较电流是两个存储单元的单元电流的组合。已编程基准单元作用就像已编程存储单元一样，而已擦除基准单元作用就像已擦除存储单元一样。因此，比较电流通常在已擦除和已编程存储单元的特征曲线之间。可以根据等式
I_comp＝(I_erased+I_programmed)/x来计算比较电流，其中I_comp是比较电流，I_erased是已擦除存储单元的单元电流，I_programmed是已编程存储单元的单元电流，而x是平均系数。x的较好值是在3.0和1.5之间。
可以根据实际考虑自由地选择x系数。作为一个例子，I_erased是5μA，I_programmed是20μA，x是2.5。那么，比较电流被计算为10μA。
根据图5，可以利用平均值产生电路来完成平均比较电流的产生。
比较电流I_comp作为通过已擦除基准单元50和已编程基准单元50的电流的平均值而产生。使用相同的位线来共同读取两个基准单元50和51。因此，位线电流I_READ是通过已擦除基准单元50的电流I_cell_1和通过已编程基准单元51的电流I_cell_2之和。
电流镜52配备有基准晶体管53，该基准晶体管53被配置为二极管。基准晶体管53被连接到位线上，并且因此将位线电流映射到电流镜52的第二晶体管54。通过第二晶体管54的电流是比较电流I_comp。通过配置电流镜，可以调整比较电流I_comp和位线电流I_read之间的比率。为了实现相应的比率，不同的几何特性、即沟道的不同长度L和宽度W可以被用于电流镜的晶体管53和54。在本例子中，所述比率为1/2。
控制放大器55被设置用于在读取时使晶体管50和51的漏极上的电压保持恒定，正如将参考图6中的示意图所描述的。
图6是典型电路图的示意图，其示出了具有所分配的检测放大器12的存储阵列5的存储单元4。使用字线61对晶体管4的栅极加偏压。为了选择由所示的晶体管所形成的存储单元4，位线75也应被选择。这通过为列解码器的解码器63来完成。如果解码器63的所有开关晶体管都闭合，则存储单元的节点67处的电压被施加到晶体管4的漏极上。
在闭合解码器63的开关之后，电流I_cell开始从节点67通过晶体管6的漏极和源极流到接地节点GND。电流I_cell取决于从晶体管4的漏极到源极电极的沟道的导电率。所述导电率取决于位于存储单元4的氮化物层上的电荷，在本发明的这个实施方案中该存储单元4是NROM单元。换句话说，如果节点67处的电压恒定，则电流取决于存储单元4的状态。为此，设置有控制放大器62，该控制放大器在输入端处接收节点67处的电压。控制放大器62控制连接在节点67和节点68之间的另一晶体管73。节点68还连接到比较器65的输入端和电流源71上，该电流源71被调整为基准电流I_REF。通过控制放大器62，确保独立于单元电流I_cell，节点67处的电压被保持恒定。
比较器65具有施加有基准电压V_REF的另一输入端。电压V_REF被用作节点68处的电压的比较电压。根据节点68和70的动态，适当地确定该电压V_REF的大小。节点68处的电压取决于电流I_cell和基准电流I_REF。如果电流I_cell高于电流I_REF，则比较器65输出HIGH信号，否则它输出LOW信号。
当通过将合适的栅极电压施加给存储单元4来读取存储单元4(该存储单元4作为多个存储单元的一个例子被示出)时，由于存储单元4的增大的导电率，单元电流I_cell上升。这发生在漏极-源极电压(即节点67处的电压)被保持恒定的前提下。这通过检测节点67处的电压以及控制晶体管73的栅极电压以便增大其导电率来完成。由于电流源71保持不变，所以节点68处的电压降低。如果施加给存储单元的栅极电压足够高，则单元电流I_cell变得大于阈值，节点68处的电压下降到低于电压V_REF并且比较器65翻转(flip)。
对于图6中没有示出的基准单元来说，相同的过程发生。假定存储单元4和基准单元的栅极电压被同时改变，即线性增加，则基准单元比较器65和存储单元比较器65将翻转，但是在不同的时刻翻转。哪个比较器首先翻转的信息指示存储单元的状态。
图7和图8是本发明的第一实施方案的例子。
图7是具有存储阵列5、基准单元6、基准电流产生电路19、栅极电压产生电路20、检测放大器12和13以及评价电路14的电路装置的示意图。所述元件被连接并且如图1所述的那样工作。现在详细地描述评价电路14。在图8中另外示出了逻辑信号之间的关系。
评价电路14包括多个D型触发器30、31、33和34。针对所选择的位线，提供一组两个触发器。通常，列解码器在特定时刻选择一条位线。每个存储单元检测放大器12的输出端被连接到第一触发器30和33的D输入端以及或门32和35的第一输入端上，该或门也被设置用于每条位线。阵列基准单元检测放大器13的输出端被连接到第二触发器31和34的D输入端以及或门32和35的第二输入端上。或门32和35的输出端分别被连接到分配给相同位线的触发器的时钟输入端上。另外，输出端分别被连接到相关联的存储单元检测放大器12上以便当已经由或门产生时钟脉冲时禁用相应的检测放大器。阵列基准单元检测放大器的输出端另外被连接到电压产生电路20上。每组触发器的输出端被连接到输出单元40、41或42上，这些输出单元组合每组触发器的输出信号以便产生输出信号OUT_0、OUT_1或OUT_X。
阵列评价电路14如下工作。第一存储单元检测放大器12的输出信号SA_OUT_0指示单元电流已经达到基准电流。如果相应的存储单元被擦除，则在比较电流达到基准电流I_REF并且检测放大器12输出施加给第一触发器30的D输入端的逻辑‘1’之前单元电流I_cell达到基准电流I_REF。同时，由于比较电流I_comp还没有达到基准电流I_REF，所以逻辑‘0’被施加给第二触发器31的D输入端。在或门32的输入端上，接收到逻辑‘1’和逻辑‘0’。因此，在输出端上，逻辑‘1’被产生并且被施加给触发器30和31的时钟输入端。在D输入端上的输入值被接收到输出端Q，因此第一输出信号OUT_0_1指示逻辑‘1’以及第二输出信号OUT_0_0指示逻辑‘0’。这些输出信号在输出单元40中被组合并且在逻辑‘1’时的输出信号OUT_0被产生以指示所检测的存储单元的已擦除状态。在图8的表格中列出了不同操作情况的检测结果。
在图12中可以看到这种情况的时间图。信号WL代表施加到所检测的存储单元和基准单元的栅极上的电压。在所检测的存储单元的阈值电压对应于强逻辑‘1’的情况下，在比较电流I_comp显著升高之前单元电流I_cell达到基准电流。因而，或门32的输出端上的信号SA_OUT_0升高并且短时间之后触发器30的输出信号OUT_0_1升高到逻辑‘1’。输出单元40的输出信号OUT_0指示短时间之后的逻辑‘1’。
当所检测的存储单元被编程为强‘0’时，产生第二种工作情况。在这种情况中，在单元电流显著升高之前，比较电流I_comp达到基准电流I_REF。因此，在单元电流I_cell达到基准电流I_REF之前，触发器31的输出信号OUT_0_0翻转。输出单元40输出逻辑‘0’。
如在图13中可以看到，在比较电流达到基准电流之前可能花费相对长的时间。然而，在两种情况中，首先达到基准电流的电流变成不高于基准电流本身(即，10μA)，因为当所分配的触发器输出‘1’时停止用于有关位线的检测放大器12。
参考图8的表格，必须提到的是，输出信号OUT_X_1和OUT_X_0的信号组合0-0是不可能的。栅极电压升高直到比较电流I_comp达到基准电流I_REF。因此，确保了信号SA_OUT_REF在某一时候变为逻辑‘1’，这导致触发器31的输出端Q上的逻辑‘1’。
在存储单元具有对应于弱‘1’或弱‘0’的阈值电压的情况(参见图14和15)下，事情变得更加复杂。如上所述，当基准检测放大器13检测到比较电流I_comp等于基准电流I_REF时，栅极电压停止升高。如果所检测的存储单元的状态是弱‘1’或弱‘0’，则这个时刻非常接近于单元电流I_cell达到由存储单元检测放大器12所检测的基准电流I_REF的时刻。考虑到触发器和或门的时间延迟，从输出信号中不能清楚地看出输入信号是怎样的。然而，考虑到与NROM单元相关的所有现象，当不能清楚地检测到实际状态时逻辑状态更可能是‘1’。
已针对包括触发器30和31以及或门32的第一位线描述了操作。被设置用于其他位线的电路装置以相同的方式工作。
由平均值产生电路21产生比较电流I_comp，该平均值产生电路21以与关于图5所描述的方式相同的方式工作。
图9和图10是本发明的扩展实施方案的例子。为了读取数据，阵列基准单元的状态处于适当条件下是重要的。在快擦除命令之后发生，阵列基准单元也处于已擦除状态。当利用已擦除基准单元读取数据时，不能获得正确的读取结果。在所示电路中，附加的所谓的行保护基准单元被用于检测分配给字线的所有单元是否处于已擦除状态。行保护基准单元是与存储单元和其他阵列基准单元一起循环的附加的状态单元。这意味着，当执行块擦除命令时擦除该行保护基准单元。当将第一位编程到分配给相同字线的存储单元中时，也对该行保护基准单元编程。
当读取数据时，验证行保护基准单元是否被编程。否则，由于已擦除行基准单元指示所有存储单元被擦除，所以读取结果始终是“已擦除”。为此目的，阵列基准检测放大器13通过比较通过行保护基准单元的电流与基准电流I_REF来检测该通过行保护基准单元的电流，主基准检测放大器16通过比较通过主基准单元的主比较电流与基准电流I_REF来检测通过主基准单元的主比较电流，并且主评价电路17利用检测放大器13和16的输出信号来检测行保护基准单元的逻辑状态，以及输出相应的结果信号ROW_ALL1。
由平均值产生电路22产生主比较电流，该平均值产生电路22以与关于图5所描述的方式相同的方式工作。
在图11的表格中列出不同操作情况。可以看出，如果行保护基准单元被擦除，则输出信号OUT_X始终是‘1’。在行保护基准单元被编程的情况中，表格项对应于图8的表格的那些项。
图12-图15说明了在如上所述的根据图7或图9的电路中的读取时序的例子。
图16是本发明的另一实施方案。电路的大部分类似于图1中所示的电路。根据这个实施方案，基准单元被布置成紧邻要被读取的存储单元。这是一个附加的优点，因为他们被看作标准存储单元，并且因此在时间上呈现相同特性并且经受相同的温度变化。同样，所有其他种类的干扰以与存储单元相同的方式影响基准单元。相应的存储单元被连接到与所分配的存储单元相同的字线上。因此，通过激活字线对存储单元的选择也激活相应的阵列基准单元。为了将可变的栅极电压施加到基准单元上，额外的控制线是不必要的，因为这可以通过字线来完成。这种机制也确保流过存储单元和流过基准单元的电流被同时测量。
在本发明的一个有利实施方案中，为每一条字线提供至少两个基准单元。在存储器件的工作期间，基准单元之一被配置为具有对应于存储单元的已擦除状态的阈值，而至少一个其它基准单元被配置为具有对应于存储单元的已编程状态的阈值电压。第三基准单元被设置以及被配置为具有对应于存储单元的过擦除状态的阈值电压。
图17是类似于图1和图16中所示例子的本发明的另一扩展实施方案。为了提供精确的基准值，提出设置被用作将基准值写到阵列基准单元6中的验证基准的主基准单元7。主基准检测放大器16还被连接到阵列评价电路14上。因此，也可以利用主基准来读取或验证存储阵列的单元。
为了读取存储在存储单元中的数据，使用阵列基准单元6，因为这些阵列基准单元提供以与存储在存储单元中的数据相同的方式退化的基准。另外，这防止主基准单元受到可能使基准单元的阈值退化的另外的应力。为了将数据写到存储单元中，主基准单元被用作验证基准。在编程或擦除存储单元期间，实际状态被检测并且相对于主基准值被验证，以便确定是否需要额外的擦除或编程脉冲以达到目标状态。
为了设置阵列基准值，执行与已经针对存储单元的读取所解释的机制相同的机制。如上所述，可以通过阵列基准检测放大器13来测量流过阵列基准单元6的电流。通过主基准检测放大器16来测量流过主基准单元7的电流。两个检测放大器13和16被连接到主评价电路17上，该主评价电路比较由检测放大器13和16所测量的值并且输出指示所测量的阵列基准单元6的逻辑状态的信号。
与利用阵列基准单元来读取或验证存储单元相对比，主基准单元和阵列基准单元并不被连接到相同字线上。通过额外的控制信号来控制主基准单元。
阵列评价电路14和主评价电路17被连接到控制单元11上。为了将阵列基准单元6设定为专用状态，通过检测放大器13和16以及主评价电路17来检测实际状态。将该状态报告给控制单元11的写电路18，并且如果必要的话，执行写操作。在将数据写到阵列基准单元中之后，读操作被执行以便验证写操作是否足以达到所要求的状态。
本发明的其他实施方案可以为本领域的普通技术人员所了解。因此，如所要求的那样，本发明涵盖这些其他实施方案。
权利要求
1.一种检测非易失性半导体存储单元的状态的方法，该非易失性半导体存储单元由具有栅极、漏极和源极的晶体管来表示，所述方法包括a)设置预定基准电流；b)设置至少一个由具有栅极、漏极和源极的晶体管来表示的基准单元；c)设置由至少一个基准单元的单元电流组成的比较电流；d)改变施加到所述存储单元和所述至少一个基准单元的栅极上的电压；e)比较所述存储单元的存储单元电流与预定基准电流，并且同时比较所述基准单元的基准单元电流与预定基准电流；以及f)检测当改变所述栅极电压时所述存储单元电流和所述基准单元电流中的哪一个首先达到所述预定基准电流，达到预定基准电流的顺序指示存储单元的状态。
2.根据权利要求1所述的方法，其中步骤e)包括使用第一检测放大器来比较所述存储单元电流与所述预定基准电流，所述第一检测放大器产生指示存储单元电流何时已达到由基准电流所定义的阈值的信号，以及使用第二检测放大器来比较所述基准单元电流与所述预定基准电流，所述第二检测放大器产生指示基准单元电流何时已达到由基准电流所定义的阈值的信号；以及其中步骤f)包括检测第一和第二检测放大器的信号中的哪一个信号首先指示达到由基准电流所定义的阈值。
3.根据权利要求1所述的方法，其中根据已擦除基准单元和已编程基准单元的单元电流来产生比较电流。
4.根据权利要求3所述的方法，其中所述比较电流位于在已擦除基准单元和已编程基准单元的电流之差的30％和70％之间的范围内。
5.根据权利要求4所述的方法，其中所述预定基准电流位于在大约5μA和大约20μA之间的范围内。
6.根据权利要求5所述的方法，其中所述预定基准电流大约为10μA。
7.根据权利要求1所述的方法，其中改变施加到栅极上的电压包括单调地改变电压。
8.根据权利要求1所述的方法，其中改变施加到栅极上的电压包括线性地改变电压。
9.一种用于半导体存储单元的电路，该电路包括基准电流源，用于提供预定基准电流；第一检测放大器，用于比较存储单元电流与所述基准电流，所述第一检测放大器输出指示存储单元电流何时已达到由基准电流所定义的阈值的第一信号；第二检测放大器，用于将比较电流与所述基准电流相比较，所述第二检测放大器输出指示所述比较电流何时已达到由基准电流所定义的阈值的第二信号；以及检测器，该检测器接收第一信号和第二信号并且提供指示所述存储单元电流和所述比较电流中的哪一个首先达到基准电流的输出。
10.根据权利要求9所述的电路，其中所述比较电流包括至少一个基准单元的单元电流。
11.一种半导体非易失性存储器件，包括多个存储单元；至少一个基准单元，用于提供用于读取存储在存储单元中的信息的比较电流；基准电流源，用于提供预定基准电流；控制电压产生器，与所述存储单元中的至少一个存储单元的栅极以及所述至少一个基准单元的栅极耦合，该控制电压产生器产生要施加到所述存储单元以及所述至少一个基准单元的栅极上的变化电压；第一检测放大器，用于比较存储单元电流与所述基准电流，所述第一检测放大器输出指示存储单元电流何时已达到由基准电流所定义的阈值的信号；第二检测放大器，用于将所述比较电流与所述基准电流相比较，所述第二检测放大器输出指示所述比较电流何时已达到由基准电流所定义的阈值的信号；检测器装置，用于检测当改变所述栅极电压时所述存储单元电流和所述比较电流中的哪一个首先达到所述基准电流，达到基准电流的顺序指示存储单元状态。
12.根据权利要求11所述的存储器件，其中每个存储单元包括氮化物只读存储单元(NROM)。
13.根据权利要求11所述的存储器件，其中根据已擦除基准单元电流和已编程基准单元电流来产生比较电流。
14.根据权利要求13所述的存储器件，其中所述比较电流位于在已擦除基准电流和已编程基准电流之差的30％和70％之间的范围内。
15.根据权利要求14所述的存储器件，其中所述预定基准电流位于在大约5μA和大约20μA之间的范围内。
16.根据权利要求15所述的存储器件，其中所述预定基准电流大约为10μA。
17.根据权利要求13所述的存储器件，其中借助平均值产生电路根据已擦除基准单元电流和已编程基准单元电流来产生所述比较电流，使用公共位线同时读取所述两个电流，所述平均值产生电路包括具有位线电流的电流镜，所述位线电流作为具有比率的输入电流，该比率导致输出比较电流位于已擦除基准单元电流和已编程基准电流之间。
18.根据权利要求11所述的存储器件，其中每个存储单元包括电荷俘获区，所述电荷俘获区包括氧化物-氮化物-氧化物存储层序列。
全文摘要
本发明提供一种检测非易失性半导体存储单元的状态的方法。当改变单元的栅极电压时，将存储单元电流以及从至少一个基准单元产生的比较电流与预定基准电流进行比较。检测放大器检测所述电流中的哪一个首先达到预定基准电流。达到基准电流的顺序指示存储单元的状态。在本发明的一个优选实施方案中，比较电流作为已擦除基准单元电流和已编程基准单元电流的平均值而产生。
文档编号G11C16/06GK1892905SQ20061008871
公开日2007年1月10日 申请日期2006年6月2日 优先权日2005年6月3日
发明者M·雷代利, L·德阿姆布洛吉 申请人:秦蒙达股份公司, 秦蒙达闪存有限责任两合公司