数据存储装置及其操作方法与流程

文档序号:11233786
数据存储装置及其操作方法与流程

本申请要求于2016年3月2日提交的申请号为10-2016-0025147的韩国申请的优先权,其全文通过引用并入本文。

技术领域

各种实施例总体涉及一种包括作为存储媒介的非易失性存储器装置的数据存储装置。



背景技术:

最近,计算机环境范式已经转变为普适计算使得计算机系统可被随时随地使用。因此,诸如例如移动电话、数码相机和笔记本电脑的便携式电子装置的使用已迅速增加。通常,这些便携式电子装置使用数据存储装置,其中数据存储装置使用存储器装置。数据存储装置被用于存储待被用于便携式电子装置中的数据。

使用存储器装置的数据存储装置具有以下优点:由于没有机械驱动部件,稳定性和持久性优良、信息存取速度高且功耗小。具有这些优点的数据存储装置的示例包括通用串行总线(USB)存储器装置、具有多种接口的存储卡、通用闪速存储(UFS)装置和固态驱动器(SSD)。



技术实现要素:

各种实施例涉及具有提高的读取性能的数据存储装置。

在实施例中,数据存储装置可以包括:非易失性存储器装置,其包括第一平面和第二平面;以及控制器,其被配置为向非易失性存储器装置提供用于同时读取第一平面和第二平面的读取命令、用于访问第一平面的第一地址和用于访问第二平面的第二地址,其中根据读取命令、第一地址和第二地址,非易失性存储器装置从第一平面和第二平面的每个中读取应当从第一平面和第二平面中读取的所有页面类型。

在实施例中,数据存储装置可以包括:非易失性存储器装置,其包括存储器单元区域,其中存储器单元区域包括第一平面和第二平面,该第一平面包括由被联接至相同的字线的存储器单元配置的第一逻辑页面和第二逻辑页面,该第二平面包括由被联接至相同的字线的存储器单元配置的第一逻辑页面和第二逻辑页面;以及控制器,其被配置为向非易失性存储器装置提供读取命令、用于访问第一平面的第一逻辑页面的第一地址和用于访问第二平面的第二逻辑页面的第二地址,其中非易失性存储器装置同时读取第一平面的第一逻辑页面和第二逻辑页面与第二平面的第一逻辑页面和第二逻辑页面。

在实施例中,用于操作包括有包括第一平面和第二平面的非易失性存储器装置的数据存储装置的方法可以包括:由控制器向非易失性存储器装置提供用于同时读取第一平面和第二平面的读取命令、用于访问第一平面的第一地址和用于访问第二平面的第二地址;以及根据读取命令、第一地址和第二地址,由非易失性存储器装置从第一平面和第二平面的每个中读取应当从第一平面和第二平面中读取的所有页面类型。

根据实施例,数据存储装置的读取性能可以被提高。

附图说明

图1是示出根据本发明的实施例的数据存储装置的框图。

图2是示出根据本发明的实施例的存储器单元的阈值电压分布的示例的简图。

图3是示出根据本发明的实施例的页面地址和页面类型的简图。

图4是示出根据本发明的实施例的待被以多平面、多页面(MPMP)方案读取的示例的表。

图5是示出根据本发明的实施例的存储器单元的阈值电压分布的另一示例的简图。

图6是示出根据本发明的另一实施例的页面地址和页面类型的简图。

图7是示出根据本发明的另一实施例的待被以MPMP方案读取的页面的示例的表。

图8是示出控制非易失性存储器装置的MPMP读取操作的控制器的控制流程的简图。

图9是示出根据本发明的实施例的在控制器的控制下执行MPMP读取操作的非易失性存储器装置的状态的简图。

图10是示出根据本发明的实施例的包括数据存储装置的数据处理系统的框图。

图11是示出根据本发明的实施例的包括固态驱动器(SSD)的数据处理系统的框图。

图12是示出图11中所示的SSD控制器的示例配置的框图。

图13是示出根据本发明的实施例的包括数据存储装置的计算机系统的框图。

图14示出根据本发明的实施例的包括在数据存储装置中的非易失性存储器装置的框图。

具体实施方式

在本发明中,在读过以下结合附图的示例性实施例之后,用于实现它们的优点、特征及方法将会变得更显而易见。然而,本发明可以不同的形式被实施并且不应被解释为限于本文所提出的实施例。而是,这些实施例被提供以用于充分详细地描述本发明以使得本发明所属领域内的技术人员能够实施本发明。

在此应当理解的是本发明的实施例不限于附图中所示出的细节并且附图不必须按比例绘制并且在一些实例中,为了更清楚地描述本发明的某些特征,比例可能已经被放大。尽管特定的术语被用于本文,但应当理解的是本文所使用的术语只是为了描述特定的实施例的目的而并不是为了限制本发明的范围。

如本文所使用的,术语“和/或”包括一个或多个相关所列项目的任何和所有的组合。将被理解的是,当元件被称作“在另一个元件上”、“连接至”或“联接至”另一个元件时,其可以直接在其它元件上、连接或联接至其它元件或者中间元件可以存在。如本文所使用的,除非上下文另外清楚地表明,否则单数形式也旨在包括复数形式。

将被理解的是,尽管术语“第一”、“第二”、“第三”等可以在本文中使用以描述多个元件,但这些元件不被这些术语限制。这些术语被用于区别一个元件与另一个元件。因此,在不脱离本发明的精神和范围的情况下,下文所描述的第一元件也可以被称为第二或第三元件。

附图不必须按比例绘制,并且在一些实例中,为了清楚地说明实施例的特征,比例可能已经被放大。

本文所使用的术语只是为了描述特定实施例的目的而并不是为了限制本发明。正如本文所使用的,除非上下文另外清楚地表明,否则单数形式也旨在包括复数形式。将进一步理解的是,在本说明中使用的术语“包含”、“包含有”、“包括”和“包括有”说明所述元件的存在但不排除一个或多个其它元件的存在或添加。

除非另有定义,否则包括本文所使用的技术和科学术语的全部术语具有与本发明所属领域内的普通技术人员通常所理解的意义相同的意义。将被进一步理解的是,术语,诸如,例如通常使用的字典中定义的术语,应当被解释为具有与它们在相关领域的语境内的意义相一致的意义,而不会以理想化或过于正式的意义来解释,除非本文中明确地如此定义。

在下文的描述中,为了提供本发明的全面理解,大量特定的细节被陈述。本发明可以在不具有一些或所有这些特定细节的情况下被实施。在其它实例中,为了不会不必要地模糊本发明,众所周知的进程结构和/或进程没有被详细描述。

也应注意,在一些实例中,正如对于在相关领域内的技术人员而言将会是显而易见的,除非另外明确地指出,否则所描述的与一个实施例有关的特征或元件可以被单独地使用或者与另一个实施例的其它特征或元件相结合使用。

在下文中,包括数据存储装置的本发明的各种实施例将会参照附图被详细描述。

现在参照图1,根据本发明的实施例的数据存储装置100被提供。

根据图1的实施例,数据存储装置100可以包括控制器200和非易失性存储器装置300。

数据存储装置100可以存储待被诸如例如移动电话、MP3播放器、笔记本电脑、台式电脑、游戏机、TV、车载信息娱乐系统等的主机装置(未示出)访问的数据。数据存储装置100也可以被称作存储器系统。

根据与主机装置电联接的接口的协议,数据存储装置100可以被制成各种存储装置中的任意一种。例如,数据存储装置100可以被配置为诸如以下的各种存储装置的任意一种:例如,固态驱动器,MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡,SD、迷你-SD和微型-SD形式的安全数字卡,通用串行总线(USB)存储装置,通用闪速存储(UFS)装置,个人计算机存储卡国际协会(PCMCIA)卡类型存储装置,外设组件互连(PCI)卡类型存储装置,高速PCI(PCI-E)卡类型存储装置,标准闪存(CF)卡,智能媒体卡,记忆棒等。

数据存储装置100可以被制成诸如例如堆叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶圆级制造封装(WFP)和晶圆级堆叠封装(WSP)的各种封装中的任意一种。

控制器200可以驱动编码类型的指令或算法,(例如软件),并可以分析并处理从主机装置输入的请求。控制器200可以控制非易失性存储器装置300以处理来自主机装置的请求。控制器200可以产生用于控制非易失性存储器装置300的操作的控制信号,例如,命令、地址、控制时钟信号等,并将产生的控制信号提供给非易失性存储器装置300。

非易失性存储器装置300可以作为数据存储装置100的存储媒介操作。非易失性存储器装置300可以由诸如例如NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容的铁电随机存取存储器(FRAM)、使用隧穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫系合金的相变随机存取存储器(PCRAM)以及使用过渡金属氧化物的电阻随机存取存储器(RERAM)的各种类型的非易失性存储器装置中的任意一种配置。铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)以及电阻随机存取存储器(RERAM)是一种能够对存储器单元随机访问的非易失性随机存取存储器装置。非易失性存储器装置300可以由NAND闪速存储器装置与上述各种类型的非易失性随机存取存储器装置的结合配置。在下文的描述中,由NAND闪速存储器装置配置的非易失性存储器装置300将会被例示。

非易失性存储器装置300可以包括存储器单元区域310和页面缓冲区340。存储器单元区域310可以包括多个平面(plane)。多个平面的每一个可以包括多个存储块。页面缓冲区340可以包括多个页面缓冲区340,其中每一个对应于多个平面。

作为示例,存储器单元区域310可以配置每一个包括两(2)个存储块B1和B2的两(2)个平面PL1和PL2。存储块B1和B2的每一个被例示为包括被布置在2个字线WL1和WL2与2个位线BL1和BL2彼此相交的区域处的4个存储器单元。在存储器单元区域310中的平面的数量、在每一个平面中的存储块的数量和在每一个存储块中的存储器单元的数量可以根据设计被改变。

从操作的或物理的(或结构的)角度来看,包括在存储器单元区域310中的存储器单元可以被配置成分层存储器单元组或存储器单元单元(memory cell unit)。例如,被联接至相同字线WL并且待被同时读取和编程的存储器单元可以被配置成页面PG。在下文的描述中,被配置成页面PG的存储器单元将会被称作“页面”。而且,待被同时擦除的存储器单元可以被配置成存储块B。待被不同的页面缓冲区PB1和PB2控制的存储器单元可以被配置成不同的平面PL。

两个平面存储器单元架构,允许包括在不同的平面PL1和PL2中的存储器单元被并行或单独读取或编程,这是因为其被各自对应的页面缓冲区PB1和PB2控制。特别地,PB1控制PL1并且PB2控制PL2。因此,包括在不同平面PL1和PL2中的存储器单元可以被并行或单独读取或编程而不考虑它们的存储块和页面地址。例如,尽管存储块地址和页面地址彼此不同,但第一平面PL1的第一存储块B1的第一页面PG1和第二平面PL2的第二存储块B2的第二页面PG2可以被并行或单独读取或编程。

通过利用非易失性存储器装置300的存储器单元区域310的这种特性,控制器200可以控制用于非易失性存储器装置300的MPMP读取操作。如果非易失性存储器装置300被控制以执行MPMP读取操作,存储在包括在不同的平面中的页面中的数据可以被读出而不考虑它们在各自的平面的每一个中的存储块和页面地址,并且视需要可以被随机输出。MPMP读取操作将参照下图被详细描述。

分别对应于平面PL1和PL2的页面缓冲区PB1和PB2可以根据操作模式作为写入驱动器或读出放大器来操作。例如,在编程操作中,页面缓冲区PB1和PB2可以作为写入驱动器来操作,用于将由控制器200提供的数据存储在对应的平面PL1和PL2的页面中。又如,在读取操作中,页面缓冲区PB1和PB2可以作为读出放大器来操作,其从对应的平面PL1和PL2的页面中读出数据。尽管将参照图9进行描述,但页面缓冲区PB1和PB2的每一个可以包括对应于页面类型的锁存器。

图2是示出根据本发明的实施例的存储器单元的阈值电压分布的示例的简图。包括在图1的存储器单元区域310中的存储器单元的每一个可以由能够存储2位或更多位数据的多层单元(MLC)配置。在包括在图1的存储器单元区域310中的存储器单元由每一个能够存储2位数据的2-位多层单元(2位-MLC)配置的情况下,存储器单元可以被擦除并被编程以具有图2中所示的阈值电压分布。

即,存储器单元可以被擦除以具有擦除状态E的阈值电压。而且,根据最低有效位(LSB)数据(或较低位数据)和最高有效位(MSB)数据(或较高位数据),存储器单元可以被编程以具有多个编程状态P1、P2和P3中的任意一个的阈值电压。

图3是示出根据本发明的实施例的页面地址和页面类型的简图。图3示例性地示出在包括在图1的存储器单元区域310中的存储器单元被如上参照图2所述的2-位多层单元(2位-MLC)配置的情况下,页面的配置(即页面地址和页面类型)。

根据存储在其中的数据的类型,每一个存储器单元可以配置不同类型的页面。因为物理上,一个存储器单元可以配置实质上不同类型的页面,所以页面可以被称作逻辑页面。换言之,在存储在存储器单元中的数据为LSB数据的情况下,存储器单元可以配置LSB页面LPG(下文中称作LSB页面)或第一逻辑页面。而且,在存储在存储器单元中的数据为MSB数据的情况下,存储器单元可以配置MSB类型页面MPG(下文中称作MSB页面)或第二逻辑页面。

根据此配置方案,联接至第一字线WL1和各自的位线BL1和BL2的存储器单元可以被配置为LSB页面LPG和MSB页面MPG。而且,联接至第二字线WL2和各自的位线BL1和BL2的存储器单元可以被配置为LSB页面LPG和MSB页面MPG。

第一字线WL1的LSB页面LPG和MSB页面MPG和第二字线WL2的LSB页面LPG和MSB页面MPG可以分配有不同的页面数#PG(即页面地址)。例如,第一字线WL1的LSB页面LPG可以分配有作为第一页面的页面地址PG1,第一字线WL1的MSB页面MPG可以分配有作为第二页面的页面地址PG2,第二字线WL2的LSB页面LPG可以分配有作为第三页面的页面地址PG3,并且第二字线WL2的MSB页面MPG可以分配有作为第四页面的页面地址PG4。

控制器200可以通过提供页面地址访问第一或第二字线的任一个的LSB页面LPG或MSB页面MPG的任意一个。例如,通过提供页面地址PG1,控制器可以访问第一字线WL1的LSB页面LPG。而且作为示例,通过提供页面地址PG2,控制器可以访问第一字线的MSB页面MPG。

图4是示出根据本发明的实施例待被以MPMP方案读取的页面的示例的表。图4示例性示出在包括在图1的存储器单元区域310中的存储器单元被如上参照图2所述的2-位多层单元(2位-MLC)配置的情况下,待被以MPMP方案读取的页面。

根据MPMP方案,不同类型的页面可以被同时从多个平面的每一个中读取。即,待被从任意一个平面读取的逻辑页面可以不仅包括应当从相应的平面读取的逻辑页面而且包括应当从其它平面读取的逻辑页面。

根据图4的实施例,例如,当LSB页面LPG应当被从第一平面PL1中读取并且MSB页面MPG应当被从第二平面PL2读取时,如果读取操作根据MPMP方案被执行,则LSB页面LPG和MSB页面MPG可以被同时从第一平面PL1与第二平面PL2两者中读取。又如,当MSB页面MPG应当从第一平面PL1中读取并且LSB页面LPG应当从第二平面PL2中读取时,如果读取操作根据MPMP方案被执行,则LSB页面LPG和MSB页面MPG可以被从第一平面PL1与第二平面PL2两者中读取。

因此,根据MPMP方案,相同类型的页面可以被同时从多个平面中的每一个中读取。即,待被从任意一个平面中读取的逻辑页面可以仅包括应当被从相应的平面读取的逻辑页面。

根据图4的实施例,例如,当LSB页面LPG应当从第一平面PL1被读取并且LSB页面LPG应当从第二平面PL2被读取时,如果读取操作根据MPMP方案被执行,则只有LSB页面LPG可以从第一平面PL1被读取并且也只有LSB页面LPG可以从第二平面PL2被读取。又如,当MSB页面MPG应当从第一平面PL1被读取并且MSB页面MPG应当从第二平面PL2被读取时,如果读取操作以MPMP方案被执行,则只有MSB页面MPG可以从第一平面PL1被读取并且也只有MSB页面MPG可以从第二平面PL2被读取。

依然参照图4,当LSB页面LPG应当从第一平面PL1被读取并且MSB页面MPG应当从第二平面PL2被读取时,如果读取操作根据MPMP方案被执行,那么LSB页面LPG和MSB页面MPG两者都可以从第一平面PL1和第二平面PL2两者中被读取。另外,当MSB页面MPG应当从第一平面PL1被读取并且LSB页面LPG应当从第二平面PL2被读取时,如果读取操作根据MPMP方案被执行,那么LSB页面LPG和MSB页面MPG两者都可以从第一平面PL1和第二平面PL2两者中被读取。

因此,当MPMP读取操作被执行时,应当从每一个页面中被读取的所有的页面类型以相同的方式从各自的平面中被读取。换言之,当MPMP读取操作被执行时,包括在不同平面中且存储在不同类型的页面中的数据通过一次读取操作被同时读出。

图5是示出根据本发明的实施例的存储器单元的阈值电压分布的另一个示例的简图。在包括在图1的存储器单元区域310中的存储器单元被每一个能够存储3-位数据的3-位多层单元(3位-MLC)配置的情况下,存储器单元可以被擦除并被编程以具有图5中所示的阈值电压分布。

即,存储器单元可以被擦除以具有擦除状态E的阈值电压。而且,根据最低有效位(LSB)数据(或较低位数据)、中间有效位(CSB)数据(或中间位数据)和最高有效位(MSB)数据(或较高位数据),存储器单元可以被编程以具有多个编程状态P1、P2、P3、P4、P5、P6和P7中的任意一个的阈值电压。

图6是示出根据本发明的另一个实施例的页面地址和页面类型的简图。图6示例性示出在包括在图1的存储器单元区域310中的存储器单元被如上参照图5所述的3-位多层单元(3位-MLC)配置的情况下,页面的配置(即页面地址和页面类型)。

每一个存储器单元可以根据存储在其中的数据的类型配置不同类型的页面。因为物理上,一个存储器单元可以配置实质上不同类型的页面,所以页面可以被称作逻辑页面。换言之,在存储在存储器单元中的数据为LSB数据的情况下,存储器单元可以配置LSB类型页面LPG(下文中称作LSB页面)或第一逻辑页面。在存储在存储器单元中的数据为CSB数据的情况下,存储器单元可以配置CSB类型页面CPG(下文中称作CSB页面)或第二逻辑页面。而且,在存储在存储器单元中的数据为MSB数据的情况下,存储器单元可以配置MSB类型页面MPG(下文中称作MSB页面)或第三逻辑页面。

根据这样的配置方案,联接至第一字线WL1和各自的位线BL1和BL2的存储器单元可以被配置为LSB页面LPG、CSB页面CPG和MSB页面MPG。而且,联接至第二字线WL2和各自的位线BL1和BL2的存储器单元可以被配置为LSB页面LPG、CSB页面CPG和MSB页面MPG。

第一字线WL1的LSB页面LPG、CSB页面CPG和MSB页面MPG和第二字线WL2的LSB页面LPG、CSB页面CPG和MSB页面MPG可以分配有不同的页面数#PG(即页面地址)。例如,第一字线WL1的LSB页面LPG可以分配有作为第一页面的页面地址PG1,第一字线WL1的CSB页面CPG可以分配有作为第二页面的页面地址PG2,第一字线WL1的MSB页面MPG可以分配有作为第三页面的页面地址PG3,第二字线WL2的LSB页面LPG可以分配有作为第四页面的页面地址PG4,第二字线WL2的CSB页面CPG可以分配有作为第五页面的页面地址PG5,并且第二字线WL2的MSB页面MPG可以分配有作为第六页面的页面地址PG6。

通过提供页面地址PG1至PG6,控制器200可以分别访问第一字线WL1的LSB页面LPG、CSB页面CPG和MSB页面MPG以及第二字线WL2的LSB页面LPG、CSB页面CPG和MSB页面MPG。例如,控制器200可以提供页面地址PG1以访问第一字线的LSB页面LPG。

图7是示出根据本发明的另一个实施例待被以MPMP方案读取的页面的示例的表。图7示例性示出在包括在图1的存储器单元区域310中的存储器单元被如上参照图5所述的3-位多层单元(3位-MLC)配置的情况下,待被以MPMP方案读取的页面。

如果不同类型的页面以MPMP方案从各自的平面中被读取,则不同类型的页面可以从平面的每一个中被同时读取。即,待被从任意一个平面中读取的逻辑页面可以不仅包括应当从相应的平面中被读取的逻辑页面,而且包括应当从其它平面中读取的逻辑页面。

根据图7的实施例,例如,当LSB页面LPG应当被从第一平面PL1中读取并且CSB页面CPG应当被从第二平面PL2中读取时,如果读取操作以MPMP方案被执行,则LSB页面LPG和CSB页面CPG可以从第一平面PL1中被读取,而且LSB页面LPG和CSB页面CPG也可以从第二平面PL2中被读取。又如,当CSB页面CPG应当被从第一平面PL1中读取并且MSB页面MPG应当被从第二平面PL2中读取时,如果读取操作以MPMP方案被执行,则CSB页面CPG和MSB页面MPG可以从第一平面PL1中被读取,而且CSB页面CPG和MSB页面MPG也可以从第二平面PL2中被读取。再如,当MSB页面MPG应当被从第一平面PL1中读取并且LSB页面LPG应当被从第二平面PL2中读取时,如果读取操作以MPMP方案被执行,则LSB页面LPG和MSB页面MPG可以从第一平面PL1中被读取,并且LSB页面LPG和MSB页面MPG可以从第二平面PL2中被读取。

如果相同类型的页面以MPMP方案从各自的平面中被读取,则相同类型的页面可以从各自的平面中被读取。即,待被从任意一个平面中读取的逻辑页面可以仅包括应当被从相应的平面读取的逻辑页面。

根据图7的实施例,例如,当LSB页面LPG应当从第一平面PL1被读取并且LSB页面LPG应当从第二平面PL2被读取时,如果读取操作以MPMP方案被执行,则只有LSB页面LPG可以从第一平面PL1被读取并且也只有LSB页面LPG可以从第二平面PL2被读取。又如,当CSB页面CPG应当从第一平面PL1被读取并且CSB页面CPG应当从第二平面PL2被读取时,如果读取操作以MPMP方案被执行,则只有CSB页面CPG可以从第一平面PL1被读取并且也只有CSB页面CPG可以从第二平面PL2被读取。再如,当MSB页面MPG应当从第一平面PL1被读取并且MSB页面MPG应当从第二平面PL2被读取时,如果读取操作以MPMP方案被执行,则只有MSB页面MPG可以从第一平面PL1被读取并且也只有MSB页面MPG可以从第二平面PL2被读取。

如果多平面、多页面(MPMP)读取操作被执行,则应当从平面的每一个中被读取的所有页面类型可以相同的方式从各自的平面中被读取。换言之,如果MPMP读取操作被执行,则包括在不同平面中并且存储在不同类型的页面中的数据可以通过一次读取操作被同时读出。

图8是示出控制器控制MPMP读取操作在非易失性存储器装置中执行的控制流程的简图。图9是示出根据控制器的控制执行MPMP读取操作的非易失性存储器装置的状态的简图。图8和图9示例性示出在包括在图1的存储器单元区域310中的存储器单元被如上参照图2所述的2-位多层单元(2位-MLC)配置的情况下,根据控制器200的控制待被执行的非易失性存储器装置300的MPMP读取操作。

MPMP读取操作可以被分成启动(set-up)阶段pSU、数据读出阶段pDS和数据输出阶段pDO1和pDO2。

启动阶段pSU可以被定义为控制器200控制非易失性存储器装置300以使MPMP读取操作被执行的阶段。在启动阶段pSU期间,控制器200作为向非易失性存储器装置300提供控制信号(例如,命令和地址)的主体来操作。非易失性存储器装置300可以作为接收控制信号的客体来操作。

控制器200可以向待对其执行MPMP读取操作的非易失性存储器装置300提供MPMP读取命令RD_MPMP和地址ADD1与ADD2。

第一地址ADD1可以是用于访问包括在第一平面PL1中的页面的地址。例如,如图8和图9中所示,用于访问第一平面PL1的第一存储块BLK1的第一页面PG1的第一地址ADD1被控制器200提供给非易失性存储器装置300。第二地址ADD2可以是用于访问包括在第二平面PL2中的页面的地址。例如,如图8和图9中所示,用于访问第二平面PL2的第二存储块BLK2的第四页面PG4的第二地址ADD2被控制器200提供给非易失性存储器装置300。

数据读出阶段pDS是,根据在启动阶段pSU期间提供的控制信号,即,MPMP读取命令RD_MPMP和地址ADD1与ADD2,非易失性存储器装置300在内部执行读取操作的阶段。在数据读出阶段pDS期间,非易失性存储器装置300的各自的页面缓冲区PB1和PB2可以读出存储在对应于地址ADD1和ADD2的页面中的数据,并且可以将读出的数据存储在对应于读出的页面的类型的锁存器LCL和LCM中。

例如,对应于第一平面PL1的第一页面缓冲区PB1可以读出被存储在第一存储块BLK1的第一页面PG1中的数据,并且可以将读出的数据存储在对应于第一页面PG1即LSB页面的类型的LSB锁存器LCL中。对应于第二平面PL2的第二页面缓冲区PB2可以读出被存储在第二存储块BLK2的第四页面PG4中的数据,并且可以将读出的数据存储到对应于第四页面PG4即MSB页面的类型的MSB锁存器LCM中。

如上文提到的,如果不同类型的页面以MPMP方案从各自的平面中被读取,那么不同类型的页面可以从每一个平面中被同时读取。因此,例如,在第一平面PL1中,不仅应当根据第一地址ADD1从第一平面PL1被读取的LSB类型的第一页面PG1,而且应当根据第二地址ADD2从第二平面PL2中被读取的第四页面PG4的类型即MSB类型的第二页面PG2被同时读取。因此,第一页面缓冲区PB1可以读出存储在第一存储块BLK1的第二页面PG2中的数据,并且可以将读出的数据存储在对应于第二页面PG2即MSB页面的类型的MSB锁存器LCM中。相似地,在第二平面PL2中,不仅应当根据第二地址ADD2从第二平面PL2中被读取的MSB类型的第四页面PG4,而且应当根据第一地址ADD1从第一平面PL1中被读取的第一页面PG1的类型即LSB类型的第三页面PG3被同时读取。因此,第二页面缓冲区PB2可以读出存储在第二存储块BLK2的第三页面PG3中的数据,并且可以将读出的数据存储在对应于第三页面PG3即LSB页面的类型的LSB锁存器LCL中。

在数据读出阶段pDS完成之后,数据输出阶段pDO1和pDO2被执行。数据输出阶段pDO1和pDO2是存储在页面缓冲区的锁存器中的数据被输出至控制器200的阶段。在数据输出阶段pDO1和pDO2期间,控制器200可以向待被输出的数据被存储于其中的非易失性存储器装置300提供控制信号(例如,数据输出命令DO和地址ADD1和ADD2)。

第一数据输出阶段pDO1被定义为从第一平面PL1中读出的数据被输出的阶段。在第一数据输出阶段pDO1期间,根据控制器200提供的数据输出命令DO和第一地址ADD1,存储在第一页面缓存区PB1的LSB锁存器LCL中的第一页面PG1的数据D1和D2可以从非易失性存储器装置300输出至控制器200。

第二数据输出阶段pDO2被定义为从第二平面PL2中读出的数据被输出的阶段。在第二数据输出阶段pDO2期间,根据控制器200提供的数据输出命令DO和第二地址ADD2,存储在第二页面缓存区PB2的MSB锁存器LCM中的第四页面PG4的数据D3和D4可以从非易失性存储器装置300输出至控制器200。

根据本公开的实施例,只通过一次数据读出操作,应当从各自的平面PL1和PL2被读取的所有类型的页面(LSB页面和MSB页面)可以从平面PL1和PL2中被同时读取。因此,解决由于以下事实所引起的问题是可能的:因为应当从各自的平面PL1和PL2读取的页面的类型彼此不同,数据读取操作应当被执行多次。

图10是示出根据本发明的实施例的包括数据存储装置1200的数据处理系统1000的框图。

根据图10的实施例,数据处理系统1000可以包括主机装置1100和数据存储装置1200。

数据存储装置1200可以包括控制器1210和非易失性存储器装置1220。数据存储装置1200可以被联接至诸如例如移动电话、MP3播放器、笔记本电脑、台式电脑、游戏机、TV、车载信息娱乐系统等主机装置1100。数据存储装置1200也可以被称作存储器系统。

控制器1210可以包括主机接口单元1211、控制单元1212、存储器接口单元1213、随机存取存储器1214和错误校正码(ECC)单元1215。

控制单元1212可以响应于来自主机装置1100的请求控制控制器1210的一般操作。控制单元1212可以驱动用于控制非易失性存储器装置1220的固件或软件。

控制单元1212可以控制非易失性存储器装置1220的MPMP读取操作。如果非易失性存储器装置1220被控制以执行MPMP读取操作,则存储在包括在不同平面中的页面中的数据可以被读出而不管其各自平面的存储块地址和页面地址,并且可以视需要被随机输出。

随机存取存储器1214可以被用作控制单元1212的工作存储器。随机存取存储器1214可以被用作临时存储从非易失性存储器装置1220中读取出的数据或主机装置1100提供的数据的缓冲存储器。

主机接口单元1211可以连接主机装置1100与控制器1210。例如,主机接口单元1211可以通过诸如例如通用串行总线(USB)协议、通用闪速存储(UFS)协议、多媒体卡(MMC)协议、外设组件互连(PCI)协议、高速PCI(PCI-E)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议和串列SCSI(SAS)协议的多种接口协议中的一种与主机装置1100通信。

存储器接口单元1213可连接控制器1210与非易失性存储器装置1220。存储器接口单元1213可以向非易失性存储器装置1220提供命令和地址。而且,存储器接口单元1213可以与非易失性存储器装置1220交换数据。

错误校正码(ECC)单元1215可以ECC-编码待被存储在非易失性存储器装置1220中的数据。而且,错误校正码(ECC)单元1215可以ECC-解码从非易失性存储器装置1220中读取出的数据。

非易失性存储器装置1220可以被用作数据存储装置1200的存储媒介。非易失性存储器装置1220可以包括多个非易失性存储器芯片(或管芯)NVM_1至NVM_k。

控制器1210和非易失性存储器装置1220可以被制成各种数据存储装置中的任意一种。例如,控制器1210和非易失性存储器装置1220可以被集成到一个半导体装置中并且可以被制成MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡,SD、迷你-SD和微型-SD形式的安全数字卡,通用串行总线(USB)存储装置,通用闪速存储(UFS)装置,个人计算机存储卡国际协会(PCMCIA)卡,标准闪存(CF)卡,智能媒体卡,记忆棒等中的任意一种。

图11是示出根据本发明的实施例的包括固态驱动器(SSD)2200的数据处理系统2000的框图。

根据图11的实施例,数据处理系统2000包括主机装置2100和固态驱动器(SSD)2200。

SSD 2200可以包括SSD控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250和电源连接器2260。

SSD控制器2210可以响应于来自主机装置2100的请求访问非易失性存储器装置2231至223n。

缓冲存储器装置2220可以临时存储待被存储在非易失性存储器装置2231至223n中的数据。而且,缓冲存储器装置2220可以临时存储从非易失性存储器装置2231至223n中读取出的数据。在SSD控制器2210的控制下,被临时存储在缓冲存储器装置2220中的数据可以被传输至主机装置2100或者非易失性存储器装置2231至223n。

非易失性存储器装置2231至223n可以被用作SSD 2200的存储媒介。非易失性存储器装置2231至223n可以分别通过多个通道CH1至CHn与SSD控制器2210联接。一个或多个非易失性存储器装置可以被联接至每一个通道。被联接至每一个通道的非易失性存储器装置可以被联接至相同的信号总线和数据总线。

电源2240可以将通过电源连接器2260输入的电力PWR提供至SSD 2200的内部。电源2240可以包括辅助电源2241。辅助电源2241可以供应电力以使得SSD 2200在出现突然断电时被正常终止。辅助电源2241可以包括具有能够充电电力PWR的大电容的电容器。

SSD控制器2210可以通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可以包括命令、地址、数据等等。信号连接器2250可以根据主机装置2100和SSD 2200之间的接口方案由诸如例如并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外设组件互连(PCI)、高速PCI(PCI-E)和通用闪速存储(UFS)协议中的一个的连接器配置。

图12是示出根据本发明的实施例的图11中所示的固态驱动器(SSD)控制器2210的示例配置的框图。

根据图12的实施例,SSD控制器2210可以包括存储器接口单元2211、主机接口单元2212、错误校正码(ECC)单元2213、控制单元2214和随机存取存储器(RAM)2215。

存储器接口单元2211可以向非易失性存储器装置2231至223n提供诸如例如命令和地址的控制信号。而且,存储器接口单元2211可以与非易失性存储器装置2231至223n交换数据。在控制单元2214的控制下,存储器接口单元2211可以将从缓冲存储器装置2220中传输的数据引导至各自的通道CH1至CHn。而且,在控制单元2214的控制下,存储器接口单元2211可以将从非易失性存储器装置2231至223n读取出的数据传输至缓冲存储器装置2220。

主机接口单元2212可以提供与和某协议兼容的主机装置2100的接口。例如,主机接口单元2212可以通过并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外设组件互连(PCI)、高速PCI(PCI-E)和通用闪速存储(UFS)协议中的一个与主机装置2100通信。此外,主机接口单元2212可以执行支持主机装置2100的磁盘仿真功能以将SSD 2200识别为硬盘驱动器(HDD)。

控制单元2214可以分析并处理从主机装置2100接收的信号SGL。控制单元2214可以根据用于驱动SSD 2200的固件或软件控制缓冲存储器装置2220和非易失性存储器装置2231至223n的操作。随机存储存储器2215可用作用于驱动固件或软件的工作存储器。

控制单元2214可以控制非易失性存储器装置2231至223n的多平面、多页面(MPMP)读取操作。如果非易失性存储器装置2231至223n被控制以执行多平面、多页面(MPMP)读取操作,则存储在包括在不同的平面中的页面中的数据可以被读出而不管各自的平面的存储块地址和页面地址,并且视需要可以被随机输出。

在被存储在缓冲存储器装置2220中的数据中,错误校正码(ECC)单元2213可以产生待被传输至非易失性存储器装置2231至223n的校验数据。产生的校验数据可以和数据一起被存储在非易失性存储器装置2231至223n中。错误校正码(ECC)单元2213可以检测从非易失性存储器装置2231至223n中读取出的数据中的一个或多个错误。当检测的错误在可校正的范围内时,错误校正码(ECC)单元2213可以校正所检测的错误。

图13是示出根据安装的实施例的包括数据存储装置3300的计算机系统3000的框图。

根据图13的实施例,计算机系统3000可以包括被电联接至系统总线3700的网络适配器3100、中央处理单元(CPU)3200、数据存储装置3300、随机存取存储器(RAM)3400、只读存储器(ROM)3500和用户接口3600。数据存储装置3300可以是或包括图1中所示的数据存储装置100、图10中所示的数据存储装置1200和图11中所示的SSD2200。

网络适配器3100可以提供计算机系统3000和外部网络之间的连接。中央处理单元3200可以执行用于驱动存在于RAM 3400上的操作系统或应用程序的一般计算处理。

数据存储装置3300可以存储计算机系统3000中所需的一般数据。例如,用于驱动计算机系统3000的操作系统、应用程序、各种程序模块、程序数据和用户数据可以被存储在数据存储装置3300中。

RAM 3400可以被用作计算机系统3000的工作存储器。一经启动,被从数据存储装置3300中读取出的操作系统、应用程序、各种程序模块和驱动程序所需的程序数据可以被加载在RAM 3400上。在操作系统驱动前被激活的基本输入/输出系统(BIOS)可以被存储在ROM 3500中。在计算机系统3000和用户之间的信息交换可以通过用户接口3600实施。

图14是示出根据本发明的实施例的包括在数据存储装置中的非易失性存储器装置300的框图。

根据图14的实施例,非易失性存储器装置300可以包括存储器单元阵列310、行解码器320、列解码器330、数据读取/写入块340、电压发生器350和控制逻辑360。

存储器单元阵列310可以包括被布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。尽管未示出,但存储器单元阵列310可以由多个平面以与图1中所示的存储器单元区域310相同的方式配置。

行解码器320可以通过字线WL1至WLm与存储器单元阵列310联接。行解码器320可以根据控制逻辑360的控制操作。行解码器320可以解码由外部装置(未示出)提供的地址。行解码器320可以基于解码的结果选择并驱动字线WL1至WLm。例如,行解码器320可以将由电压发生器350提供的字线电压提供给字线WL1至WLm。

数据读取/写入块340可以通过位线BL1至BLn与存储器单元阵列310联接。数据读取/写入块340可以包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块340可以根据控制逻辑360的控制来操作。数据读取/写入块340可以根据操作模式作为写入驱动器或读出放大器来操作。例如,数据读取/写入块340可以作为写入驱动器来操作,用于在写入操作中将由外部装置提供的数据存储在存储器单元阵列310中。又如,数据读取/写入块340可以作为读出放大器来操作,用于在读取操作中从存储器单元阵列310中读取出数据。

列解码器330可以根据控制逻辑360的控制来操作。列解码器330可以解码由外部装置提供的地址。基于解码的结果,列解码器330可以将分别对应于位线BL1至BLn的数据读取/写入块340的读取/写入电路RW1至RWn与数据输入/输出线(或数据输入/输出缓冲区)联接。

电压发生器350可以产生待被用在非易失性存储器装置300的内部操作中的电压。由电压发生器350产生的电压可以被施加于存储器单元阵列310的存储器单元。例如,在编程操作中产生的编程电压可以被施加于待对其执行编程操作的存储器单元的字线。又如,在擦除操作中产生的擦除电压可以被施加于待对其执行擦除操作的存储器单元的阱区。又例如,在读取操作中产生的读取电压可以被施加于待对其执行读取操作的存储器单元的字线。

基于由外部装置提供的控制信号,控制逻辑360可以控制非易失性存储器装置300的一般操作。例如,控制逻辑360可以控制非易失性存储器装置300的操作,诸如,例如,非易失性存储器装置300的读取、写入和擦除操作。而且,当多平面、多页面(MPMP)读取操作被外部装置请求时,控制逻辑360可以控制如图9中所示的待被执行的内部操作。

虽然上文已经描述了多个实施例,但在相关领域内的技术人员将会理解的是,所述实施例仅是本发明的示例。因此,本发明不应当被限定于所述实施例。

在不脱离如权利要求所限定的本发明的精神和范围的情况下,可以做出多种改变和变型,这对相关领域内的技术人员而言将是显而易见的。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1