数据存储装置及其操作方法与流程

文档序号:11198900
数据存储装置及其操作方法与流程

本申请要求于2016年3月21日向韩国知识产权局提交的申请号为10-2016-0033347的韩国申请的优先权,其全文内容通过引用并入本文。

技术领域

本发明的各个实施例总体涉及一种包括作为存储媒介的非易失性存储器装置的数据存储装置。



背景技术:

最近,计算机环境范例已转变为可以随时随地使用的普适计算系统。由于此,便携式电子装置诸如移动电话、数码相机和笔记本电脑的使用已经快速增长。通常,这些便携式电子装置使用数据存储装置来存储待在便携式电子装置中使用的数据,其中数据存储装置使用半导体存储器装置(存储器装置)。

使用存储器装置的数据存储装置提供下列优势:因为不具有机械驱动部件,所以稳定性和耐用性优良,信息存取速度较高以及功耗较小。具有这些优点的数据存储装置包括,例如,通用串行总线(USB)存储器装置、具有各种接口的存储卡、通用闪速存储(UFS)装置和固态驱动器(SSD)。



技术实现要素:

各个实施例涉及能够处理无意重写操作的包括非易失性存储器装置的数据存储装置。

在实施例中,数据存储装置可包括:控制器,其配置为控制数据被写入第一页面中;以及非易失性存储器装置,其配置为根据第一页面是否被写入,执行用于写入数据的写入操作,其中非易失性存储器装置将包括表示写入操作是否已经引起重写的重写信息的状态信息提供至控制器。

在实施例中,提供一种数据存储装置的操作方法,该数据存储装置包括控制器和根据控制器的控制操作的非易失性存储器装置,其中控制器可控制非易失性存储器装置使得数据被写入在第一页面中,其中非易失性存储器装置可根据第一页面是否被写入执行用于写入数据的写入操作,其中控制器可控制非易失性存储器装置提供包括写入操作的结果的状态信息,并且其中非易失性存储器装置可将包括表示写入操作是否已经引起重写的重写信息的状态信息提供至控制器。

根据实施例,即使控制器请求无意重写操作,非易失性存储器装置可处理无意重写操作并将处理结果提供至控制器。

附图说明

图1是示出根据本发明的实施例的数据存储装置的框图。

图2是示出根据本发明的实施例的存储器单元的阈值电压分布的图。

图3是根据本发明的实施例的帮助说明非易失性存储器装置的重写操作的图的示例代表。

图4是根据本发明的实施例的帮助说明非易失性存储器装置的重写操作的另一图的示例代表。

图5是根据本发明的实施例的帮助说明非易失性存储器装置的重写操作的另一图的示例代表。

图6是示出根据本发明的实施例的包括数据存储装置的数据处理系统的框图。

图7是示出根据本发明的实施例的包括固态驱动器(SSD)的数据处理系统的框图。

图8是示出图7中所示的SSD控制器的示例的框图。

图9是示出根据本发明的实施例的包括数据存储装置的计算机系统的框图。

图10是示出根据本发明的实施例的包括在数据存储装置中的非易失性存储器装置的示例的框图。

具体实施方式

在本发明中,阅读结合附图得到的以下实施例之后,用于实现它们的优势、特点和方法将变得更显而易见。然而,本发明可以以不同的形式实施,并且不应该被解释为限于本申请阐述的实施例。相反,这些实施例被提供用于更充分详细地描述本发明以使本发明所属领域的技术人员能够实践本发明。

在此将被理解的是,本发明的实施例不限于在附图中所示的细节以及附图不一定按比例绘制且在一些情况下,为了更清楚地示出本发明的某个特征,比例可能已经被夸大。当本申请中使用特定术语时,将理解的是本申请中使用的术语仅是用于描述具体实施例的目的,并且不旨在限制本发明的范围。

如在本申请中使用的,术语“和/或”包括一个或多个相关的所列项目的任何和所有组合。将被理解的是,当元件被称为“在另一元件上”、“连接至”或“联接至”另一元件时,它可以是直接在其它元件上、连接至或联接至其它元件或可以存在中间元件。如本申请中所使用的,单数形式也旨在包括复数形式,除非上下文另有清楚地说明。

将进一步理解的是,当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时,说明阐述的元件的存在而不排除一个或多个其它元件的存在或增加。

除非另有说明,否则本申请使用的包括科学和技术术语的所有的术语具有与本发明所属技术领域技术人员通常所理解的相同意义。将进一步理解的是,诸如在常用词典里定义的那些术语的术语应当解释为具有与其在相关领域上下文中的意义一致的意义,并且不应解释为理想化或过于正式的意义,除非在本文中明确地如此定义。

还要注意的是,在一些情况中,对相关领域的技术人员显而易见的是,结合一个实施例描述的特性或元件可以单独使用或与另一实施例的其它特性或元件结合来使用,除非另有明确说明。

下文,包括数据存储装置及其操作方法的本发明的各种实施例将参照附图详细描述。

现在参照图1,根据本发明的实施例,提供数据存储装置100。数据存储装置100可存储待由诸如以下的主机装置(未示出)访问的数据:例如,移动电话、MP3播放器、膝上型电脑、台式电脑、游戏机、电视、车载信息娱乐系统等。数据存储装置100还可被称为存储器系统。

数据存储装置100可根据与主机装置电联接的接口的协议被制造为各种存储装置中的任一种。例如,数据存储装置100可被配置为诸如以下的各种存储装置中的任一种:固态驱动器,MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡,SD、迷你-SD和微型-SD形式的安全数字卡,通用串行总线(USB)存储装置,通用闪速存储(UFS)装置,个人计算机存储卡国际协会(PCMCIA)卡类型存储装置,外围组件互连(PCI)卡类型存储装置,高速PCI(PCI-E)卡类型存储装置,标准闪存(CF)卡,智能媒体卡,记忆棒等。

数据存储装置100可被制造为诸如以下的各种封装类型中的任一种:例如,封装堆叠(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶片级制造封装(WFP)和晶片级堆叠封装(WSP)。

数据存储装置100可包括控制器200。控制单元200可驱动代码类型的指令或算法,即,软件,并可分析和处理从主机装置输入的请求。控制器200可控制非易失性存储器装置300处理来自主机装置的请求。控制器200可生成用于控制非易失性存储器装置300的操作的控制信号,例如,命令、地址、控制时钟信号等等,并且向非易失性存储器装置300提供生成的控制信号。

数据存储装置100可包括非易失性存储器装置300。非易失性存储器装置300可操作为数据存储装置100的存储媒介。非易失性存储器装置300可由诸如以下的各种类型的非易失性存储器装置的任何一种配置:NAND闪速存储器装置、NOR闪速存储器装置、使用铁电电容的铁电随机存取存储器(FRAM)、使用遂穿磁阻(TMR)层的磁性随机存取存储器(MRAM)、使用硫族化物合金的相变随机存取存储器(PCRAM)和使用过渡金属氧化物的电阻式随机存取存储器(RERAM)。铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、相变随机存取存储器(PCRAM)和电阻式随机存取存储器(RERAM)是能够对存储器单元随机存取的非易失性随机存取存储器装置的种类。非易失性存储器装置300可由NAND闪速存储器装置和上述各种类型的非易失性随机存取存储器装置的组合配置。在以下描述中,由NAND闪速存储器装置配置的非易失性存储器装置300将被例示。

非易失性存储器装置300可包括存储器单元区域310、控制逻辑360和状态寄存器370。

从操作视角或者物理(或者结构)视角,包括在存储器单元区域310中的存储器单元可被配置成分层存储器单元组或存储器单元单元(cell unit)。例如,被联接至相同的字线并且同时待被读取和写入(或者编程)的存储器单元可被配置为页面PG。在以下描述中,为方便说明起见,配置为页面PG的存储器单元将被称为“页面”。而且,待被同时擦除的存储器单元可被配置成存储块BLK。

仅用于说明的目的,并且不以任何方式限制本发明,由一个存储块BLK配置的存储器单元区域310将被例示。存储块BLK将被例示以包括在4个字线WL1至WL4与2个位线BL1和BL2彼此相交的区域处布置的存储器单元。如上所述,联接至相同的字线的存储器单元可被配置为页面PG1至PG4。配置存储器单元区域310的存储块的数量和包括在每个存储块中的页面的数量可通过设计被各种改变。

根据来自控制器200的请求,控制逻辑360可控制非易失性存储器装置300的一般操作。例如,根据控制器200提供的控制信号,控制逻辑360可控制诸如读取、写入和擦除操作的操作。

状态寄存器370可存储非易失性存储器装置300的状态信息。根据控制器200的请求,诸如状态读取命令,存储在状态寄存器370中的状态信息可被提供到控制器200。

状态信息可包括由非易失性存储器装置300根据控制器200的请求所执行的操作的结果。例如,状态信息可包括关于执行的操作是已经通过还是已经失败的通过/失败信息。在写入操作被请求的情况下,状态信息可包括表示写入操作是否已经引起重写的重写信息。

当写入操作引起重写时,包括在状态信息中的重写信息可被提供到控制器200。控制器200可基于重写信息执行异常处理操作。

图2是示出根据本发明的实施例的存储器单元的阈值电压分布的图。在包括在图1的存储器单元区域310中的存储器单元以单层单元(SLC)类型被配置的情况下,如图2所示,存储器单元可被擦除以具有第一擦除状态E的阈值电压,并且可被写入以具有第二编程状态P的阈值电压。

在读取操作中,具有第一状态E和第二状态P之间的电压水平的读取电压Vrd可被施加于存储器单元。如果读取电压Vrd被施加,则具有第一状态E的阈值电压的存储器单元可被区别为存储数据“1”的接通单元,并且具有第二状态P的阈值电压的存储器单元可被区别为存储数据“0”的断开单元。

在写入操作中,为了确定用于存储器单元的写入操作是否被完成,具有高于读取电压Vrd的电压水平的确认电压Vvf可被施加于存储器单元。如果确认电压Vvf被施加,则具有低于确认电压Vvf的阈值电压的存储器单元可被区别为存储数据“1”的接通单元,即,用于其的写入操作未完成的存储器单元,并且具有高于确认电压Vvf的阈值电压的存储器单元可被区别为存储数据“0”的断开单元,即,用于其的写入操作完成的存储器单元。

对于在已经写有数据的存储器单元中写入数据,擦除操作应该预先执行。这被称为写入前擦除操作。例如,参照图2,为了在已经编程的具有第二状态P的阈值电压的存储器单元(即,用于其的写入操作完成的存储器单元)中重新写入数据,存储器单元的阈值电压应该返回到第一状态E。在已经写有数据的存储器单元中写入数据的操作以下可被称为重写操作。

尽管非易失性存储器装置300能够重写操作,但控制器200可不请求重写操作以提高数据的可靠性。换言之,控制器200可不请求用于先前请求写入的物理地址(例如,用于访问非易失性存储器装置300的页面的地址)的写入操作。

然而,控制器200可通过错误地址映射信息无意地请求重写操作。即使重写操作被无意地请求,但非易失性存储器装置300可处理重写操作,并且可通过使用状态信息将处理重写操作的结果提供至控制器200。下面将参照附图详细描述在重写操作被请求的情况下,非易失性存储器装置300的操作。

图3是根据本发明的实施例帮助说明非易失性存储器装置的重写操作的图的示例的代表。仅用于说明的目的,图3概念地示出控制器200的请求,即,用于非易失性存储器装置300的控制操作,以及根据控制器200的控制的非易失性存储器装置300的操作。控制器200的控制操作可通过将命令、地址和控制信号提供至非易失性存储器装置300的具体操作被执行。而且,非易失性存储器装置300的操作可通过根据预设偏压和时序状态操作的内部功能块执行。

图3中所示的擦除状态表EST可被管理在非易失性存储器装置300中并且可包括所有页面的各自状态信息。换言之,擦除状态表EST可包括关于各自页面PG1至PG4是在写入状态(例如,由值“0”表示)还是擦除状态(例如,由值“1”表示)中的信息。在非易失性存储器装置300的初始化操作期间,存储在存储器单元区域310的局部区域中的擦除状态表EST可被加载在控制逻辑360内部的寄存器(未示出)中。可替换地,在非易失性存储器装置300的初始化操作期间,通过从页面PG1至PG4的各自备用区域(spare region)扫描页面PG1至PG4的状态信息所生成的擦除状态表EST可被加载在控制逻辑360内部的寄存器(未示出)中。

在图3中表示为“①WRC”的第一步骤处,控制器200可控制非易失性存储器装置300使得新数据NEWD被写入在第二页面PG2中。

在图3中表示为“②WR”的第二步骤处,非易失性存储器装置300可根据请求写入的第二页面PG2的状态执行用于写入新数据NEWD的写入操作。即,非易失性存储器装置300可通过参照擦除状态表EST而根据请求写入的第二页面PG2的状态,不同地执行用于写入新数据NEWD的写入操作。

例如,在请求写入的第二页面PG2在写入状态中(例如,第二页面PG2的状态值是表示写入状态的“0”)的情况下,非易失性存储器装置300可在请求写入的第二页面PG2中重写OVW新数据NEWD。当重写操作完成时,在请求写入的第二页面PG2中先前存储的数据可能丢失。

如果请求写入的第二页面PG2在擦除状态中(例如,第二页面PG2的状态值是表示擦除状态的“1”),则非易失性存储器装置300可正常地在请求写入的第二页面PG2中写入新数据NEWD。

在图3中表示为“③RDC”的第三步骤处,控制器200可控制非易失性存储器装置300使得用于完成操作的状态信息ST从控制器200传输至非易失性存储器装置300。

在图3中表示为“④PV”的第四步骤处,非易失性存储器装置300可向控制器200提供存储在状态寄存器370中的状态信息ST。

在写入操作已经通过(即,成功地完成)的情况下,状态信息ST可包括表示写入操作已经通过的通过信息P。在写入操作已经失败的情况下,状态信息ST可包括表示写入操作已经失败的失败信息F。

如参照第二步骤(“②WR”)所描述的,由于重写被请求用于在写入状态中的第二页面PG2,状态信息ST可包括表示写入操作已经引起重写的重写信息OVW。

例如,非易失性存储器装置300可通过状态信息ST向控制器200提供表示写入操作已经引起重写以及重写是已经通过还是已经失败的信息。

图4是根据本发明的实施例的非易失性存储器装置的重写操作的另一示例。作为示例,图4概念地示出控制器200的请求,即,用于非易失性存储器装置300的控制操作,以及根据控制器200的控制的非易失性存储器装置300的操作。控制器200的控制操作可包括提供命令、地址和控制信号至非易失性存储器装置300。而且,非易失性存储器装置300的操作可通过根据预设偏压状态和时序状态操作的内部功能块被执行。

图4中所示的擦除状态表EST可被管理在非易失性存储器装置300中并且可包括所有页面的各自状态信息。例如,擦除状态表EST可包括关于各自页面PG1至PG4是在写入状态(例如,由值“0”表示)还是在擦除状态(例如,由值“1”表示)中的信息。在非易失性存储器装置300的初始化操作期间,存储在存储器单元区域310的局部区域中的擦除状态表EST可被加载在控制逻辑360内部的寄存器(未示出)中。可替换地,在非易失性存储器装置300的初始化操作期间,擦除状态表EST通过从页面PG1至PG4的各自备用区域扫描页面PG1至PG4的状态信息生成并且被加载在控制逻辑360内部的寄存器(未示出)中。

在图4中表示为“①WRC”的第一步骤处,控制器200可控制非易失性存储器装置300使得新数据NEWD被写入在第二页面PG2中。

在图4中表示为“②WR”的第二步骤处,非易失性存储器装置300可根据请求写入的第二页面PG2的状态执行用于写入新数据NEWD的写入操作。即,非易失性存储器装置300可根据通过参照擦除状态表EST确定的请求写入的页面的状态不同地执行用于写入新数据NEWD的写入操作。

例如,在请求写入的第二页面PG2在写入状态中(例如,第二页面具有表示写入状态的状态值“0”)的情况下,非易失性存储器装置300可跳过用于新数据NEWD的写入操作。换言之,为了在请求写入的第二页面PG2中保存先前存储的数据,非易失性存储器装置300可跳过用于在请求写入的第二页面PG2中存储新数据NEWD的写入操作。

如果请求写入的第二页面PG2在擦除状态中(例如,第二页面PG2的状态值是表示擦除状态的“1”),则非易失性存储器装置300可正常地在请求写入的第二页面PG2中写入新数据NEWD。

在图4中表示为“③RDC”的第三步骤处,控制器200可控制非易失性存储器装置300使得用于完成操作的状态信息ST从控制器200传输至非易失性存储器装置300。

在图4中表示为“④PV”的第四步骤处,非易失性存储器装置300可向控制器200提供存储在状态寄存器370中的状态信息ST。

在写入操作已经通过的情况下,状态信息ST可包括表示写入操作已经通过的通过信息P。在写入操作已经失败的情况下,状态信息ST可包括表示写入操作已经失败的失败信息F。

如参照第二步骤(“②WR”)描述的,由于请求用于在写入状态中的第二页面PG2的重写没有被执行,状态信息ST可包括表示写入操作已经引起重写的重写信息OVW和表示重写已经失败的失败信息F。

换言之,非易失性存储器装置300可通过状态信息ST向控制器200提供表示写入操作已经引起重写并且因此写入操作已经作为失败结束的信息。

图5是根据本发明的实施例的非易失性存储器装置的重写操作的另一示例。作为示例,图5概念地示出控制器200的请求,即,用于非易失性存储器装置300的控制操作,以及根据控制器200的控制的非易失性存储器装置300的操作。控制器200的控制操作可包括将命令、地址和控制信号提供至非易失性存储器装置300。而且,非易失性存储器装置300的操作可由根据预设偏压状态和时序状态操作的内部功能块执行。

图5中所示的擦除状态表EST可被管理在非易失性存储器装置300中并且可包括所有页面的各自状态信息。换言之,擦除状态表EST可包括关于各自页面PG1至PG4是在写入状态(例如,由值“0”表示)还是在擦除状态(例如,由值“1”表示)中的信息。在非易失性存储器装置300的初始化操作期间,存储在存储器单元区域310的局部区域中的擦除状态表EST可被加载在控制逻辑360内部的寄存器(未示出)中。可替换地,在非易失性存储器装置300的初始化操作期间,擦除状态表EST通过从页面PG1至PG4的各自备用区域扫描页面PG1至PG4的状态信息生成并且被加载在控制逻辑360内部的寄存器(未示出)中。

在图5中表示为“①WRC”的第一步骤处,控制器200可控制非易失性存储器装置300使得新数据NEWD被写入在第二页面PG2中。

在图5中表示为“②WR”的第二步骤处,非易失性存储器装置300可根据请求写入的第二页面PG2的状态执行用于写入新数据NEWD的写入操作。即,非易失性存储器装置300可根据通过参照擦除状态表EST确定的请求写入的页面的状态,不同地执行用于写入新数据NEWD的写入操作。

例如,在请求写入的第二页面PG2在写入状态中(例如,第二页面具有表示写入状态的状态值“0”)的情况下,非易失性存储器装置300可在不同于请求写入的第二页面PG2的页面例如第三页面PG3中写入新数据NEWD。换言之,为了在请求写入的第二页面PG2中保存先前存储的数据,非易失性存储器装置300可不在请求写入的第二页面PG2中重写新数据NEWD,而是可在处于擦除状态的另一页面,例如,第三页面PG3,中写入新数据NEWD。尽管重写操作,但在请求写入的第二页面PG2中先前存储的数据可不丢失。

在处于擦除状态中的第三页面PG3中写入新数据NEWD的重写之后,非易失性存储器装置300可更新第三页面PG3的状态信息。

如果请求写入的第二页面PG2在擦除状态中(例如,第二页面PG2的状态值是表示擦除状态的“1”),则非易失性存储器装置300可正常地在请求写入的第二页面PG2中写入新数据NEWD。

在图5中表示为“③RDC”的第三步骤处,控制器200可控制非易失性存储器装置300使得用于完成操作的状态信息ST从控制器200传输至非易失性存储器装置300。

在图5中表示为“④PV”的第四步骤处,非易失性存储器装置300可向控制器200提供存储在状态寄存器370中的状态信息ST。

在写入操作已经通过的情况下,状态信息ST可包括表示写入操作已经通过的通过信息P。在写入操作已经失败的情况下,状态信息ST可包括表示写入操作已经失败的失败信息F。

如参照第二步骤(“②WR”)所描述的,由于重写被请求用于在写入状态中的第二页面PG2,状态信息ST可包括表示写入操作已经引起重写的重写信息OVW。

换言之,非易失性存储器装置300可通过状态信息ST向控制器200提供表示写入操作已经引起重写并且对擦除状态的另一页面而不是写入状态的请求重写的页面的另一写入操作而不是重写已经通过或失败的信息。

因为新数据NEWD已经被存储在不同于请求写入的第二页面PG2的页面中,所以状态信息ST可包括用于新数据NEWD被存储在其中的地址的信息ADDR。例如,包括在状态信息ST中的地址信息ADDR可表示新数据NEWD存储在其中的页面PG3的地址。对于另一实例,包括在状态信息ST中的地址信息ADDR可包括关于请求写入的页面PG2和新数据NEWD实际存储在其中的页面PG3之间的关联的信息,例如,页面偏移信息。作为用于计算新数据NEWD实际存储在其中的页面PG3的地址的值的页面偏移信息可以是或者包括与请求写入的页面PG2的地址的变差或增量/减量。

现参照图6,根据本发明的实施例,包括数据存储装置的数据处理系统被提供。根据图6的实施例,数据处理系统1000可包括主机装置1100和数据存储装置1200。

数据存储装置1200可包括控制器1210和非易失性存储器装置1220。数据存储装置1200可通过经由双向箭头1217表示的通信通道被联接至主机装置1100而被使用。主机装置1100可以是,例如移动电话、MP3播放器、膝上型电脑、台式计算机、游戏机、电视、车载信息娱乐系统等等。数据存储装置1200也被称为存储器系统。

控制器1210可包括经由多个通信通道1216和系统总线1218有效联接至彼此的主机接口单元1211、控制单元1212、存储器接口单元1213、随机存取存储器1214以及错误校正码(ECC)单元1215。

控制单元1212可响应于来自主机装置1100的请求控制控制器1210的一般操作。控制单元1212可驱动固件和/或软件用于控制非易失性存储器装置1220。

随机存取存储器1214可被用作控制单元1212的工作存储器。随机存取存储器1214可被用作暂时存储从非易失性存储器装置1220读出的数据或由主机装置1100提供的数据的缓冲存储器。

主机接口单元1211可接合主机装置1100和控制器1210。例如,主机接口单元1211可通过诸如以下的各种接口协议之一与主机装置1100通信:通用串行总线(USB)协议、通用闪速存储(UFS)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、高速PCI(PCI-E)协议、并行高级技术附件(PATA)协议、串行高级技术附件(SATA)协议、小型计算机系统接口(SCSI)协议和串列SCSI(SAS)协议。

存储器接口单元1213可经由通信通道1219接合控制器1210和非易失性存储器装置1220。存储器接口单元1213可提供命令和地址至非易失性存储器装置1220。此外,存储器接口单元1213可与非易失性存储器装置1220交换数据。任何合适的存储器接口可被采用。

错误校正码(ECC)单元1215可ECC-编码待被存储在非易失性存储器装置1220中的数据。而且,ECC单元1215可ECC-解码从非易失性存储器装置1220读出的数据。任何合适的ECC单元可以被采用。

非易失性存储器装置1220可被用作数据存储装置1200的存储媒介。非易失性存储器装置1220可包括多个非易失性存储器芯片(或者管芯)NVM_1至NVM_k。

如上参照图3至图5所述,根据来自控制器1210的请求,非易失性存储器装置1220可提供包括重写信息的状态信息。

控制器1210和非易失性存储器装置1220可被制造为各种数据存储装置的任何一种。例如,控制器1210和非易失性存储器装置1220可被集成到单一半导体装置中并且可被制造为下列中的任何一种:MMC、eMMC、RS-MMC和微型-MMC形式的多媒体卡,SD、迷你-SD和微型-SD形式的安全数字卡,通用串行总线(USB)存储装置,通用闪速存储(UFS)装置,个人计算机存储卡国际协会(PCMCIA)卡,标准闪存(CF)卡,智能媒体卡,记忆棒等等。

图7是示出根据本发明的实施例的包括固态驱动器(SSD)的数据处理系统的框图。根据图7的实施例,数据处理系统2000可包括主机装置2100和固态驱动器(SSD)2200。

SSD 2200可包括SSD控制器2210、缓冲存储器装置2220、非易失性存储器装置2231至223n、电源2240、信号连接器2250以及电源连接器2260。

SSD控制器2210可响应于来自主机装置2100的请求经由多个通道CH1至CHn访问非易失性存储器装置2231至223n。

SSD控制器2210可经由通信通道2221访问缓冲存储器装置2220。

缓冲存储器装置2220可暂时存储待被存储在非易失性存储器装置2231至223n中的数据。进一步地,缓冲存储器装置2220可暂时存储从非易失性存储器装置2231至223n读出的数据。在SSD控制器2210的控制下,暂时存储在缓冲存储器装置2220中的数据可被传输至主机装置2100或非易失性存储器装置2231至223n。

非易失性存储器装置2231至223n可被用作SSD 2200的存储媒介。非易失性存储器装置2231至223n可分别通过多个通道CH1至CHn与SSD控制器2210联接。一个或多个非易失性存储器装置可被联接至每个通道。联接至每个通道的非易失性存储器装置可被联接至相同的信号总线和数据总线。

如上参照图3至图5所述,根据来自SSD控制器2210的请求,非易失性存储器装置2231至223n的每个可提供包括重写信息的状态信息。

电源2240可经由至少一个内部动力联合(power link)2243将通过电源连接器2260从主机装置2000接收的电力PWR提供至SSD 2200的内部。电源2240可包括辅助电源2241。当突然断电发生时,辅助电源2241可提供电力以允许SSD 2200正常地终止。辅助电源2241可包括能够充电从主机接收的电力PWR的大容量电容器。

SSD控制器2210可通过信号连接器2250与主机装置2100交换信号SGL。信号SGL可包括命令、地址、数据等等。根据主机装置2100和SSD 2200之间的接口方案,信号连接器2250可由诸如以下的连接器配置:例如,并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)和高速PCI(PCI-E)协议。

图8示出图7的SSD控制器的示例。参照图8,SSD控制器2210可包括存储器接口单元2211、主机接口单元2212、错误校正码(ECC)单元2213、控制单元2214以及随机存取存储器2215。

存储器接口单元2211可提供控制信号,诸如命令和地址,至非易失性存储器装置2231至223n。而且,存储器接口单元2211可与非易失性存储器装置2231至223n交换数据。在控制单元2214的控制下,存储器接口单元2211可将从缓冲存储器装置2220传输的数据分散至各自通道CH1至CHn。此外,在控制单元2214的控制下,存储器接口单元2211可将从非易失性存储器装置2231至223n读出的数据传输至缓冲存储器装置2220。

根据主机装置2100的协议,主机接口单元2212可提供相对于SSD2200的接口。例如,主机接口单元2212可通过并行高级技术附件(PATA)、串行高级技术附件(SATA)、小型计算机系统接口(SCSI)、串列SCSI(SAS)、外围组件互连(PCI)和高速PCI(PCI-E)协议之一与主机装置2100通信。另外,主机接口单元2212可执行支持主机装置2100的磁盘仿真功能以识别SSD 2200为硬盘驱动器(HDD)。

控制单元2214可分析和处理从主机装置2100输入的信号SGL。根据用于驱动SSD 2200的固件或软件,控制单元2214可控制缓冲存储器装置2220以及非易失性存储器装置2231至223n的操作。随机存取存储器2215可被用作工作存储器以用于驱动固件或软件。

在存储在缓冲存储器装置2220中的数据之中,错误校正码(ECC)单元2213可生成待被传输至非易失性存储器装置2231至223n的校验数据。生成的校验数据可与数据一起被存储在非易失性存储器装置2231至223n中。错误校正码(ECC)单元2213可检测从非易失性存储器装置2231至223n读出的数据的错误。当检测的错误在可校正的范围内时,错误校正码(ECC)单元2213可校正检测的错误。

图9是根据本发明的实施例的示出数据存储装置被安装于其的计算机系统的框图。根据图9的实施例,计算机系统3000包括电联接至系统总线3700的网络适配器3100、中央处理单元3200、数据存储装置3300、RAM 3400,ROM 3500以及用户接口3600。数据存储装置3300可由图1中所示的数据存储装置100、图6中所示的数据存储装置1200或图7中所示的SSD 2200配置。

网络适配器3100可提供计算机系统3000和外部网络之间的连接。中央处理单元3200可执行用于驱动住在RAM 3400处的操作系统或应用程序的通用计算处理。

数据存储装置3300可存储在计算机系统3000中需要的通用数据。例如,用于驱动计算机系统3000的操作系统、应用程序、各种程序模块、程序数据和用户数据可被存储在数据存储装置3300中。

RAM 3400可被用作计算机系统3000的工作存储器。一经启动,从数据存储装置3300读出的操作系统、应用程序、各种程序模块和驱动程序所需的程序数据,可被加载在RAM 3400上。在操作系统被驱动前被激活的BIOS(基本输入/输出系统)可被存储在ROM 3500中。计算机系统3000和用户之间的信息交换可通过用户接口3600实现。

图10是示出根据本发明的实施例的包括在数据存储装置中的非易失性存储器装置的框图。根据图10的实施例,非易失性存储器装置300可包括存储器单元列阵310、行解码器320、列解码器330、数据读取/写入块340、电压发生器350和控制逻辑360。

存储器单元列阵310可包括布置在字线WL1至WLm和位线BL1至BLn彼此相交的区域处的存储器单元MC。

行解码器320可通过字线WL1至WLm与存储器单元列阵310联接。行解码器320可根据控制逻辑360的控制来操作。行解码器320可解码从外部装置(未示出)提供的地址。行解码器320可基于解码结果选择和驱动字线WL1至WLm。例如,行解码器320可将从电压发生器350提供的字线电压提供到字线WL1至WLm。

数据读取/写入块340可通过位线BL1至BLn与存储器单元列阵310联接。数据读取/写入块340可包括分别对应于位线BL1至BLn的读取/写入电路RW1至RWn。数据读取/写入块340可根据控制逻辑360的控制操作。数据读取/写入块340可根据操作模式操作为写入驱动器或读出放大器。例如,数据读取/写入块340在写入操作中可操作为将从外部装置提供的数据存储在存储器单元列阵310中的写入驱动器。对于另一示例,数据读取/写入块340在读取操作中可操作为从存储器单元列阵310中读出数据的读出放大器。

列解码器330可在控制逻辑360的管理控制下操作。列解码器330可解码从外部装置提供的地址。列解码器330可基于解码结果将数据读取/写入块340的分别对应于位线BL1至BLn的读取/写入电路RW1至RWn与数据输入/输出线(或者数据输入/输出缓存器)联接。

电压发生器350可生成待在非易失性存储器装置300的内部操作中使用的电压。电压发生器350生成的电压可施加于存储器单元列阵310的存储器单元。例如,在编程操作中生成的编程电压可被施加于待执行编程操作的存储器单元的字线。对于另一示例,在擦除操作中生成的擦除电压可被施加于待执行擦除操作的存储器单元的阱区。对于又一示例,在读取操作中生成的读取电压可被施加于待执行读取操作的存储器单元的字线。

基于从外部装置提供的控制信号,控制逻辑360可控制非易失性存储器装置300的一般操作。例如,控制逻辑360可控制非易失性存储器装置300的操作,诸如非易失性存储器装置300的读取、写入和擦除操作。尽管未示出,但控制逻辑360可包括用于存储状态信息的状态寄存器。控制逻辑360可根据来自外部装置的请求提供包括重写信息的状态信息。

虽然以上已经描述了各种实施例,但是对于本领域技术人员将被理解的是,描述的实施例仅是示例。因此,本申请中描述的数据存储装置及其操作方法不应基于描述的实施例被限制。

在不脱离如权利要求所限定的本发明的精神和范围的情况下,可以做出各种改变和变型,这对本领域技术人员而言将是显而易见的。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1