非易失性存储单元与存储器件的制作方法
【技术领域】
[0001] 本实用新型一般地涉及电子器件，并且更特别地涉及其半导体结构以及半导体器 件的形成方法。
【背景技术】
[0002] 过去，半导体制造商已经制造了包含与存储器块耦接的逻辑块的集成电路。逻辑 块典型地包括数据处理单元，例如，中央处理单元、图形处理单元，以及存储能够由数据处 理单元使用的或者存储于硬盘、存储网络或其他存储器件内的数据的存储器块。在某些配 置中，存储器块包括易失性存储器、非易失性存储器，或者它们的组合。常规的非易失性存 储器包含布置于基板之上的电荷存储层以及覆盖于电荷存储层之上的控制栅极。电荷存储 层可以已经包含浮置栅极层、氮化物层、纳米晶体或纳米团簇层等。附加层增加了制造存储 器块的成本，以及制造存储器块的时间。另外，使用附加层增加了制造过程的复杂性，同时 降低了产量。
[0003] 某些集成电路具有使用单多晶工艺制造的存储单元，在该单多晶工艺中多晶硅 单层被用来制造用于非易失性存储单元的以及在逻辑块内的晶体管的栅电极。在这些器 件中，单独的电荷存储和控制栅极层被去除。存储器件已经在下列专利中进行过描述：在 2013 年 4 月 2 日颁予ThierryYao等人的，题目为"ProcessofForminganElectronic DeviceIncludingaNonvolatileMemoryCellhavingaFloatingGateElectrodeor aConductiveMemberwithDifferentPortions"的美国专利No. 8,409,944B2;在2013年 3 月 19 日颁予ThierryYao等人的，题目为"ElectronicDeviceIncludingaTunneling Structure"的美国专利No. 8, 399, 918B2 ;以及在2012年10月2日颁予ThierryYao等人 的，题目为"MethodofUsingaNonvolatileMemoryCell"的美国专利No. 8,279, 681B2。
[0004]因此，具有存储单元及其制造方法将是有利的。高成本效益地实施该结构和方法 将是更有利的。 【实用新型内容】
[0005] 本实用新型的一个目的是具有适合于使用不会在例如基于p基板的半导体技术 中增加制造成本的嵌入式低位计数的应用的非易失性存储单元。
[0006] 根据本实用新型的一种实施例，提供了一种非易失性存储单元，包含：具有主表面 的为第一导电类型的半导体材料；在半导体材料的第一部分内的第一隔离区以及在半导体 材料的第二部分内的第二隔离区，第一隔离区具有第一及第二面，第二隔离区具有第一及 第二面，其中半导体材料的与第一隔离区的第一面相邻的部分用作第一有源区，半导体材 料的在第一隔离区的第二面与第二隔离区的第一面之间的部分用作第二有源区，并且半导 体材料的与第二隔离区的第二面相邻的部分用作第三有源区；由第一有源区形成的第一电 容器，第一电容器具有第一及第二电极，第一电容器的第一电极用作控制栅极；由第二有源 区形成的隧穿增强型器件，该隧穿增强型器件具有第一电极和第二电极，隧穿增强型器件 的第一电极用作擦除栅极，而隧穿增强型器件的第二电极与第一电容器的第二电极耦接以 形成浮置栅极；以及由第三有源区形成的状态晶体管，该状态晶体管具有控制电极、第一载 流电极和第二载流电极，状态晶体管的控制电极与浮置栅极直接耦接。
[0007] 优选地，非易失性存储单元还包含形成于半导体材料的第三部分内的第三隔离结 构，该第三隔离结构从表面延伸到半导体材料的第三部分之内并且具有第一面和第二面， 半导体材料的在第二隔离区的第二面与第三隔离区的第一面之间的部分用作第四有源区； 由第四有源区形成的为第一导电类型的第一掺杂区；以及与第一掺杂区接触的基板触头。
[0008] 优选地，第一电容器和隧穿增强型器件包含：在第一有源区内的为第二导电类型 及第一掺杂浓度的第一掺杂区；在第二有源区内的为第二导电类型及第二掺杂浓度的第二 掺杂区；在第一有源区和第二有源区之上的绝缘层；在位于第一有源区之上的绝缘层的一 部分之上的第一栅极导体以及在位于第二有源区之上的绝缘层的一部分之上的第二栅极 导体，第一栅极导体具有第一及第二侧壁并且第二栅极导体具有第一及第二侧壁；在第二 掺杂区内的为第一导电类型的第三掺杂区以及在第二掺杂区内的为第一导电类型的第四 掺杂区，第三掺杂区与第一栅极导体的第一侧壁横向相邻并且第三掺杂区与第二栅极导体 的第一侧壁横向相邻；与第三掺杂区相邻的且横向位于第三掺杂区与第一隔离区之间的为 第一导电类型的第五掺杂区；与第四掺杂区相邻的且横向位于第三掺杂区与第一隔离区之 间的为第一导电类型的第六掺杂区；与第五掺杂区相邻的且横向位于第五掺杂区与第一隔 离区之间的为第二导电类型的第七掺杂区；以及与第六掺杂区相邻的且横向位于第六掺杂 区与第二隔离区之间的为第二导电类型的第八掺杂区。
[0009] 优选地，第一电容器的第一电极与第五掺杂区及第七掺杂区接触；并且隧穿增强 型器件的第一电极与第六掺杂区及第八掺杂区接触。
[0010] 优选地，状态晶体管包含：绝缘层的在第三有源区之上的部分；位于绝缘层的在 第三有源区之上的部分之上的第三栅极导体，该第三栅极结构包含第三栅电极区和第一及 第二侧壁；以及在第三有源区内的为第二导电类型的第九掺杂区以及在第三有源区内的为 第二导电类型的第十掺杂区，第九掺杂区与第三栅电极的第一侧壁横向相邻并且第十掺杂 区位于第九掺杂区与第三隔离区之间。
[0011] 优选地，第一导电电极与第九掺杂区接触，并且第二导电电极与第十掺杂区接触。 [0012] 优选地，非易失性存储单元还包含：在第二隔离区下方且与其接触的为第一导电 类型的第十一掺杂区；以及在第四隔离区下方且与其接触的为第一导电类型的第十二掺杂 区。
[0013] 优选地，非易失性存储单元还包含：分别与第一栅电极的第一及第二侧壁相邻的 第一及第二间隔体；分别与第二栅电极的第一及第二侧壁相邻的第三及第四间隔体；以及 分别与第三栅电极的第一及第二侧壁相邻的第五及第六间隔体。
[0014] 优选地，第一栅电极、第二栅电极及第三栅电极电耦接在一起。
[0015] 根据本实用新型的另一种实施例，提供了一种存储器件，包含：具有第一电极和第 二电极的第一电容器，该第一电容器的第一电极用作存储器件的第一控制栅极；具有第一 电极和第二电极的第二电容器，该第二电容器的第一电极用作存储器件的擦除栅极，并且 第二电容器的第二电极与第一电容器的第二电极耦接以形成第一浮置栅极；以及具有控制 电极、第一载流电极及第二载流电极的晶体管，该晶体管的控制电极与第一浮置栅极直接 耦接。
[0016] 优选地，第一电容器、第二电容器及晶体管按单片集成在一起。
[0017] 优选地，第一电容器包含：为第一导电类型的半导体材料；形成于半导体材料的 第一部分之上的第一绝缘层；形成于绝缘层之上的栅极导体，该栅极导体具有第一面和第 二面并且用作第一电容器的第二电极；形成于与栅极导体的第一面相邻的半导体材料的第 二部分内的为第一导电类型的第一掺杂区；形成于半导体材料的第三部分内的为第二导电 类型的第二掺杂区；形成于与栅极导体的第二面相邻的半导体材料的第四部分内的为第一 导电类型的第三掺杂区；与第一掺杂区和第二掺杂区电接触的第一电极；以及与第三掺杂 区电接触的第三电极。
[0018] 优选地，第二电容器包含：为第一导电类型的半导体材料；形成于半导体材料的 第一部分之上的第一绝缘层；形成于绝缘层之上的栅极导体，该栅极导体具有第一面和第 二面并且用作第二电容器的第一电极；形成于与栅极导体的第一面相邻的半导体材料的第 二部分内的为第一导电类型的第一掺杂区；形成于半导体材料的第三部分内的为第二导电 类型的第二掺杂区；形成于与栅极导体的第二面相邻的半导体材料的第四部分内的为第一 导电类型的第三掺杂区；与第一掺杂区和第二掺杂区电接触的第二电极；以及与第三掺杂 区电接触的第三电极。
[0019] 优选地，晶体管包含：为第一导电类型的半导体材料；形成于半导体材料的第一 部分之上的第一绝缘层；形成于绝缘层之上的栅极导体，该栅极导体具有第一面和第二面； 形成于与栅极导体的第一面相邻的半导体材料的第二部分内的为第二导电类型的第一掺 杂区；形成于与栅极导体的第二面相邻的半导体材料的第三部分内的为第二导电类型的第 二掺杂区；与第一掺杂区电接触的第一电极；以及与第二掺杂区电接触的第二电极。
[0020] 根据本实用新型的另一种实施例，提供了一种非易失性存储单元，包含：为第一导 电类型及第一浓度的且具有主表面的半导体材料，该半导体材料由多个隔离区分隔成多个 有源区，在第一隔离区与第二隔离区之间的第一有源区，在第二隔离区与第三隔离区之间 的第二有源区，在第三隔离区与第四隔离区之间的第三有源区；由第一有源区形成的第一 半导体器件，该第一半导体器件包含：形成于第一有源区的半导体材料之上的第一栅极结 构，该第一栅极结构具有第一面和第二面；形成于第一有源区的第一部分内且与第一栅极 结构的第一面对齐的为第一导电类型及第二浓度的第一掺杂区；形成于第一有源区的第二 部分内且与第一掺杂区相邻的为第一导电类型及第三浓度的第二掺杂区；形成于第一有源 区的第三部分内的为第二导电类型及第四浓度的第三掺杂区，该第三掺杂区与第二掺杂区 相邻且与第一掺杂区横向间隔开；与第二掺杂区及第三掺杂区接触的第一电极；由第二有 源区形成的第二半导体器件，该第二半导体器件包含：形成于第二有源区的半导体材料之 上的第二栅极结构，该第二栅极结构具有第一面和第二面；形成于第二有源区的第一部分 内且与第二栅极结构的第一面对齐的为第一导电类型及第五浓度的第四掺杂区；形成于第 二有源区的第二部分内且与第四掺杂区相邻的为第一导电类型及第六浓度的第五掺杂区； 形成于第二有源区的第三部分内的为第二导电类型及第七浓度的第六掺杂区，该第六掺杂 区与第五掺杂区相邻且与第四掺杂区横向间隔开；与第六掺杂区和第七掺杂区接触的第二 电极；形成于第三有源区的半导体材料之上的第三栅极结构，该第三栅极结构具有第一面 和第二面；形成于第三有源区的第一部分内且与第三栅极结构的第一面对齐的为第二导电 类型及第八浓度的第七掺杂区；形成于第三有源区的第二部分内且与第八掺杂区相邻的为 第二导电类型及第九浓度的第八掺杂区；与第七掺杂区及第八掺杂区接触的第三电极；形 成于第三有源区的第三部分内且与第三栅极结构的第二面对齐的为第二导电类型及第十 浓度的第九掺杂区；形成于第三有源区的第四部分内且与第九掺杂区相邻的为第二导电类 型及第十一浓度的第十掺杂区；与第九掺杂区及第十掺杂区接触的第四电极。
[0021] 优选地，第二浓度大于第一浓度；第三浓度大于第二浓度；第四浓度大于第二浓 度；第五浓度大于第一浓度；第六浓度大于第五浓度；第七浓度大于第一浓度；第八浓度大 于第一浓度；并且第九浓度大于第八浓度。
[0022] 优选地，该非易失性存储单元还包含：在第