的主体之内、于硅表面处，并且与多 晶硅栅极142相邻。应当注意，PLDD区154是通过重掺杂ρ+区184和硅化物210与η阱 122电短接的扩展区。零延迟自对准的隧穿增强型电容器44的这种配置禁止了在隧穿增 强型电容器44内的耗竭，该耗竭会增加在用于擦除单元的Fowler-Nordheim隧穿期间的延 迟。
[0081] 状态晶体管46可以包含具有形成于块状半导体区上的以η型导电性的杂质材料 重掺杂的栅电极144的M0SFET，该块状半导体区可以是具有以ρ型导电性的杂质材料重掺 杂的掺杂区158和160的ρ基板102,其中掺杂区158和160形成了与ρ基板102的电阻 性接触。状态晶体管46还可以包含具有η型轻掺杂漏极（"NLDD"）156的漏极194Β以及 具有NLDD区158和重掺杂漏极区的源极194Α。应当注意，漏极194Α还可以包含轻掺杂漏 极。应当意识到，半导体构件100没有存取晶体管，因为半导体构件100在没有使不同行隔 开的情况下操作。
[0082] 因为半导体构件100被配置使得没有存取晶体管，所以没有由存取晶体管引入的 串联电阻，由此排除了从所存储的电荷到单元电流的转移功能的劣化。因此，半导体构件 100与包含可产生更清晰的读出信号的存取晶体管的存储单元相比具有更高的转移功能。 另外，去除存取晶体管可减少端子的数量。
[0083] 尽管本文已经公开了某些优选的实施例和方法，但是根据前述公开内容，本领域 技术人员应当清楚，在不脱离本实用新型的精神和范围的情况下可以对这样的实施例及方 法进行变动和修改。本实用新型应当仅由所附权利要求书以及适用的法律规则和原则所要 求的范围所限定。
【主权项】
1. 一种非易失性存储单元，其特征在于包含： 具有主表面的为第一导电类型的半导体材料； 在所述半导体材料的第一部分内的第一隔离区以及在所述半导体材料的第二部分内 的第二隔离区，所述第一隔离区具有第一面及第二面，所述第二隔离区具有第一面及第二 面，其中所述半导体材料的与所述第一隔离区的所述第一面相邻的部分用作第一有源区， 所述半导体材料在所述第一隔离区的所述第二面与所述第二隔离区的所述第一面之间的 部分用作第二有源区，并且所述半导体材料的与所述第二隔离区的所述第二面相邻的部分 用作第三有源区； 由所述第一有源区形成的第一电容器，所述第一电容器具有第一电极及第二电极，所 述第一电容器的所述第一电极用作控制栅极； 由所述第二有源区形成的隧穿增强型器件，所述隧穿增强型器件具有第一电极和第二 电极，所述隧穿增强型器件的所述第一电极用作擦除栅极，并且所述隧穿增强型器件的所 述第二电极与所述第一电容器的所述第二电极耦接以形成浮置栅极；以及 由所述第三有源区形成的状态晶体管，所述状态晶体管具有控制电极、第一载流电极 及第二载流电极，所述状态晶体管的所述控制电极直接耦接至所述浮置栅极。2. 根据权利要求1所述的非易失性存储单元，还包含： 形成于所述半导体材料的第三部分内的第三隔离结构，所述第三隔离结构从所述表面 延伸到所述半导体材料的所述第三部分之内并且具有第一面和第二面，所述半导体材料的 在所述第二隔离区的所述第二面与所述第三隔离区的所述第一面之间的部分用作第四有 源区； 由所述第四有源区形成的为所述第一导电类型的第一掺杂区；以及 与所述第一掺杂区接触的基板触头。3. 根据权利要求1所述的非易失性存储单元，其中所述第一电容器和所述隧穿增强型 器件包含： 在所述第一有源区内的为第二导电类型和第一掺杂浓度的第一掺杂区； 在所述第二有源区内的为所述第二导电类型和第二掺杂浓度的第二掺杂区； 在所述第一有源区和所述第二有源区之上的绝缘层； 在所述绝缘层的位于所述第一有源区上方的部分之上的第一栅极导体以及在所述绝 缘层的位于所述第二有源区上方的部分之上的第二栅极导体，所述第一栅极导体具有第一 侧壁及第二侧壁并且所述第二栅极导体具有第一侧壁及第二侧壁； 在所述第二掺杂区内的为所述第一导电类型的第三掺杂区以及在所述第二掺杂区内 的为所述第一导电类型的第四掺杂区，所述第三掺杂区与所述第一栅极导体的所述第一侧 壁横向相邻，并且所述第三掺杂区与所述第二栅极导体的所述第一侧壁横向相邻； 与所述第三掺杂区相邻的且横向位于所述第三掺杂区与所述第一隔离区之间的为所 述第一导电类型的第五掺杂区； 与所述第四掺杂区相邻的且横向位于所述第三掺杂区与所述第一隔离区之间的为所 述第一导电类型的第六掺杂区； 与所述第五掺杂区相邻的且横向位于所述第五掺杂区与所述第一隔离区之间的为所 述第二导电类型的第七掺杂区；以及 与所述第六掺杂区相邻的且横向位于所述第六掺杂区与所述第二隔离区之间的为所 述第二导电类型的第八掺杂区。4. 根据权利要求3所述的非易失性存储单元，其中所述第一电容器的所述第一电极与 所述第五掺杂区及所述第七掺杂区接触；并且所述隧穿增强型器件的所述第一电极与所述 第六掺杂区及所述第八掺杂区接触。5. -种存储器件，其特征在于包含： 具有第一电极和第二电极的第一电容器，所述第一电容器的所述第一电极用作所述存 储器件的第一控制栅极； 具有第一电极和第二电极的第二电容器，所述第二电容器的所述第一电极用作所述存 储器件的擦除栅极，并且所述第二电容器的所述第二电极与所述第一电容器的所述第二电 极耦接以形成第一浮置栅极；以及 具有控制电极、第一载流电极及第二载流电极的晶体管，所述晶体管的所述控制电极 直接耦接至所述第一浮置栅极。6. 根据权利要求5所述的存储器件，其中所述第一电容器、所述第二电容器和所述晶 体管按单片集成在一起。7. 根据权利要求6所述的存储器件，其中所述第一电容器包含： 第一导电类型的半导体材料； 形成于所述半导体材料的第一部分之上的第一绝缘层； 形成于所述绝缘层之上的栅极导体，所述栅极导体具有第一面和第二面并且用作所述 第一电容器的所述第二电极； 形成于所述半导体材料的与所述栅极导体的所述第一面相邻的第二部分内的为所述 第一导电类型的第一掺杂区； 形成于所述半导体材料的第三部分内的为第二导电类型的第二掺杂区； 形成于所述半导体材料的与所述栅极导体的所述第二面相邻的第四部分内的为所述 第一导电类型的第三掺杂区； 与所述第一掺杂区及所述第二掺杂区电接触的所述第一电极；以及 与所述第三掺杂区电接触的第三电极。8. 根据权利要求5所述的存储器件，其中所述第二电容器包含： 第一导电类型的半导体材料； 形成于所述半导体材料的第一部分之上的第一绝缘层； 形成于所述绝缘层之上的栅极导体，所述栅极导体具有第一面和第二面并且用作所述 第二电容器的所述第一电极； 形成于所述半导体材料的与所述栅极导体的所述第一面相邻的第二部分内的为所述 第一导电类型的第一掺杂区； 形成于所述半导体材料的第三部分内的为第二导电类型的第二掺杂区； 形成于所述半导体材料的与所述栅极导体的所述第二面相邻的第四部分内的为所述 第一导电类型的第三掺杂区； 与所述第一掺杂区及所述第二掺杂区电接触的所述第二电极；以及 与所述第三掺杂区电接触的第三电极。9. 根据权利要求5所述的存储器件，其中所述晶体管包含： 第一导电类型的半导体材料； 形成于所述半导体材料的第一部分之上的第一绝缘层； 形成于所述绝缘层之上的栅极导体，所述栅极导体具有第一面和第二面； 形成于所述半导体材料的与所述栅极导体的所述第一面相邻的第二部分内的为第二 导电类型的第一掺杂区； 形成于所述半导体材料的与所述栅极导体的所述第二面相邻的第三部分内的为所述 第二导电类型的第二掺杂区； 与所述第一掺杂区电接触的所述第一电极；以及 与所述第二掺杂区电接触的第二电极。10. -种非易失性存储单元，其特征在于包含： 为第一导电类型及第一浓度的且具有主表面的半导体材料，所述半导体材料被多个隔 离区分隔成多个有源区，第一有源区在第一隔离区与第二隔离区之间，第二有源区在所述 第二隔离区与第三隔离区之间，第三有源区在所述第三隔离区与第四隔离区之间； 由所述第一有源区形成的第一半导体器件，所述第一半导体器件包含： 形成于所述第一有源区的所述半导体材料之上的第一栅极结构，所述第一栅极结构具 有第一面和第二面； 形成于所述第一有源区的第一部分内的且与所述第一栅极结构的所述第一面对准的 为所述第一导电类型及第二浓度的第一掺杂区； 形成于所述第一有源区的第二部分内且与所述第一掺杂区相邻的为所述第一导电类 型及第三浓度的第二掺杂区； 形成于所述第一有源区的第三部分内的为第二导电类型及第四浓度的第三掺杂区，所 述第三掺杂区与所述第二掺杂区相邻且与所述第一掺杂区横向间隔开； 与所述第二掺杂区及所述第三掺杂区接触的第一电极； 由所述第二有源区形成的第二半导体器件，所述第二半导体器件包含： 形成于所述第二有源区的所述半导体材料之上的第二栅极结构，所述第二栅极结构具 有第一面和第二面； 形成于所述第二有源区的第一部分内且与所述第二栅极结构的所述第一面对准的为 所述第一导电类型及第五浓度的第四掺杂区； 形成于所述第二有源区的第二部分内且与所述第四掺杂区相邻的为所述第一导电类 型及第六浓度的第五掺杂区； 形成于所述第二有源区的第三部分内的为所述第二导电类型及第七浓度的第六掺杂 区，所述第六掺杂区与所述第五掺杂区相邻且与所述第四掺杂区横向间隔开； 与所述第六掺杂区及所述第七掺杂区接触的第二电极； 形成于所述第三有源区的所述半导体材料之上的第三栅极结构，所述第三栅极结构具 有第一面和第二面； 形成于所述第三有源区的第一部分内且与所述第三栅极结构的所述第一面对准的为 所述第二导电类型及第八浓度的第七掺杂区； 形成于所述第三有源区的第二部分内且与所述第八掺杂区相邻的为所述第二导电类 型及第九浓度的第八掺杂区； 与所述第七掺杂区及所述第八掺杂区接触的第三电极； 形成于所述第三有源区的第三部分内且与所述第三栅极结构的所述第二面对准的为 所述第二导电类型及第十浓度的第九掺杂区； 形成于所述第三有源区的第四部分内且与所述第九掺杂区相邻的为所述第二导电类 型及第十一浓度的第十掺杂区； 与所述第九掺杂区及所述第十掺杂区接触的第四电极。
【专利摘要】本实用新型涉及非易失性存储单元与存储器件，所公开的实施例包含电容器、隧穿增强型器件及晶体管。根据一种实施例，电容器具有第一及第二电极，其中该电容器的第一电极用作存储器件的控制栅极。隧穿增强型器件具有第一电极和第二电极，其中第二电容器的第一电极用作存储器件的擦除栅极，并且隧穿增强型器件的第二电极耦接至电容器的第二电极以形成浮置栅极。该晶体管具有控制电极和一对载流电极，其中该晶体管的控制电极与浮置栅极直接耦接。
【IPC分类】H01L27/115, H01L21/8247
【公开号】CN204966499
【申请号】CN201520769859
【发明人】T·C·H·姚, G·J·斯歌特
【申请人】半导体元件工业有限责任公司
【公开日】2016年1月13日
【申请日】2015年9月30日
【公告号】DE202015106544U1, US20160163721