基线校正装置的制作方法

专利名称：基线校正装置的制作方法
技术领域：
本发明涉及对存储介质的存取技术，特别涉及对输入信号的基线进行 校正的基线校正装置。
背景技术：
近年来，在盘驱动领域，能提高记录密度的垂直磁记录方式的盘存储 装置备受瞩目。在以往的水平磁记录方式的盘驱动中，对应于二值记录数 据的磁化沿盘介质的盘面方向形成。与此不同，在垂直磁记录方式的盘驱 动中，该^磁化沿盘介质的纵深方向形成。一般而言，在盘驱动中，数据通过NRZ ( non return to zero:不归零) 记录编码法被记录在盘介质上。在由头(head)从该盘介质上读出记录数 据时，在水平磁记录方式下，该再现信号(读信号)成为双脉冲(di-pulse) 信号串。另一方面，在垂直磁记录方式中，该再现信号成为包含直流(DC) 的低频分量的脉沖信号串。一般而言，在盘驱动的读通道系统(包括读放大器的再现信号处理系 统)中，读放大器、AC耦合等模拟前端电路具有低频截止特性。这是为 了从再现信号中除去不需要的低频噪声分量，改善再现信号的SNR(信号 /噪声比)等。在垂直磁记录方式中，已知会出现如下的现象，即，由于再现信号中 含有低频分量，所以在被具有低频截止特性的模拟前端电路隔断(cut)低 频噪声分量时，再现信号的基线会发生变动。若发生这种再现信号的基线 变动，则会产生在基于再现信号对记录数据进行解码时误码率(解码误码 率)变高的问题。为了改善上述问题，想到降低读通道系统的低频截止频率的方法。但 是，若只扩大通过频带，则无法隔断低频噪声分量，由此会导致再现信号 的SNR变差。另外，尤其是读放大器一般都对1/f噪声等低频噪声敏感， 所以将导致SNR进一步变差。因此，在垂直磁记录方式中，若单纯降低读通道系统的低频截止频率，则误码率会变高。作为以往的应对基线变动的方法，提出有求出基线的理想值，取该理 想值与实际的基线值的差，将该值反馈至AD转换器之前的级进行校正的 技术(例如，参照专利文献l)。另外，提出有通过求出基线的变动分量 的逆特性，并求出与变动了的基线的差，来获得无变动的基线的技术(例 如，参照专利文献2)。另外，还提出有检测模拟信号的直流分量，使用其合计值对基线变动进行校正的方法(例如，参照专利文献3)。 专利文献1 :特开2004-127409号公报 专利文献2 :特开平11-185209号公报 专利文献3 :特开平11-266185号公报
发明内容
〔本发明所要解决的课题〕本发明人在这样的情况下，认识到以下课题。以往都是计算用于校正基 线的校正量，反馈至前级进行校正的，所以进行校正的时机会延迟计算校正 量所用的时间。近年的存储装置要求以超过1Gbps的速度进行读写的访问， 所以这种延迟可能造成致命的影响。即，虽然进行了基线的校正，但由于用 于该校正的校正量是基于过去的数据求出的，所以导致无法进行准确的校正。 因此，在要求以更高速进行访问的情况下，存在该基线的变动会给纠错等的 后级电路带来不良的影响这样的问题。本发明是鉴于这种情况而完成的，其目的在于提供一种在被要求高速 访问的存储装置中能高效地对基线的变动进行校正的技术。 〔用于解决课题的手段〕为了解决上述课题，本发明的一种方案的基线校正装置通过具有如下 结构来对数字信号的基线变动进行校正，该基线校正装置包括输入部， 被输入AD转换后的数字信号；基线变动判定部，基于被输入到输入部的 数字信号，判定其有无长期性变动；校正信号生成部，基于被输入到输入 部的数字信号，生成依赖于其长期性变动的校正信号；校正部，基于判定 部的输出，在判定为存在基线的变动时，基于校正信号生成部的校正信号 对来自输入部的数字信号进行校正，而在判定为不存在基线的变动时，不 对来自输入部的数字信号进行校正。这里，所谓"判定有无长期性变动"，包括判定在预定期间内所输入的 数字信号表示的基线是否发生了变动。所谓"生成依赖于长期性变动的校 正信号"，包括推算基线的变动量，将推算出的变动量规定为进行校正的 量，在这种情况下，校正信号既可以是推算出的变动量，也可以是推算出 的变动量乘以权重后的值。根据该方案，通过仅在存在基线的变动时进行 校正，能进行高效率的校正。本发明的另一方案还是基线校正装置。该装置通过具有如下结构来对数字信号的基线变动进行校正，包括输入部，被输入AD转换后的数字 信号；转换部，将被输入到输入部的数字信号转换成随时间经过取三值中 的任一者的判定信号；移动平均化部，取来自转换部的判定信号的移动平 均；判定部，基于移动平均化部的输出，对判定信号是否随时间经过取得 平衡进行判定；校正部，基于判定部的输出，在判定信号没有随时间经过 取得平衡时，对来自输入部的数字信号进行校正，而在判定信号随时间经 过取得平衡时，不对数字信号进行校正。这里，所谓"随时间经过取得平衡"，包括在一定期间内，基线的变动 量收敛在预定的范围内的情形。根据该方案，通过仅在判定信号没有随时 间经过取得平衡时进行校正，能高效地进行校正。而且，通过使用三值的 判定信号，能容易地进行判定。也可以是移动平均化部在判定信号中三值的中央值持续预定期间时、 或者夹着该中央值位于相反侧的二值的个数的差在预定区间内小于或等 于预定数的第一情况下，和夹着中央值位于相反侧的二值的个数的差在预 定区间内大于或等于预定数的第二情况下，产生不同的输出，并且，判定 部基于移动平均化部的输出，在第 一 情况时判定为判定信号的值随时间经 过取得平衡。这里，所谓"三值的中央值"，包括三值中正当中的值。另外，所谓"夹 着中央值位于相反侧的二值"包括三值中的最大值和最小值。在这种情况 下，通过使用三值的判定信号，能容易地进行判定。也可以是判定信号是"-l"、 "0"、 'T，这三值，移动平均化部将这三值 分别转换成"0"、 "1"、 "2"的转换信号，并且对转换信号随时间经过的变化 进行预定期间的相加运算后输出，当相加运算后的输出在预定范围内时判 定部判定为判定信号是第 一 情况。所谓"对随时间经过的变化进行预定期间的相加运算后输出，，，可以是移动平均处理等平均化处理。在这种情况 下，通过使用"0，，以上的转换信号，能容易地实现后级的电路结构。可以是校正部包括基于数字信号的移动平均对数字信号的基线进行 校正的校正单元。通过使用移动平均进行校正，能一边追踪变动， 一边进行准确的4交正。可以是判定信号是"-r，、 "o"、 "r，这三值，移动平均化部将这三值分 别转换成"o"以上的转换信号，并且对转换信号的随时间经过的变化进行 预定期间的相加运算后输出，当相加运算后的输出在预定范围内时判定部 判定为判定信号是第一情况。在这种情况下，通过使用"o，，以上的转换信 号，能容易地实现后级的电路结构。本发明的另一方案是信号处理装置。该装置是被设置在对输入信号施 以预定的处理的处理路径中的基线变动校正部，该基线变动校正部包括基线变动量导出部，导出被施加了预定的处理的信号的基线变动量；调整 部，调整由基线变动量导出部导出的基线变动量，输出基线的校正量。 根据该方案，能高效地对基线的变动进行校正。本发明的另一方案还是信号处理装置。在该信号处理装置中，在处理 路径中设置有A/D转换器，基线变动校正部被配置在作为该A/D转化器 的输出侧的数字信号路径中，并且，通过前馈控制对基线的变动进行校正。根据该方案，通过前馈控制进行校正，所以能与瞬时变动对应地校正基 线的变动。本发明的再一个方案还是信号处理装置。在该信号处理装置中，调整 部包括平均部，计算基线变动量导出部的输出信号的平均值；加权部， 使平均部所计算出的平均值乘以预定的权重系数。根据该方案，通过取平均，能够减少噪声等的影响。而且，通过权重系 数能够调节反应速度。本发明的再一个方案还是信号处理装置。在该信号处理装置中，基线 变动校正部包括控制是否允许进行校正的校正许可控制部，基线变动校正 部基于校正许可控制部的控制，通过前馈控制实施信号的基线变动的校 正。根据该方案，先判定是否允许进行校正再对基线变动进行校正，所以 能高效地进行校正。本发明的再一个方案还是信号处理装置。在该信号处理装置中，校正 许可控制部在判定为不需要进行基线变动的校正时，禁止由基线变动校正 部进行校正。根据该方案，在不应该校正时不进行校正，所以能高效地进行校正。 本发明的再一个方案还是信号处理装置。在该信号处理装置中，校正许可控制部在基线变动量小于预定的阈值时，判定为不需要进行基线变动的才交正。根据该方案，通过阈值来判断是否允许进行校正，所以能进行灵活的控制。本发明的再一个方案还是信号处理装置。在该信号处理装置中，变动量导出部包括限幅器，对被施以了预定的处理的信号进行硬判定处理； 减法器，从被施以了预定的处理的信号减去由限幅器进行了硬判定处理的信号。根据该方案，通过使用硬判定处理的结果，能高速地求出变动量。本发明的再一个方案还是信号处理装置。在该信号处理装置中，变动 量导出部还包括选择器，该选择器将被施以了预定的处理的信号和平均部 的输出信号作为输入，按照预定的选择信号，将被施以了预定的处理的信 号和平均部的输出信号中的任一者的信号输出到限幅器。根据该方案，可以通过选择器选择成为计算变动量的基础的信号，所 以能进行灵活的控制。而且，通过将成为计算变动量的基础的信号作为平 均部的输出，能导出更准确的变动量。本发明的再一个方案是信号处理方法。该方法包括基线变动量导出 步骤，导出被施以了预定的处理的信号的基线的变动量；调整步骤，调整 由基线变动量导出步骤导出的基线的变动量并输出基线的校正量。根据该方案，能高效地对基线的变动进行校正。本发明的再 一 个方案是存储系统，该存储系统是包括将数据写入到存 储装置的写通道，和读出被存储在存储装置中的数据的读通道的信号存储 系统，写通道包括第l编码部，对数据进行游程长度编码，第2编码部， 使用低密度奇偶校验编码将由第1编码部编码了的数据进一步编码；写入 部，将由第2编码部编码了的数据写入到存储装置；读通道包括基线变 动校正部，对从存储装置读出的数据的基线变动进行校正；软输出检测部，计算由基线变动校正部校正了基线的数据的似然度并输出软判定值；第2 解码部，对应于第2编码部，对从软输出检测部输出的数据进行解码；第 l解码部，对应于第l编码部，对由第2解码部解码了的数据进行解码； 基线变动校正部包括基线变动量导出部，导出被施以了预定的处理的信 号的基线的变动量；调整部，调整由基线变动量导出部导出的基线的变动 量并输出基线的校正量。根据该方案，能高效地对基线变动进行校正，所以可以降低由基线的 变动给后级的解码部等带来的影响，能更高速地对存储系统进行存取。本发明的再一个方案是存储系统。该存储系统还包括存储装置，用 于存储数据；控制部，控制对存储装置的数据的写入，和从存储装置的数 据的读出；读通道按照控制部的指示，读出存储在存储装置中的数据，写 通道按照控制部的指示将预定的数据写入到存储装置。根据该方案，能高效地对基线变动进行校正，所以可以降低由基线的 变动给后级的解码部等带来的影响，能更高速地对存储系统进行存取。本发明的再一个方案是半导体集成电路。该半导体集成电路是包括将 数据写入到存储装置的写通道，和读出被存储在存储装置中的数据的读通 道的半导体集成电路，写通道包括第1编码部，对数据进行游程长度编 码；第2编码部，使用低密度奇偶校验编码将由第1编码部编码了的数据 编码；写入部，将由第2编码部编码了的数据写入到存储装置；读通道包 括基线变动校正部，对从存储装置读出的数据的基线变动进行校正；软 输出检测部，计算由基线变动校正部校正了基线的数据的似然度并输出软 判定值；第2解码部，对应于第2编码部，对从软输出检测部输出的数据 进行解码；第l解码部，对应于第l编码部，对由第2解码部解码了的数 据进行解码；基线变动校正部包括基线变动量导出部，导出施以了预定 的处理的信号的基线的变动量；调整部，调整由基线变动量导出部导出的 基线的变动量并输出基线的校正量。而且，至少一体集成在一个半导体衬 底上 根据该方案，能高效地对基线变动进行校正，所以可以降低由基线的 变动给后级的解码部等带来的影响，能更高速地对存储系统进行存取。另外，将以上结构要件的任意组合、本发明的结构要件及表达方式在 方法、装置、系统等之间相互转换的方案，作为本发明的实施方式也是有效的。


图l是表示本发明的第1实施方式的磁盘装置的结构例的图。图2是表示图1的R/W通道的结构例的图。图3是表示图2的第1基线变动校正部的结构例的图。图4是表示图3的基线变动量导出部的结构例的图。图5是表示图2的第1基线变动校正部的结构的变形例的图。图6是表示图5的基线变动量导出部的结构例的图。图7是表示图5的校正许可判定部的结构例的图。图8是表示本发明的第2实施方式的R/W通道的结构例的图。图9是表示图8的第2基线变动校正部的结构例的图。图IO是表示图9的基线变动量导出部的结构例的图。图11是表示本发明的第3实施方式的R/W通道的结构例的图。图12是表示图11的第3基线变动校正部的结构例的图。图13是表示图11的R/W通道的结构例的一部分的图。
具体实施方式
以下参照优选实施方式"i兌明本发明。这些实施方式用于举例-说明本发 明，但并非限定本发明的范围。下面参照

本发明的实施方式。 (第1实施方式)在具体说明本发明的第1实施方式之前，首先简单4又述本实施方式的 存储装置。本实施方式的存储装置包括硬盘控制器、磁盘装置、以及包含 读通道和写通道的读写通道。在读通道中，以前馈控制对从磁盘装置读出 的数据进行前述的基线变动的校正。通过采用这种结构，即使是基线在瞬 时发生大的变动的情况下，也能不受校正时所需要的延迟的影响地、高效 地对基线变动进行校正。详细情况在后面叙述。图l是表示本发明的第1实施方式的磁盘装置100的结构例的图。图 1的磁盘装置100大致由硬盘控制器1 (以下简称"HDCr，)、中央处理运 算装置2 (以下简称"CPU2")、读写通道3 (以下简称"R/W通道3")、音圈电机/主轴电机控制部4 (以下简称"VCM/SPM控制部4")、以及盘盒 (disk enclosure) 5 (以下简称"DE5")构成。 一般，HDC1、 CPU2、 R/W 通道3 、以及VCM/SPM控制部4构成在同 一基板上。HDC1包括控制HDC1整体的主控制部11、数据格式控制部12、纠错编 码控制部13 (以下简称"ECC控制部13"。)、以及緩冲RAM14。 HDC1经由 未图示的接口部与主机系统连接。而且，还经由R/W通道3与DE5连接， 通过主控制部11的控制，在主机与DE5之间进行数据传送。该HDC1被输 入由R/W通道3生成的读基准时钟(RRCK )。数据格式控制部12将从主机 传送来的数据转换成适于记录到盘介质50上的格式，反之，将从盘介质50 再现出来的数据转换成适于传送给主机的格式。盘介质50例如包括磁盘。ECC 控制部13为了能对从盘介质50再现出的数据所包含的误码进行修正和检观'J， 将要记录的数据作为信息符号(symbol),附加冗余符号。另外，ECC控制部 13对所再现出的数据中是否存在误码进行判断，当存在误码时进行修正或者 检测。但是，能够进行纠错的符号数是有限的，与冗余数据的长度有关。即， 若附加较多的冗余数据，则格式效率会变差，所以与能够纠错的符号数要进 行权衡。在利用里德-索罗蒙(Reed-Solomon) ( RS )编码作为ECC来进行纠 错时，最多能修正(冗余符号数/2 )个误码。緩沖RAM14暂时保存从主机传 送来的数据，在适当的时刻(timing)传送给R/W通道3。反之，暂时保存 从R/W通道3传送来的读数据，在ECC解码处理等结束后，在适当的时刻 传送给主机。CPU2包括闪存ROM21 (以下简称"FROM21")、和RAM22,与HDC1 、 R/W通道3、 VCM/SPM控制部4、以及DE5相连接。FROM21中保存有CPU2 的工作程序。R/W通道3大致分为写通道31和读通道32,与HDC1之间进行所要记 录的数据和所再现出的数据的传送。另外，R/W通道3与DE5相连接，发送 记录信号，接收再现信号。详细情况在后面叙述。VCM/SPM控制部4控制DE5中的音圈电机52 (以下简称"VCM52") 和主轴电机53 (以下简称"SPM53")。DE5与R/W通道3相连接，接收记录信号，发送再现信号。而且，DE5 与VCM/SPM控制部4连接。DE5包括盘介质50、头51、 VCM52、 SPM53、 以及前置放大器54等。在图1的磁盘装置100中，是假设盘介质50是一张并且头51仅配置在盘介质50的一侧的情况，但也可以是多个盘介质50层叠 配置的结构。另外，头51 —般是对应于盘介质50的各个面而设置的。由R/W 通道发送出的记录信号经由DE5内的前置放大器54被提供给头51,由头 51记录到盘介质50上。反之，由头51从盘介质50再现出的信号经由前置 放大器54被发送到R/W通道3。 DE5内的VCM52为使头51定位在盘介质 50上的目标位置而使头51沿盘介质50的半径方向移动。另外，SPM53使盘 介质50旋转。这里，使用图2说明R/W通道3。图2是表示图1的R/W通道3的结构 例的图。R/W通道3大致来分的话，由写通道31和读通道32构成。写通道31包括字节接口部301、扰码器302、游程长度控制编码部303 (以下简称"RLL编码部303")、低密度奇偶校验编码部304(以下简称"LDPC 编码部304")、写入补偿部305 (以下简称"写预补偿部305")、驱动器306。在字节接口部301中，从HDC1传送来的数据被作为输入数据进行处理。 要写入到介质中的数据被按1扇区(sector)单位从HDC1输入。此时不仅是 l扇区量的用户数据(512字节)，由HDC1附加的ECC字节也一并被输入。 数据总线通常为l字节(8比特)，由字节接口部301作为输入数据处理。扰 码器302将写数据转换成随机的序列。反复进行相同规则的数据操作是为了 防止对读时的检测性能带来不良影响，从而使误码率变差。RLL编码部303 用于限制0的最大连续长度。通过限制0的最大连续长度，使之成为适合于 读时的自动增益控制部317 (以下简称"AGC317")等的数据序列。LDPC编码部304包括对数据系列进行LDPC编码并生成包含作为冗余 比特的奇偶校验位的序列的功能。LDPC编码是通过对被称为生成矩阵的kxn 矩阵左乘长度为k的数据序列来进行的。对应于该生成矩阵的校验矩阵H中 所包含的各元素是0或1,由于1的数量少于0的数量，所以被称作低密度 奇偶校验码(Low Density Parity Check Codes )。利用该1和0的配置，能够 在后述的LDPC解码部322中高效地进行纠错。写预补偿部305是对介质上由于连续的磁化跃迁而产生的非线性畸变进 行补偿的电路。从写数据中检测出补偿所需要的规则，预先调整写电流波形 使得在正确位置产生磁化跃迁。驱动器306是输出对应于模拟ECL电平的信 号的驱动器。来自驱动器306的输出被发送到未图示的DE5,并通过前置放 大器54被发送到头51，写数据被记录在盘介质50上。读通道32由可变增益放大器31K以下简称"VGA3U")、低通滤波器312 (以下简称"LPF312" )、 AGC317、模拟/数字转换器313 (以下简称 "ADC313")、频率合成器314、滤波器315、软输出检测部320、 LDPC解码 部322、同步信号检测部321、游程长度控制解码部323 (以下简称"RLL解 码部323")、反扰码器324、第1基线变动校正部(first baseline wander corrector ) 330构成。VGA311和AGC317调整从未图示的前置放大器54发送来的数据的读波 形的振幅。AGC317对理想的振幅与实际的振幅进行比较，确定应该对 VGA311设定的增益。LPF312可以调整截止频率和提升(boost)量，负责高 频噪声的减少和向局部响应(Partial Response ，以下简称"PR，，)波形的均衡(equalization)的一部分。虽然用LPF312执行对PR波形的均衡，但由于头 的上移量的变动、介质的不均匀性、以及电机的旋转变动等诸多因素，难以 由模拟的LPF实现完全的均衡，所以使用配置在后级、更具适应性的滤波器 315来再次对PR波形进行均衡。滤波器315也可以具有自适应地调整其抽头(tap)系数的功能。频率合成器314生成ADC313的采样用时钟。ADC313 是通过AD转换直接得到同步采样的结构。此外，除该结构外，也可以是通 过AD转换取得非同步采样的结构。在这种情况下，只要在ADC313的后级 进一步设置零相位重启部、定时控制部、以及插值滤波器即可。需要从非同 步采样取得同步采样，这些功能块承担该作用。零相位重启部是用于确定初 始相位的功能块，是为了尽可能早地取得同步采样而使用的。确定了初始相 位后，定时控制部对理想的采样值与实际的采样值进行比较，检测相位的偏 差。通过使用这些来确定插值滤波器的参数，从而能够取得同步采样。第1基线变动校正部330利用前馈控制对基线的变动进行校正。详细情 况在后面叙述。软输出检测部320为了避免码间干涉所导致的解码特性的变差，使用作 为维特比算法的 一种的软输出维特比算法(Soft-Output Viterbi Algorithm ，以 下简称"SOVA，，)。即，为了解决随着近年来的磁盘装置的记录密度的上升， 所记录的码间的干涉变大，解码特性变差这一课题，作为克服这种缺陷的方 式，使用利用了基于码间干涉的局部响应的最大似然解码(Partial Response Maximum Likelihood,以下简称"PRML")方式。PRML方式是求出使再现信 号的局部响应的似然度最大的信号序列的方式。来自软输出检测部320的输出可以用作LDPC解码部322的软值输入。例如，作为SOVA的输出，假设 输出了 (0.71、 0.18、 0.45、 0.45、 0.9)这些软值。这些值以数值来表示为0 的可能性大还是为1的可能性大。例如，第1个值0.71表示为1的可能性大， 第4个值0.45表示虽然为O的可能性大，但为l的可能性也不小。以往的维 特比检测器的输出是硬值，对SOVA的输出进行硬判定。在上述例子的情况 下，是(l、 0、 0、 0、 1)。硬值仅表明是O还是l,丧失了为哪一者的可能 性高这样的信息。因此，向LDPC解码部322输入软值将提升解码性能。LDPC解码部322具有从被LDPC编码了的数据序列复原回LDPC编码 前的序列的功能。作为解码的方法，主要有sum-product解码法和min-sum解 码法，在解码性能方面sum-product解码法较为有利，而min-sum解码法则具 有易于通过硬件来实现的特征。在使用LDPC编码的实际的解码操作中，通 过在软输出检测部320与LDPC解码部322之间反复进行解码，能取得非常 良好的解码性能。为此，实际上需要采用排列多级软输出检测部320和LDPC 解码部322的结构。 一般，LDPC解码要求出被称作事前值和事后值的值， 进而经由数字似然度检测用均值化器(Digital Aided Equalizer,以下简称 "DAE")再次计算事前值和事后值。在经过预定次数、或者判断为已不再包 含误码时，对此刻正在求解的似然度进行硬判定，输出二值的解码数据。在 这里，对于是否已不再包含误码，可以通过将检查矩阵与包含冗余数据序列 的解码数据相乘，看其结果是否为0矩阵来进行判断。在这种情况下，若结 果成为0矩阵，则判断为通过修正，解码数据中已不包含误码，另外，若结 果不是0矩阵，则判断为解码数据中仍然包含没修正完的误码。作为其他判 断是否已不再包含误码的方法，将LDPC编码时使用的生成矩阵与解码对象 的数据中除去冗余数据序列的数据序列相乘，从而求出冗余比特。接下来通 过对冗余比特进行硬判定，与冗余数据序列进行比较，看两者是否一致来判 断误码是否已被修正。在这里，所谓硬判定，例如是指若大于预定的阈值则 判断为"1"，若小于预定的阈值则判定为"0"。同步信号检测部321具有检测被附加在数据的起始处的同步信号(Sync Mark )，识别数据的起始位置的作用。RLL解码部323对从LDPC解码部322 输出的数据进行写通道31的RLL编码部303的逆操作，复原回最初的数据 序列。反扰码器324进行写通道31的扰码器302的逆操作，复原回原来的数 据序列。此处所生成的数据被传送到HDC1。在这里，说明第1基线变动校正部330。图3是表示图2的第1基线变 动校正部330的结构例的图。第1基线变动校正部330包括基线变动量导出 部332、变动量微调整部334、以及变动微校正部(fine wander corrector) 336。图4是表示图3的基线变动量导出部332的结构例的图。基线变动量导 出部332包括第1限幅器348和第1微校正量计算部350。基线变动量导出 部332首先将从滤波器315输出的信号作为第1限幅器348的输入，进行三 值的硬判定，判定是正负0附近的值、还是正侧的值、或者是负侧的值。接 下来通过在第1微校正量计算部350中取从滤波器315输出的信号与进行了 三值判定的值的差，来求出与三值中任一值之间的距离。所谓三值，例如是指在未图示的ADC313的输出中，作为中间的值的0、 0加上阈值a后的值即0+a、 O减去阈值a后的值即0-a这三个值。例如，在 将a取为1时，成为(-1、 0、 +1)这三个值。所谓三值的硬判定，例如是指 当成为硬判定的对象的数据为"ADC313的最小值的一半以下"时判定为 "ADC313的最小值"，在"ADC313的最大值的一半以上"时判定为"ADC313 的最大值"，除此之外的情况下判定为"士0"等。例如，ADC313的最大值是"+1"、 最小值是"-l，，时的三值的硬判定，在成为对象的数据为"-0.5，，以下时判定为"-r，，在"o.5，，以上时判定为"+r，，另外，在大于"-o.5，，且小于"o.5"时判定为"±0"。通过进行如上述这样的硬判定，判定成为硬判定的对象的数据偏向正和负的哪一侧，在此基础上，再由第1微校正量计算部350求出与该值之间的 距离。基于该距离，为了判定有无长期的变动而由后述的第1平均化部340 计算移动平均。由此，能够判定信号是否存在产生偏差的趋势、以及偏差到 何种程度。 一般，当在较长的区间内观测未图示的ADC313的输出信号序列 时，可以说"+l"与"-l"的个数大致均等。于是，当在较长的区间内进行平均时， 其平均值随时间经过而取得平衡，理想状态下应该成为"士0"。但是，在基线 发生变动时，则会出现随时间经过无法取得平衡，ADC313的"士0"或者向正 侧、或者向负侧偏移的现象，所以即使取平均值，也不变成"士0"。即，由于 基线依赖于该平均值变动，所以通过使用该平均值对变动量进行校正，就能 对基线变动进行校正。这里，所谓基线的变动，是指基线、即ADC313的"士0"的值向正侧、或者负侧的任一者偏移等。例如，若向正方向偏移了"+r，，则原本取"-r值的数据D1被判定为"0",原本取"0"值的数据D2被判定为"+1"。换言之，由于本应是"-r，的数据di因基线变动而变成了"o"，导致被输入到未图示的后级的软输出检测部320的"O"在软输出检测部320的处理中引起误差，进而使得在 更后级的LDPC解码部322等中难以判定是"r，还是"-r，。同样地，原本应该没有确定是"+r，还是"-r的为"o"的数据D2则仅被判定为"+r，。于是，在后级的LDPC解码部322等的处理结果中，数据Dl被作为"-l"或者"l"中的某一者的值输出，另外，数据D2则被判定为"+r，。与在基线没有发生变动时，数据Dl必定被判定为"-l"，而数据D2被判定为"+r，或者"-r，中的某一者的 值的情况相比，所输出的结果中会出现不一致的情况。这样，就使得LDPC 解码部322的解码能力降低，或者产生反复的次数增加等延迟，结果导致读 出数据的速度大幅降低。所以，通过前述这样的反馈控制，即使在基线瞬时 发生大的变动的情况下也能进行追踪校正，通过该结构能够提升软输出检测 部320、 LDPC解码部322、以及安装了这些单元的存储装置的性能。接下来，说明变动量微调整部334。变动量微调整部334包括第1平均 化部340、和第1加权部342。第1平均化部340求出预先确定的区间的平均 值。本实施方式的基线的校正以追踪瞬时变动为目的，所以第1平均化部340 中的平均处理不是使用区间平均，而是使用移动平均。另外，第l加权部342 进行使从第1平均化部340输出的平均值与预先确定的权重系数相乘的处理 来求出微校正量。此外，由于第1基线变动校正部330进行的是基于前馈控 制的校正，所以该权重系数优选小于等于1。接下来说明变动微校正部336。变动微校正部336通过进行从滤波器315 的输出减去由变动量微调整部334求出的微校正量的处理，来对基线变动进 行微校正。此外，第1平均化部340的平均区间既可以是从外部赋予的，也可以是 动态变更的。另外，第1加权部342的权重系数既可以是从外部赋予的，也 可以是动态变更的。在这里，说明第1基线变动校正部330的变形例。图5是表示图2的第 1基线变动校正部330的结构的变形例的图。此外，对于与图3相同的部分 标注相同的标号并省略相关的说明。与图3的不同点在于，第1基线变动校 正部330还包括第1校正许可控制部338和4t正许可判定部344。进而，不 同点还在于基线变动量导出部332将第1平均化部340的输出结果作为输入之一。图6是表示图5的基线变动量导出部332的结构例的图。基线变动量导 出部332包括第1选择器346、第1限幅器348、第1微校正量计算部350、 以及第2微校正量计算部351。图6的基线变动量导出部332首先将来自滤 波器315的输出信号、和作为图5中所示的第1平均化部340的输出的平均 值作为第1选择器346的输入。第1选择器346按照从外部输入的控制信号， 将从滤波器315输出的信号、和对该滤波器315的输出信号进行了校正的值 中的任一者的值输出到第1限幅器348。这里的校正通过由第2微校正量计 算部351从滤波器315的输出减去图5所示的第1平均化部340的输出来进 行。第1限幅器348和第1微校正量计算部350与前述的相同，所以省略对 其的说明。这样，不是使用来自滤波器315的输出信号本身，而是将用从第l平均 化部340输出的平均值对滤波器315的输出信号进行校正后的值用于微校正 量的计算，从而能够计算出精度更优良的微校正量。采用这种结构的理由如 下。这是因为滤波器315的输出信号在这个阶段还包含有基线变动，可以说 并不是准确的值。不是使用滤波器315的输出信号，而是使用被平均化了的、 对基线变动进行了校正的值，由第1限幅器348和第1微校正量计算部350 求出微校正量，这样就取得了对微校正量进行校正这一效果。于是，可以求 出精度更高的微校正量，能进行准确的基线变动校正。图7是表示图5的校正许可判定部344的结构例的图。校正许可判定部 344是判定是否对基线变动进行校正的电路，包括第2选择器352、第2限幅 器354、移动平均部356、判定部358、以及第3微校正量计算部353。首先， 由第2选择器352按照从外部输入的控制信号，将滤波器315的输出信号、 和对该滤波器315的输出信号进行了校正的值中的任一者的信号输出到第2 限幅器354。这里的校正是通过由第3微校正量计算部353从滤波器315的 输出信号减去第1平均化部340的输出信号来进行的。使得能够在第2选择 器352中选择第1平均化部340的输出信号，这是与前述的第1选择器346 的情况相同的。接下来，第2限幅器354与前述第1限幅器348 —样，对从 第2选择器352输出的信号进行硬判定。移动平均部356求出被进行了硬判 定的信号的移动平均。判定部358对被进行了移动平均的值与预先确定的阈 值进行比较，输出表示是否应该进行基线变动的校正的信号。具体而言，在第2选择器352的硬判定是对(-1、 0、 +1)这3个值中的 任一者的判定时，除硬判定结果是"0"的情况外，都是判定为存在基线的变动， 输出允许进行校正的信号。此外，在判定结果为"0，，时，是判定为不存在基线 变动，输出表示不允许进行校正的信号。若在这种可以说基线没有发生变动 的情况下进行校正，反而可能成为使基线发生变动的原因。因此，规定在硬 判定结果为"0"时，不允许进行校正。但是，偶尔也会由于噪声等影响导致由 图5的基线变动量导出部332计算出的微校正量成为"0"。因此，使用某一阈 值"a，，，在移动平均部356的输出值是"O士a，，时，输出表示不允许进行校正的 信号，在除此之外的情况下，输出表示允许进行校正的信号。此外，也可以 使用两个阈值a和p，若大于"0-P"且小于"0+a"，则判定为不存在基线的变动， 作出允许校正的判定。此外，既可以预先确定这些阈值，也可以是从外部来 指示这些阈值，还可以是使这些阈值动态地变化。无论哪种情况都能取得同 样的效果。第1校正许可控制部338按照校正许可判定部344的判定结果选择输出 到变动微校正部336的信号。具体而言，在校正许可判定部344的判定结果 是表示允许进行校正的信号时，将变动量微调整部334的输出结果原样地输 出到变动微校正部336。此外，在校正许可判定部344的判定结果是表示不 允许进行校正的信号时，将"O，，输出到变动微校正部336。变动微校正部336 通过从滤波器315的输出信号减去第1校正许可控制部338的输出信号来进 行基线变动的微校正。根据本实施方式，即使是基线在瞬时发生大的变动的情况下，也能够 不受在进行校正时所需要的延迟的影响，高效地对基线变动进行校正。另 外，通过使用按照来自外部的选择信号选择的平均值对变动量进行校正， 使用被校正后的变动量对基线变动进行校正，能够算出精度更优良的微校 正量。而且，通过对基线变动进行高精度校正，能提高纠错的效果。另外， 通过提高纠错的效果，能使对存储装置的读写控制高速化。在本实施方式中，在图5中说明了将第l平均化部340的输出信号输 入到基线变动量导出部332、以及输入到校正许可判定部344的情况。但 本发明不限于此，也可以向基线变动量导出部332、校正许可判定部344 输入第1加权部342的输出信号。在这种情况下也能取得同样的效果。另 外，在图6中说明了作为第1选择器346的输入之一，被输入了用第1平均化部340的输出信号对滤波器315的输出信号进行了校正的信号。但本 发明不限于此，也可以是对第1选择器346的输入之一，输入用第l加权 部342的输出信号校正滤波器315的输出信号后的信号。在这种情况下也 能取得同样的效果。另外，在图7中说明了作为第2选择器352的输入之 一，被输入了用第1平均化部340的输出信号校正滤波器315的输出信号 后的信号。但本发明不限于此，也可以是对第2选择器352的输入之一， 输入用第1加权部342的输出信号校正滤波器315的输出信号后的信号。 在这种情况下也能取得同样的效果。(第2实施方式)在具体说明本发明的第2实施方式之前，首先简单叙述本实施方式的 存储装置。本实施方式的存储装置包括硬盘控制器、磁盘装置、以及包含 读通道和写通道的读写通道。在读通道中，以前馈控制对从磁盘装置读出 的数据进行前述的基线变动的校正，并且在AD转换器的后级，还进行基 于反馈控制的基线变动校正。通过采用这种结构，不仅是基线在瞬时发生 大的变动的情况、而且在基线长时间緩慢变动的情况下，也能不受校正时 所需要的延迟的影响，高效并准确地对基线变动进行校正。详细情况在后 面叙述。图8是表示第2实施方式的R/W通道3的结构例的图。R/W通道3大 致来分的话，由写通道31和读通道32构成。读通道32由VGA311、 LPF312、 AGC317、 ADC313、频率合成器314、滤波器315、软输出检测部320、 LDPC 解码部322、同步信号检测部321、游程长度控制解码部323、反扰码器324、 第1基线变动校正部330、以及第2基线变动4交正部400构成。此外，除第2 基线变动校正部400外，对于与图2相同的部分标注相同的标号并省略相关 的说明。图9是表示图8的第2基线变动校正部400的结构例的图。第2基线变 动校正部400包括数字侧变动量粗调整部402、数字侧变动粗校正部(digital coarse wander corrector) 408、以及第2校正许可控制部410。另外，数字侧 变动量粗调整部402包括第2平均化部404、和第2加权部406。数字侧变动量粗调整部402包括第2平均化部404和第2加权部406。 第2平均化部404以后述的基线变动量导出部332的粗校正量计算部418的输出信号作为输入，求出预先确定的长度的区间内的平均值。该平均值也可以通过移动平均来求出。另外，第2加权部406进行使从第2平均化部404 输出的平均值与预先确定的权重系数相乘的处理来求出数字侧粗校正量。另 外，优选第2平均化部404的平均区间长度大于第1平均化部340的平均区 间。而且，该平均区间长度既可以是从外部赋予的，也可以是动态变化的。 另外，优选第2加权部406的权重系数小于等于1,且优选其小于第1加权 部342的权重系数。使第2平均化部404的平均区间长于第1平均化部340的平均区间，并 且使第2加权部406的权重系数小于第1加权部342的权重系数的理由如下。 这是因为包括第1平均化部340的第1基线变动校正部330、与包括第2平 均化部404的第2基线变动校正部400各自的作用不同。即，第l基线变动 校正部330是以应对瞬时变动为目的，与此不同，第2基线变动校正部400 是以进行校正使得追踪比第1基线变动校正部330更长期的基线的变动为目 的，来求出该长期的基线的变动量的，所以第2平均化部404需要进行长区 间的平均处理。在这里，所谓"进行校正使得追踪长期的基线的变动"，是指 从过去的基线的变动趋势预测将来的变动趋势，逐渐地对变动进行校正。但 是，即使使用过去的变动趋势也无法对应瞬时变动，而且，过去的变动趋势 并非一定沿着将来的变动趋势而变动。因此，使第2加权部406的权重系数 小于等于1，并且，使第2加权部406的权重系数成为比用于追踪瞬时变动 的第1加权部342的权重系数小的值。这样，通过在第1基线变动校正部330 与第2基线变动校正部400之间明确地分担作用，就能既追踪瞬时变动，又 追踪长期的变动，对基线的变动进行校正。接下来，说明第2校正许可控制部410。第2校正许可控制部410选择 输出到数字侧变动粗校正部408的信号。具体而言，在预先确定的、或者从 外部输入的关于是否允许进行校正的控制信号是表示允许进行校正的信号时，将数字侧变动量粗调整部402的输出结果原样地输出到数字侧变动粗校 正部408。此外，在该信号是表示不允许进行校正的信号时，将"O"输出到数 字侧变动粗校正部408。数字侧变动粗校正部408通过从ADC313的输出信 号减去第2校正许可控制部410的输出信号，来进行基线变动的粗校正。在这里，说明生成第2平均化部404的平均处理的输入信号的图9的基 线变动量导出部332。图IO是表示图9的基线变动量导出部332的结构例的图。图10的基线变动量导出部332包括第1选择器346、第1限幅器348、 第1微校正量计算部350、第2微校正量计算部351、第3选择器414、第3 限幅器416、以及粗校正量计算部418。此外，对于与图6的基线变动量导出 部332相同的部分标注相同的标号并省略相关的说明。首先，将来自滤波器315的输出信号、和图5所示的第1平均化部340 输出的平均值作为第3选择器414的输入。第3选择器414按照从外部输入 的控制信号，将从滤波器315输出的信号、和对该滤波器315的输出信号进 行了校正的信号中的任一者的值输出到第3限幅器416。这里的校正通过由 第2微校正量计算部351从滤波器315的输出信号减去图5所示的第1平均 化部340的输出来进行。第3限幅器416和粗校正量计算部418分别与第1 限幅器348、第1微校正量计算部350相同，所以省略对其的说明。另外， 使得能在第3选择器414中选择来自滤波器315的输出信号、和对来自滤波 器315的输出信号进行了校正的值的任一者的理由，与在第l选择器346中 说明的理由相同，所以省略相关的说明。通过采用这种结构能算出精度更优 良的粗校正量。根据本实施方式，即使是基线在瞬时发生大的变动的情况下，也能不 受校正时所需要的延迟的影响，能高效地对基线变动进行校正。另外，通 过分担两个基线变动校正部的作用，不仅追踪瞬时变动，还追踪长期的变 动，进而，不受校正时所需要的延迟的影响，能高效并准确地对基线变动 进行校正。另外，使用按照来自外部的选择信号选择的平均值对变动量进 行校正，并使用校正后的变动量对基线变动进行校正，从而能算出精度更 优良的微校正量。而且，在第2基线变动校正部400中不含有单独计算基 线变动量的电路，而是沿用由第1基线变动校正部330的基线变动量导出 部332计算的基线变动量，从而减小了硬件规模。另外，通过对基线变动 进行高精度的校正，能提升纠错的效果。而且，通过提高纠错的效果，能 使对存储装置的读写控制高速化。在本实施方式的图IO中说明了作为第1选择器346的输入之一，被 输入用第1平均化部340的输出信号对滤波器315的输出信号进行校正后 的信号的情况。但本发明不限于此，也可以是作为第l选择器346的输入 之一，输入用第1加权部342的输出信号对滤波器315的输出信号进行校 正后的信号。在这种情况下也能取得同样的效果。另外，作为第3选择器414的输入之一，被输入用第1平均化部340的输出信号对滤波器315的 输出信号进行校正后的信号。但本发明不限于此，也可以是作为第l选择 器346的输入之一，输入用第1加权部342的输出信号对滤波器315的输 出信号进行校正后的信号。在这种情况下也能取得同样的效果。(第3实施方式)在具体说明本发明的第3实施方式之前，首先简单叙述本实施方式的 存储装置。本实施方式的存储装置包括硬盘控制器、磁盘装置、以及包含 读通道和写通道的读写通道。在读通道中，以前馈控制对从磁盘装置读出 的数据进行前述的基线变动的校正。进而，在AD转换器的前级和后级这 两个阶段对基线变动进行校正。通过釆用这种结构，能够不受校正时所需 要的延迟的影响地，在基线瞬时发生大的变动的情况下、和在基线长时间 緩慢变动的情况下，都能高效并准确地对基线变动进行校正。进而，对于 长期的变动，由于是在AD转换器的前、后两个阶段进行校正，所以能进 行更为细致的校正。详细情况在后面叙述。图11是表示第3实施方式的R/W通道3的结构例的图。R/W通道3 大致来分的话，由写通道31和读通道32构成。读通道32由VGA311、LPF312、 AGC317、 ADC313、频率合成器314、滤波器315、软输出检测部320、 LDPC 解码部322、同步信号检测部321、游程长度控制解码部323、反扰码器324、 第1基线变动校正部330、第2基线变动校正部400、以及第3基线变动校正 部500构成。此外，对于与图8相同的部分标注相同的标号并省略相关的说 明。图12是表示图11的第3基线变动校正部500的结构例的图。第3基线 变动校正部500包括模拟侧变动量粗调整部502、模拟侧变动粗校正部(analog coarse wander corrector) 508、以及第3校正许可控制部510。另夕卜，模拟侧 变动量粗调整部502包括第3加权部506。模拟侧变动量粗调整部502包括第3加权部506。第3加权部506以前 述的第2平均化部404的输出信号作为输入，进行与预先确定的权重系数相 乘的处理来求出模拟侧粗校正量。此外，优选第3加权部506中的权重系数 小于等于1,且优选其小于未图示的第1加权部342和第2校正许可控制部 410中的权重系数。使第3加权部506的权重系数小于第1加权部342和第2加权部406的 权重系数的理由在于各自分担的作用不同。即，包括第1加权部342的第1 基线变动校正部330是以应对瞬时变动为目的的，与此不同，在包括第3加 权部506的第3基线变动校正部500中，是以追踪比第1基线变动校正部330 更长期的基线的变动为目的的。另外，包括406的第2基线变动校正部400 的目的与第3基线变动校正部500的目的相同，都是追踪长期的基线变动， 所以彼此使用不同的权重系数。这是由各自配置的位置所决定的，配置在更 靠前级的第3基线变动校正部500处理更加以后的信号。如前述那样，越是 以后的信号，其基线的变动越难以从过去的变动趋势预测，所以使第3加权 部506的权重系数小于第2加权部406的权重系数，緩慢地进行校正。这样， 通过第1基线变动校正部330、第2基线变动校正部400、以及第3基线变动 校正部500各自明确地分担作用，能够既追踪瞬时变动、又追踪长期的变动 地对基线的变动进行校正。接下来，说明第3校正许可控制部510。第3校正许可控制部510选择 输出到模拟侧变动粗校正部508的信号。具体而言，在预先确定的、或者从模拟侧变动量粗调整部502的输出结果原样输出到模拟侧变动粗校正部508。 此外，在是表示不允许校正的信号时，将"O，，输出到模拟侧变动粗校正部508。 模拟侧变动粗校正部508通过从VGA311的输出信号减去第3校正许可控制 部510的输出信号来进行基线变动的粗校正。图13是表示图11的R/W通道3的结构例的一部分的图。对于与已说明 过的实施方式相同的结构标注相同的标号并简化相关的说明。此外，第l基 线变动校正部330采用与图5相同的结构。另外，对于相当于图5的第1校 正许可控制部338结构，省略其图示。在图13中，变动微校正部336包括加 法部600、饱和器(Saturator) 602、延迟部604、比较部606、以及选择部608。加法部600对从过滤器315输出的信号、和从变动量微调整部334输出 的信号进行相加运算。饱和器602在由加法部600加算的信号超过预定的最 大值时，将最大值作为输出。在未超过最大值时，原样输出由加法部600加 算后的信号。延迟部604使从滤波器315输出的信号延迟。比较部606对从 延迟部604输出的信号与从饱和器602输出的信号进行比较，输出其一。选 择部608基于来自校正许可判定部344的信号，选择从滤波器315输出的信号、和从比较部606输出的信号中的一者并输出。通过采取这种形式，在校 正许可判定部344判断为允许进行校正时，从变动榻:校正部336賴r出对滤波 器315的输出和第1平均化部340的输出进行相加后的信号。另一方面，在 校正许可判定部344判断为不允许进行校正时，滤波器315的输出就此成为 变动微校正部336的输出。根据本实施方式，即使是在基线瞬时发生大的变动的情况下，也能不 受校正时所需要的延迟的影响，高效地对基线变动进行校正。另外，通过 在AD转换器的前级和后级这两个阶段对长期的基线变动进行校正，能够 不受校正时所需要的延迟的影响，在基线瞬时发生大的变动的情况、和基 线长时间緩慢变动的情况下，都能高效并准确地对基线变动进行细致的校 正。而且，在第3基线变动校正部500中不含有单独计算基线变动量的电 路，而是沿用由第1基线变动校正部330的基线变动量导出部332计算出 的基线变动量，从而减小了硬件规模。另外，使用按照来自外部的选择信 号选择的平均值对变动量进行校正，并使用校正后的变动量对基线变动进 行校正，从而能算出精度更优良的微校正量。而且，通过对基线变动进行 高精度校正，能提升纠错的效果。另外，通过提高纠错的效果，能使对存 储装置的读写控制高速化。在本实施方式中，说明了将第3基线变动校正部500配置在VGA311 与LPF312之间的情况。但本发明不限于此，也可以将第3基线变动校正 部500配置在VGA311之前，另外，也可以将其配置在LPF312的后级。在本实施方式中，说明了在基线变动的判定中使用"-l"、 "0"、 "+l，，这 三个值的情况，但本发明不限于此，例如，也可以像"0"、 "1"、 "2，，这样全 都是0以上的值。通过使用0以上的数值，后级的处理电路的结构将变得 容易。以上基于实施方式对本发明进行了说明。这些实施方式只是例示，可 以对实施方式的相互组合，或者对其各个构成要素、各处理流程的组合进 行各种各样的变形，本领域技术人员能够理解这些变形例也包含在本发明 的范围内。
权利要求
1.一种基线校正装置，通过具有如下结构来对数字信号的基线变动进行校正输入部，被输入AD转换后的数字信号；基线变动判定部，基于被输入到上述输入部的数字信号，判定其有无长期性变动；校正信号生成部，基于被输入到上述输入部的数字信号，生成依赖于其长期性变动的校正信号；以及校正部，基于上述判定部的输出，在判定为存在基线的变动时，基于上述校正信号生成部的校正信号对来自上述输入部的数字信号进行校正，而在判定为不存在基线的变动时，不对来自上述输入部的数字信号进行校正。
2. —种基线校正装置，通过具有如下结构来对数字信号的基线变动进 行校正输入部，被输入AD转换后的数字信号；转换部，将被输入到上述输入部的数字信号转换成随时间经过取三值 中的任一者的判定信号；移动平均化部，取来自上述转换部的判定信号的移动平均；判定部，基于上述移动平均化部的输出，对判定信号是否随时间经过取得平衡进行判定；以及校正部，基于上述判定部的输出，在判定信号没有随时间经过取得平 衡时，对来自上述输入部的数字信号进行校正，而在判定信号随时间经过 取得平衡时，不对数字信号进行校正。
3. 根据权利要求2所述的基线校正装置，其特征在于 上述移动平均化部，在判定信号中三值的中央值持续预定期间时、或者夹着该中央值位于相反侧的二值的个数的差在预定区间内小于或等于 预定数的第一情况下，和夹着中央值位于相反侧的二值的个数的差在预定 区间内大于或等于预定数的第二情况下，产生不同的输出，并且，上述判 定部基于上述移动平均化部的输出，在上述第一情况时判定为判定信号的 值随时间经过取得平衡。
4. 根据权利要求3所述的基线校正装置，其特征在于判定信号是"-r，、 "o"、 "r，这三值，上述移动平均化部将这三值分别 转换成"o"、 "r、 "2，，的转换信号，并对转换信号的随时间经过的变化进行 预定期间的相加运算后输出，当相加运算后的输出处于预定范围内时，上 述判定部判定为判定信号是第 一 情况。
5. 根据权利要求2所述的基线校正装置，其特征在于 上述校正部包括基于数字信号的移动平均对数字信号的基线进行校正的校正单元。
6. 根据权利要求3所述的基线校正装置，其特征在于 上述校正部包括基于数字信号的移动平均对数字信号的基线进行校正的校正单元。
7. 根据权利要求4所述的基线校正装置，其特征在于 上述校正部包括基于数字信号的移动平均对数字信号的基线进行校正的校正单元。
8. 根据权利要求3所述的基线校正装置，其特征在于判定信号是"-r、 "o"、 "r这三值，上述移动平均化部将这三值分别 转换成"o，，以上的转换信号，并且对转换信号的随时间经过的变化进行预定期间的相加运算后输出，当相加运算后的输出处于预定范围内时，上述 判定部判定为判定信号是第 一 情况。
全文摘要
提供一种能高效地对基线的变动进行校正的基线校正装置。读通道(32)由可变增益放大器(311)、低通滤波器(312)、AGC(317)、模拟/数字转换器(313)、频率合成器(314)、滤波器(315)、软输出检测部(320)、LDPC解码部(322)、同步信号检测部(321)、游程长度控制解码部(323)、反扰码器(324)、第1基线变动校正部(first base line wander corrector)(330)构成。第1基线变动校正部(330)通过前馈控制对基线的变动进行校正。
文档编号G11B5/012GK101261863SQ20081008342
公开日2008年9月10日 申请日期2008年3月5日 优先权日2007年3月7日
发明者凯 李, 水野秀导, 江角淳 申请人:罗姆股份有限公司