专利名称：Ata控制器与闪存的集成方法
技术领域：
本发明涉及一种计算机存储设备输入/输出接口或相关控制技 术，具体指高级技术附件规格(Advanced Technology, ATA)，以 及快闪(Flash)存储器的制造和应用技术。
背景技术：
在计算机系统中，硬盘以及其他诸如光盘驱动器、磁带机等设备， 通常是使用接口 (interface)与计算机相连的存储装置，接口定义了 从该装置传入传出数据所需的物理及逻辑要求。在现代计算机系统 中，此类存储设备常使用的接口是本领域类广泛认知的集成磁盘电子 (Integrated Drive Electronics， IDE)接口 。该接口确切地i兌应称为 高级技术附件规格(Advanced Technology, ATA)接口。该规格从 1986年开始制定，并于1988年前后正式标准化，并在之后不断发展 出基于该规格的新版本规格，或是全新的衍生孤规格，为个人计算机 连接磁盘驱动器等大容量存储设备定义了一整套的实施方法。
由于该规格在实现时的复杂度、性能以及成本问题上具有较好的 平衡性，能够在大多数场合下以较低的成本和复杂度带来相对较高的 系统性能，在个人计算机存储器互联上已经占有相当重要的地位。
另一方面，在计算机系统中，非易失性存储器是一种关键组成部 分。快闪(Flash)存储器是近年来发展起来的一种半导体非易失性存 储器。快闪存储器是指，在半导体基板上制作的单个或多个场效应晶 体管(FET)组成快闪存储单元，通过改变场效应晶体管内存有的电 荷的量来记录信息的一类存储器。快闪存储器有多种具体工艺实现方 式。随着半导体制作工艺的进步，快闪存储器所具有的存储密度高、 工作耗电低、工作稳定、抗干扰能力强以及价格低廉等优点将会越来越突出。
快闪存储器一般被封装成仅含有最简单的控制电路的芯片，作为 进一步应用的器件。如图1所示，是一种典型的快闪存储器芯片内部 结构。图中包含的多路器、緩冲器以及地址译码器(可分为航地址译 码器和列地址译码器)等可以有多种具体实现方式，但并不影响本说 明对其功能的定义。 一般对快闪存储器的一个读数据操作可能包括如
下步骤
首先外部信号到达緩冲器，经緩冲器屏蔽信号毛刺，将稳定的信 号送入多路器；
随后多路器根据选择信号将信号分别引向行地址译码器和列地 址译码器；
然后由行地址译码器和列地址译码器向快闪存储单元发送地址
信号；
最后在地址信号激励下产生的数据信号被送到緩冲器，经緩冲器 屏蔽信号毛刺后，将稳定的信号送出。
如上所述，目前的快闪存储器本身只能进行很低级的操作，不能 直接与个人计算机系统相连接。目前常用的方法是制造专用的接口控 制器芯片，如高级技术附件规格(Advanced Technology, ATA)接 口的控制器芯片，连接个人计算机系统和快闪存储器。如图2所示。 图中所示高级技术附件规格(Advanced Technology, ATA)接口控 制器是单独制造的电路，或集成电路芯片，图中所示的个人计算机系 统通过它与图中所示的快闪存储器相连接。这使得系统整体变得更加 复杂，增加了系统的不确定性，同时带来不少的制造成本。
发明内容
本发明提供了 一种高级技术附件规格(ATA)控制器与闪存存储 单元的集成方法，将控制器与闪存存储单元在集成电路基板晶圆上集 成制造。该方法包括在制造快闪存储器的半导体基板上，直接制作高 级技术附件规格(ATA)控制器的集成电路，并制造译码电路等辅助性电路，由高级技术附件规格(ATA)控制器直接控制快闪存储器单 元的操作。
在一个实施例中，利用该方法在集成电路基板晶圆上直接制造高 级技术附件规格(ATA)控制器的集成电路以及与其相连的快闪存储 器单元。
在另 一个实施实例中，利用该方法在集成电路基板晶圆上直接制 造译码电路等辅助电路。
在另 一个实施实例中，利用该方法在集成电路基板晶圆上制造可 用于数据緩存用途的除快闪存储器单元以外的其他种类存储器。
在另 一个实施实例中，利用该方法在集成电路基板晶圆上制造可 用于软件程序运行的除快闪存储器单元以外的其他种类存储器。
在另一个实施实例中，利用该方法在集成电路晶圆上制造可以连 接其他存储器件的接口电路。
在另 一个实施实例中，利用该方法在一块集成电路基板上制造制 造一个或多个闪存存储器单元与同一个高级技术附件规格(ATA)控 制器电路相连接。
图1为一种典型的快闪存储器芯片内部结构。
图2为通过独立的高级技术附件规格(ATA)控制器芯片连接 个人计算机系统和快闪存储器。
困3为根据本发明在集成电路基板晶圃上制作的高级技术附件 规格(ATA)控制器器和快闪存储器单元。
具体实施例方式
本发明的示例性将以结合所附图式的方式加以描述，其中相同的 组件和结构将以相同的组件符号标示。
现在请参考附图，尤其是图3，图3说明根据本发明在集成电路 基板晶圆上制作的高级技术附件规格(ATA)控制器和快闪存储器单元。该结构包括由时序信号控制器300，高级技术附件规格(ATA) 协议控制器305，读写控制器310组成的高级技术附件规格(ATA) 控制器320，和快闪存储器单元315组成。
以上所述所有组件均在同一个集成电路基板晶圆上一次集成成 制造完成。
上述所有组件均设计为集成电路的形式实现。 上述所有组件相互间的电路连线采用集成电路基板上金属连线实现.
上述所有组件视为一个完整的集成电路版图，在集成电路制作过 程中整体制造。
时序信号控制器300用于外部信号的时序转换，向高级技术附件 规格(ATA)协议控制器305和读写控制器310提供转换后，符合内 部时序要求的稳定的数据信号。
高级技术附件规格(ATA)协议控制器305用于高级技术附件规 格(ATA)协议状态的控制，其内部实现了高级技术附件规格(ATA) 协议的所有状态机，能够根据时序信号控制器300所给出的数据信号 决定应有的响应，并向时序信号控制器300和读写控制器310发出控 制信号。
读写控制器310可以根据高级技术附件规格(ATA)协议控制器 的控制信号向快闪存储器单元315写入数据，所需数据可以从时序信 号控制器300接收。
读写控制器310可以根据高级技术附件规格(ATA)协议控制器 的控制信号从快闪存储器单元315读出数据，读出的数据可以向时序 信号控制器300发送。
快闪存储器单元315可以是多个快闪存储器单元，跟据读写控制 器310的信号完成数据段存储和读取操作。
虽然本发明通过具体实施实例加以说明，对于本领域技术人员来 说，在理解了上述内容之后，可以轻易的对本发明做各种不同的修饰、 改变及改良，但却并未超出由所附权利要求书所定义，本发明所意图涵盖的精神与范畴之外。此外，在此并未对那些本领域技术人员所公 知的领域另加说明，是为了使本发明的说明不致造成误解。据此，应 当理解的是，本发明并图意图将其范围局限于特定的说明实例，而由 所附的权利要求所界定。
权利要求
1.一种ATA控制器与闪存的集成方法，其特征在于高级技术附件规格(ATA)控制器与快闪存储器单元是作为一个集成电路版图，在同一集成电路基板晶圆上制造的。
2. 根据权利要求l所述的一种ATA控制器与闪存的集成方法， 其特征在于，所述的ATA控制器包括该种类控制器所有可能的具体 设计实现。
3. 根据权利要求l所述的一种ATA控制器与闪存的集成方法， 其特征在于，所述快闪存储器单元包括所有该类存储单元所有可能的 具体"^殳计实现。
4. 根据权利要求l所述的一种ATA控制器与闪存的集成方法， 其特征在于，所述ATA控制器与快闪存储器制作在同一块集成电路 基板晶圃上。
5. 根据权利要求l所述的一种ATA控制器与闪存的集成方法， 其特征在于，对在同一块集成电路基板上制造的ATA控制器和快闪 存储器单元的数量没有限制。
6. 根据权利要求l所述的一种ATA控制器与闪存的集成方法， 其特征在于，对在同一块集成电路基板上制造的ATA控制器和快闪 存储器单元之间连接关系没有限制。
7. 根据权利要求l所述的一种ATA控制器与闪存的集成方法， 其特征在于，所述ATA控制器与快闪存储器的制造过程并不要求绝 对同时完成，其制造过程完全包含在正常的集成电路制作流程之内即 可。
8. 根据权利要求l所述的一种ATA控制器与闪存的集成方法， 其特征在于，所述集成电路制造与具体使用的工艺无关，包括所有已 知和未来可能的集成电路制造工艺。
全文摘要
本发明提供一种高级技术附件规格(ATA)控制器与闪存存储单元的集成方法，将控制器与闪存存储单元在集成电路晶圆上集成制造，在制作该方法能够有效地提高器件集成度，增强器件可靠性和稳定性，并降低器件成本。
文档编号G11C7/10GK101577139SQ20081010578
公开日2009年11月11日 申请日期2008年5月5日 优先权日2008年5月5日
发明者鑫 杨 申请人:鑫 杨