闪存设备以及擦除闪存设备的方法

专利名称：闪存设备以及擦除闪存设备的方法
技术领域：
本发明涉及半导体存储器，尤其涉及闪存设备以及擦除闪存设备的方法。
背景技术：
半导体存储器设备通常分成易失性半导体存储器设备和非易失性半导体 存储器设备。易失性半导体存储器设备的优点是读写速度快，而缺点是存储 的内容在移除电源时丟失。相比之下，即使电源关闭，非易失性半导体存储 器设备也保持存储的内容。由此，非易失性半导体存储器设备可以用于无论 是否通电都需要存储内容的应用。例如，非易失性半导体存储器设备可以包
括掩膜只读存储器(MROM)、可编程只读存储器(PROM)、可擦写可编程 只读存储器(EPROM)、电可擦写可编程只读存储器(EEPROM)等。
但是，在非易失性半导体存储器中，MROM、 PROM和EPROM不能由 系统自身擦除和写入，因此，普通用户难以更新所存储的内容。相反，EEPROM 能够电擦除和写入。因此，EEPROM应用的使用已经扩展到需要频繁或连续 更新的辅助存储器或系统编程(例如，闪速EEPROM )。特别地，闪速EEPROM 展现比传统的EEPROM更高的集成度，因此，特别适于大的辅助存储器应用。 NAND型闪速EEPROM (称为NAND闪存设备)允许比其他类型的闪速 EEPROM更高的集成度。
闪存设备是能够根据需要来存储信息和读取存储的信息的集成电路。闪 存设备可以包括多个可重写的存储单元。每个存储单元都可存储一比特数据 或多比特数据。闪存设备已经通过高集成、容量以及芯片大小增加了功能性。
近来，为了满足对大的存储器设备的需要，已经开发了能够每单元存储 多比特数据的多比特存储器设备。当在存储单元中存储一比特数据时，存储 单元可以具有两种阈值电压分布(即，与数据"l"或数据"O"相对应的阈值电 压分布)之一。当在存储单元中存储两比特数据时，存储单元可以具有四种 可能的阈值电压分布之一。此外，当在存储单元中存储三比特数据时，存储 单元可以具有八种可能的阈值电压分布之一。目前已努力每单元存储四比特
数据，这进一步增加了可能的阈值电压分布的数量。
在多比特闪存设备中，与2M (其中M是数据比特数量)相对应的阈值电 压分布/状态可以在有限阈值电压窗口内分布。因此，需要改进的编程和擦除 技术，以有效地编程存储单元为有限阈值电压窗口内的任一阈值电压分布。

发明内容
本发明的一个方面提供了一种闪存设备。该闪存设备包括具有多条字 线的单元阵列；以及电压提供和选择部分，其被配置成产生在擦除期间要提 供给字线的至少两个不同电压。
本发明的另一个方面提供了一种用于擦除包括多条字线和多个存储单元 的闪存设备的方法。该方法包括产生不同的字线电压；将擦除电压施加于 存储单元的总体(bulk);以及有选择地将不同的字线电压施加于各字线。
本发明的另 一个方面提供了 一种用于擦除包括至少两条字线的闪存设备 的方法。该方法包括在总体和与至少两条字线中的第一字线之间施加第一 电场；以及在总体与至少两条字线中的第二字线之间施加第二电场。该第一 电场在强度上不同于第二电场。


以下将参考附图描述本发明的非限制性和非穷尽性实施例。
图1是根据本发明示例实施例、显示擦除方法的图2是根据本发明示例实施例、显示闪存设备的框图3是根据本发明示例实施例、显示在图2中图示的高压发生器的框图;
图4是根据本发明示例实施例、显示沿图2中的虚线A-A，所取的截面图;
图5是根据本发明示例实施例、显示擦除操作期间的偏压状态的图6是根据本发明示例实施例、显示存储卡的框图；以及
图7是根据本发明示例实施例、显示计算系统的框图。
具体实施例方式
现在将参照其中示出本发明各示例实施例的附图来更全面地描述本发 明。但是，本发明可以以各种不同形式实现，并且不应该被解释为仅限于图
明的构思。因此，对于本发明的某些实施例，已知的处理、元件和技术没有 描述。贯穿附图和书面描述，相同的参考标号将用于指示相同或相似的元件。
图1是根据本发明说明性实施例、显示闪存设备的擦除方法的图。
参考图1，根据擦除耦合率，例如在形成字线时可以确定的擦除耦合率， 闪存设备的存储单元可具有不同的擦除速度。各擦除耦合率之间的差可能源 于多种因素，如制造工艺变化、存储块内的字线的物理位置等。如下所述， 根据所描述的擦除方法，可以减小 一个存储块中的各存储单元之间的擦除速 度的差。
通过擦除操作，被编程到编程状态30的存储单元可以具有与擦除状态相 对应的阈值电压。但是，某些存储单元可能具有相对大的擦除耦合率。虽然 具有大的擦除耦合率的存储单元在相同的偏压条件下被擦除，但是其相应的 阈值电压可能以相对慢的速度改变(shift )。这种存储单元可被称为"慢单元"。 相反，具有相对快的擦除速度的存储单元可被称为"快单元"。
换句话说，虽然各存储单元在相同的偏压条件以及相同的擦除时间下被 擦除，但是它们可能由于各存储单元的不同擦除速度而具有不同的阈值电压。
基于在相同擦除时间和相同偏压条件下执行的擦除操作，难以减少快存 储单元与慢存储单元的擦除速度之间的差。在根据示例擦除方法的擦除操作 期间，快单元10的擦除速度可以与慢单元20的擦除速度一致。这可以通过 控制快单元10的字线电压高于慢单元20的字线电压来实现。结果，通过将 在每个快单元IO的浮动栅极(float gate)感应的电场减小到低于正常电场， 可以减小擦除速度。在擦除操作期间，可以控制字线电压使得快单元10的阈 值电压的改变速度与慢单元20的阈值电压改变速度相同。
根据图1所示的示例擦除方法，擦除状态的阈值电压分布被改进，如已 经从电压范围AV1减少的电压范围AV2所示。通过改进与擦除状态相对应 的阈值电压分布，可以提供有效的编程条件。在图1中，快单元10的擦除速 度被减小到慢单元20的擦除速度。但是，将对本领域技术人员明显的是，本 发明不限于该示例。例如，可以改变擦除操作的偏压条件，使得慢单元20的 擦除速度增加到快单元10的擦除速度。
图2是根据本发明示例实施例、显示闪存设备的框图。
参考图2，闪存设备100包括高压发生器153，其在擦除操作中产生施加 到快单元10 (参考图1 )的字线电压V<S1-S3()>。该闪存设备100还包括多个
存储块110-130,其每个具有分别连接在偶lt/奇数位线(例如BLe<0>~ BLe<n>; BLo<0> ~ BLo<n> )与字线(例如WL<0> ~ WL<31> )之间的存储 单元阵列。在擦除期间，给存储块110-130提供高压发生器153生成的字线 电压。
每个存储块110-130可以由来自行解码器140的相应块选择信号 BLKWL选择。在擦除操作期间，响应于来自行解码器140的块选择信号 BLKWL激活高压开关级(stage) 111。这时，选#^信号SS和GS分别被传送 到选择线SSL和GSL,并且字线电压SO S〈31〉分别被传送到字线 WL<0〉~ WL<31>。
行解码器140可以被配置成响应于行地址R—Add来选择存储块。举例来 说，在擦除、编程或读取操作期间，行解码器140可以激活所要选择的存储 块的块选择信号BLKWL。当激活块选择信号BLKWL时，激活选定存储块 的高压开关级111。这样做能够将选择信号SS和GS传送到选择线SSL和 GSL,并且将字线电压信号SO〉-S〈31〉传送到字线WL<0>~ WL<31>。
电压源150可以被配置成产生要提供给各种线SSL、 GSL和WL<0>~ WL〈31〉的电压。在^"除操作期间，例如，电压源150产生字线电压，该字线 电压为相对高的字线电压或相对低的字线电压。相对高的字线电压可以施加 于与快单元相连的字线，而相对较低的字线电压可以施加于与慢单元相连的 字线。在下文中将对电压源150进行详细描述。
接地选择信号发生器151产生与接地选择信号GS相对应的电压Vcjs。该 电压Vc3s可以经由接地选择信号驱动器152被传送到选择的存储块的接地选 择线GSL。高压发生器153和字线解码器154提供传送到存储块110-130 的字线电压。在擦除操作期间，例如，高压发生器153和字线解码器154分 别向与选择线GSL和SSL相邻的字线(例如WLO和WL<31>)提供0.3V 的字线电压。同时，例如，高压发生器153和字线解码器154向剩余字线(例 如WL〈1〉-WL〈30)提供1.0V的字线电压。
换句话说，高压发生器153产生具有不同电平的电压，该电压被分别提 供给与快单元相连的字线以及与慢单元相连的字线。也就是说，高压发生器 153可以同时产生要提供给与慢单元相连的字线的字线电压V<S()&S31>、以及要 提供给与快单元相连的字线的字线电压V<S1~S3Q>。在擦除操作期间，字线解 码器154可以将来自高压发生器153的不同电平的字线电压传送到相应的字线。根据这个电压提供方案，可以减小具有相对快的擦除速度的存储单元的 擦除速度。因此，例如，可能从字线物理位置导致的快单元与慢单元之间的 擦除速度差同样可以减小或最小化。
在所描述的实施例中，出于讨论的目的假设字线WLO〉和肌<31>与慢 单元相对应。但是，本发明的各种实施例不限于该安排。例如，可以根据处 理特性可选地选择与慢单元相对应的字线。基于设置字线解码器154，在擦 除操作期间可以提供低字线电压。在这种情况下，在测试操作期间，可以检 测关于与慢单元和快单元相对应的字线的信息。字线解码器154可以根据在 测试操作期间检测到的信息来设置。
串选择信号发生器155产生要提供给串选择信号SS的电压Vss,并且串 选择信号驱动器156将来自串选择信号发生器155的电压Vss传送到选择信 号线SSL。
控制逻辑160可以根据每种操作模式(如编程、擦除和读取模式操作)， 控制选择信号SS、 GS以及字线电压信号SO S〈31〉的生成。换句话说， 控制逻辑160被配置成控制接地选择信号发生器151、串选择信号发生器155 以及高压发生器153。特别地，在擦除操作期间，控制逻辑160控制高压发 生器153以便产生具有不同电平的字线电压。
在所描述的实施例中，开关级lll、电压源150和控制逻辑160构成电压 提供和选择部分，其被配置成在擦除操作期间产生并提供至少两个不同的电 压给字线。
如从以上描述中理解的，配置闪存设备100使得在擦除操作期间将具有 不同电平的字线电压提供给字线。特别地，为与快单元相对应的字线提供高 于提供给与慢单元相对应的字线的字线电压的字线电压，使得可以减小或者 最小化擦除速度差。
图3是根据本发明说明性实施例、显示在图2中所示的高压发生器的框图。
参考图3，高压发生器153产生编程、读取和擦除操作所需的字线电压。 在擦除操作期间，例如，高压发生器153可以产生要提供给与慢单元相连的 字线的0.3V的字线电压、及提供给与快单元相连的字线的l.OV的字线电压。
高压发生器153包括DC电压发生器1530,其产生响应于每种操作模式 而被提供给选定字线的DC电压。该DC电压发生器1530可以被配置成响应
于操作模式(例如，编程、擦除或读取模式操作)来产生高电压。例如，DC 电压发生器1530可以被配置成产生编程和通过电压(pass voltage ) Vpgm和 Vpass，作为编程模式操作中的字线电压。在高压使能间隔期间，DC电压发 生器1530还可以使用电荷泵产生高压，并且该高压可以由调节器(未显示) 调节成所需要的电压(例如，Vpgm和Vpass)。在编程模式中，DC电压发生 器1530可以产生要提供给选定字线的编程电压Vpgm、以及要提供给未选定 字线的通过电压Vpass(例如，大约8V )。该通过电压Vpass和编程电压Vpgm 可以分别由使能信号EN1和EN2控制。
但是，在擦除操作中，DC电压发生器1530可以产生要提供给与快单元 相连的字线的l.OV的字线电压，并且同时产生要提供给与慢单元相连的字线 的0.3V的字线电压。导通开关1531以将l.OV的字线电压传送到与快单元相 对应的字线(例如，WL<1>~ WL<30>)。在激活使能信号EN5时导通该开关 1531。同时，导通开关1532以将0.3V的字线电压传送到与慢单元相对应的 字线(例如，WLO和WL<31>)。在激活使能信号EN6时导通该开关1532。 通过将l.OV的字线电压4是供给与快单元相对应的字线(例如，WL<1>~ WL<30>)、以及将0.3V的字线电压提供给与慢单元相对应的字线(例如 WLO〉和WL<31> ),可以减少被擦除存储单元之间的擦除速度差。
图4是根据本发明的说明性实施例、显示沿着图2中的虚线A-A，所取的 闪存设备100的截面200的图。
参考图4,单元串中的单元晶体管220-240分别在延伸到位线BL的接 触插头(图4中的阴影线部分)与公共共源极线CSL之间形成。单元晶体管 220 ~ 240通过串选择晶体管250连接到位线BL,并且通过接地选择晶体管 210连接到共源极线CSL。
在擦除操作期间，大约20V的擦除电压可以被施加到总体区域(P-wdl 和N-well)。同时，从电压源150 (参考图2)分别向字线WL<1>~ WL<30> 提供大约l.OV的字线电压，并且从电压源150分别向字线WL〈0〉和WL<31> 提供大约0.3V的字线电压。同时，选择晶体管210和250可以偏压为浮动。 在该偏压条件下，在控制栅极与每个单元晶体管220 ~ 240的沟道之间施加与 大约20V的电势差相对应的电场。因此，注入每个单元晶体管的浮动栅极的 电子将被放电到单元晶体管沟道中，使得单元晶体管210-240被擦除。
如图4所示，选择晶体管210和250可以具有与单元晶体管210-240不
同的大小，例如以允许分别与公共源极线CSL以及位线BL连接。通过响应 于接地选择信号GS和串选择信号SS而分别导通选择晶体管210和250,可 以激活该单元串。选择晶体管210和250需要对流经单元晶体管沟道的相对 大的电流进行切换的能力。
此外，虽然选择晶体管210和250具有与单元晶体管210 ~ 240相同的基 本结构，但是在制造期间它们需要另外的光致抗蚀和蚀刻处理，以便连接每 个选择晶体管的浮动栅极和控制栅极。由于这个原因，选择晶体管210和250 大于每个单元晶体管。相应地，选择晶体管210和250与相邻单元晶体管220 和240之间的耦合率，要大于选择晶体管210和250与非相邻单元晶体管230 之间的耦合率。与剩余单元晶体管230 (与字线WL<1>~ WL〈30〉相对应) 相比，这导致单元晶体管220和240 (与字线WLO和WL〈&相对应)以 较慢的擦除速度被擦除。类似地，与选择晶体管210和250相邻的单元晶体 管的编程特性不同于非相邻单元晶体管的编程特性。
根据本发明的各实施例，在擦除操作期间，高于大约0.3V的电压可以被 施加到对应于单元晶体管230的字线WL<1>~ WL<30>。例如，在擦除操作 期间，大约1.0V的字线电压可以施加到与被定义为快单元的单元晶体管230 相对应的字线。大约0.3V的字线电压可以施加到与被定义为慢单元的单元晶 体管210和240相对应的字线。当在上述偏压条件下擦除电压Vers施加到总 体区域时，每个快单元的擦除速度都会降低。换言之，由l.OV与擦除电压 Vers之间的电位差形成的第一电场被施加在总体区域与字线WL<1>~ WL〈30之间，而由0.3V与擦除电压Vers之间的电位差形成的第二电场被施 加在总体与字线亂<0>和肌<31>之间。相应地，快单元与慢单元的擦除速 度之间的差被减小。
虽然上述示例包括将大约l.OV的字线电压施加于快单元的字线，但是也 可以选择其他的字线电压以便减小或者最小化擦除速度差异。
图5是根据本发明说明性实施例、显示擦除操作期间的偏压条件的图。 在擦除操作期间，如图5所示，不同的电压可以施加于与快单元相对应的字 线WL<1> ~ WL〈30〉以及与慢单元相对应的字线WLO和WL<31>，如以下 更全面描述的。
一旦擦除操作开始，那么4察除电压Vers施加到总体区域(例如P-well和 N-well),并且串选择线SSL和接地选择线GSL可以被浮动。同样，字线BL
和共源极线CSL可以被浮动。此外，存储块中的字线而不是为擦除处理所选 择的存储块也是可以被浮动。
对于选择的存储块，大约0.3V的字线电压可以施加到与选定的慢单元相 对应的字线WLO和WL<30>,同时大约1.0V的字线电压可以施加到与选 定的快单元相对应的字线WLO和WL<30>。根据上述偏压条件，与所有字 线偏压相同的字线电压的情形相比，每个快单元的沟道与控制栅极之间的电 场在强度上减小。由此，每个快单元的擦除速度可以减小，例如，使得其擦 除速度与每个慢单元的擦除速度相似或相同。因为未选择存储块中的字线被 设置成浮动状态，所以未选择存储块中的字线上的电压可以升压到擦除电压。 这使得可以防止未选择存储块中的存储单元被擦除。
根据偏压条件，在擦除操作期间，与快单元相对应的字线(例如WL<1> ~ WL<30> )以相对高的电压驱动，而与慢单元相对应的字线(例如WLO和 WL<31>)以相对低的电压驱动。在其他实施例中，可以通过降低提供给与慢 单元相对应的字线WLO和肌<31>的字线电压得到相同的结果。
图6是根据本发明的说明性实施例、显示存储卡的框图。
参考图6，根据本发明的实施例，存储卡300支持大容量数据存储能力 并且包括闪存设备310。该存储卡300还包括存储器控制器320，其被配置成 控制主机与闪存设备310之间的数据交换。
存储控制器320包括SRAM321,其用作处理器322的操作存储器； 以及主机接口 323,其实现与连接至存储卡300的主机相对应的数据交换协 议。错误校正码(ECC ) 324被配置成检测和校正从闪存设备310读取的数据 中的差错，该闪存设备310每单元可以存储N比特数据(其中N是大于或等 于l的整数)。存储器接口 325被配置成与闪存设备310接口。处理单元322 被配置成控制存储控制器320的数据交换。虽然未显示，但是存储卡300还 可以包括ROM以存储用于与主机接口的代码数据。
根据作为存储器系统的存储卡，可以使用依照本发明实施例实现的闪存 设备310来提供高可靠性和效率。例如，该闪存设备310可以应用为存储器 系统，如固态盘(SSD)。在这种情况下，可以有效地改进编程特性。
图7是根据本发明说明性实施例、显示计算系统的框图。1参考图7，计算系统400(如移动设备、膝上型计算机、桌面型计算机等) 可以包括依照本发明实施例实现的闪存系统410。该计算系统400还可以包4舌与总线460电连接的CPU 430、 RAM 440、用户接口 450和调制解调器420 以及闪存系统410。该闪存系统410包括存储器控制器412以及闪存设备411。 该闪存系统410可以被配置成与参考图6描述的存储卡300基本相同。经由 用户接口 450提供或是由CPU 430处理的数据可以通过存储器控制器412存 储在闪存设备411中。可以安装并入本发明实施例的SSD来代替闪存系统 410。虽然在图7中并未显示，但是计算系统400还可以包括应用芯片组、相 机图像处理器等。
如上所述，在擦除操作期间，根据本发明实施例的闪存设备和存储器系 统通过使用不同的字线电压改进了与存储单元的擦除状态相对应的阈值电压 分布。
虽然已经参考示例实施例描述了本发明，但将对本领域技术人员明显的 是，可以进行各种改变和修改而不脱离本发明的精神和范围。因此，要理解 的是上述实施例不是限制而是说明性的。
相关申请的交叉引用
本发明要求于2007年5月18日提交的韩国专利申请No. 10-2007-0048791的优先权，由此通过引用并入其主题内容。
权利要求
1.一种闪存设备，包括单元阵列，包括多条字线；以及电压提供和选择部分，被配置成在擦除操作期间产生要提供给多条字线的至少两个不同电压。
2. 如权利要求1所述的闪存设备，其中多条字线包括 与具有快擦除速度的单元阵列的存储单元相连的第一字线；以及 与具有慢擦除速度的单元阵列的存储单元相连的第二字线。
3. 如权利要求2所述的闪存设备，其中在擦除操作期间，电压提供和选 择部分产生要提供给第 一字线的第 一字线电压、以及要提供给第二字线的第 二字线电压。
4. 如权利要求3所述的闪存设备，其中电压提供和选择部分包括 电压源，被配置成产生第一和第二字线电压；以及开关级，被配置成响应于擦除操作模式信号将第一字线电压传送到第一 字线以及将第二字线电压传送到第二字线。
5. 如权利要求4所述的闪存设备，还包括解码器，被配置成有选择地将来自开关级的第一和第二字线电压提供给 多条字线。
6. 如权利要求4所述的闪存设备，其中电压提供和选择部分还包括用于 在擦除操作期间产生擦除操作模式信号的控制逻辑。
7. 如权利要求2所述的闪存设备，其中单元阵列在存储块中。
8. 如权利要求7所述的闪存设备，其中存储块包括用于选择该存储块的 第 一选择线和第二选择线，第 一和第二选择线位于与多条字线中的最外面的 字线相邻的位置。
9. 如权利要求8所述的闪存设备，其中第一选择线是串选择线，而第二 选择线是接地选择线。
10. 如权利要求8所述的闪存设备，其中第二字线是与第一选择线和第 二选择线之一相邻的字线。
11. 一种用于擦除闪存设备的方法，该闪存设备包括多条字线以及多个 存储单元，该方法包括产生多个不同的字线电压；以及将擦除电压施加给多个存储单元的总体，并且有选择地将多个不同的字 线电压施加给多条字线。
12. 如权利要求11所述的擦除方法，其中多条字线包括 与具有相对较快的擦除速度的多个存储单元的存储单元相连的第一字线；以及与具有相对较慢的擦除速度的多个存储单元的存储单元相连的第二字线。
13. 如权利要求12所述的擦除方法，其中多个不同字线电压包括要提 供给第一字线的第一字线电压以及要提供给第二字线的第二字线电压，第一 字线电压高于第二字线电压。
14. 如权利要求12所述的擦除方法，其中第二字线与串选择线和接地选 4奪线之一相邻。
15. —种用于擦除闪存设备的方法，其中该闪存设备包括至少两条字线， 该方法包括在总体与该至少两条字线中的第一字线之间施加第一电场；以及在总体与该至少两条字线中的第二字线之间施加第二电场，其中第一电场在强度上不同于第二电场。
16. 如权利要求15所述的擦除方法，其中第二字线与串选择线和接地选 择线之一相邻。
17. 如权利要求16所述的擦除方法，还包括为第一字线提供第一电压；以及 为第二字线提供低于第一电压的第二电压。
18. 如权利要求17所述的擦除方法，其中第一电场是由第一电压与施加 于总体的擦除电压之间的电位差形成的。
19. 如权利要求18所述的擦除方法，其中第二电场是由第二电压与擦除 电压之间的电位差形成的。
20. 如权利要求15所述的擦除方法，其中确定第一电场和第二电场以减 小连至第一字线的存储单元的擦除速度与连至第二字线的存储单元的擦除速 度之间的差值。
全文摘要
一种闪存设备，包括单元阵列以及电压提供和选择部分。该单元阵列包括多条字线，并且电压提供和选择部分被配置成在擦除操作期间产生提供给单元阵列中的字线的至少两个不同电压。
文档编号G11C16/14GK101345085SQ20081021479
公开日2009年1月14日 申请日期2008年5月19日 优先权日2007年5月18日
发明者李真烨 申请人:三星电子株式会社