在页面擦除功能中具有地址变换检测的译码控制的制作方法

专利名称：在页面擦除功能中具有地址变换检测的译码控制的制作方法
技术领域：
本发明涉及闪速存储器中的页面擦除功能。
背景技术：
擦除功能被用于在非易失闪速存储器中来恢复闪速单元的最初状态。由于擦除操作的物理限制，其采用很长的时间来完成该操作。与诸如页面编程的其他主操作相比，擦除操作耗费相对较长的时间。例如，擦除时间可能是
1.5ms,而页面编程时间可能是25us。块包括一组页面(行)，使用块擦除操作，整个块被立刻擦除。由此，在同时擦除所选择的块中的所有内容之前，块擦除需要将内容备份至另 一个存储器介质，使得假设应该保持块的一些内容，则使得这些内容(某些页面)能够被恢复。这需要在同一块板或同一个封装中包含另一个存储器系统，来支持所述及的闪速存储器的数据恢复。这将会因为闪速存储器而增加总的系统成本，并且会使数据控制更为复杂。

发明内容
根据一个广泛的方面，本发明提供了一种用于在非易失存储器中限制多页面擦除操作的页面选择复位发生器电路，该页面选择复位发生器电路包括用于接收一组的一个或多个地址中的每一个地址的块地址部分的输入；用于
路；在检测到两个地址的块地址部分不同时，该页面选择复位发生器可操作地产生复位输出以清除锁存的页面。
在一些实施例中，页面选择复位发生器电路用于在包括闪速存储器的非易失存储器中限制多页面擦除操作。
在一些实施例中，页面选择复位发生器电路还包括第一页面选"t奪复位使能电路，其在地址涉及多页面擦除操作时使能产生复位输出。
在一些实施例中，页面选择复位发生器电路还包括第二页面选择复位使
能电路，其使能以主地址寄存器中地址的锁存正确定时的复位输出的产生。
在一些实施例中，页面选择复位发生器电路还包括第一页面选择复位使能电路，其在页面地址涉及多页面擦除操作时使能产生复位输出，第二页面选择复位使能电路，其使能以主地址寄存器中地址的锁存正确定时的复位输出的产生；其中页面选择复位发生器仅当由第 一 页面中选择复位使能电路和第二页面选择复位使能电路启用时来可操作地产生复位输出。
在一些实施例中，对于多位块地址中的每一个位，地址变换检测电路包括a)用于寄存该位并产生寄存的地址输出的相应的子地址寄存器；b)用于检测寄存的地址输出中的变换的相应的逐位地址检测电路；用于组合逐位地址检测电路的输出的合并电路。
在一些实施例中，每一个逐位地址检测电路包括第一电路，用于4企测上升的地址变换；第二电路，用于检测下降的地址变换；用于组合第一电路与第二电路的输出的电路。
在一些实施例中，用于检测上升的地址变换的第一电路包括a)按顺序连接在一起的反相器和延迟元件；b)NAND门，其具有被连接以接收寄存的地址输出的其中之一的第一输入，该NAND门还具有第二输入，所述第二输入被连接以接收经过反相器反相以及延迟元件延迟之后的寄存的地址输出的其中之一；用于检测下降的地址变换的第二电路包括a)反相器和延迟元件；b)NAND门，其具有被连接以接收在经过反相器反相之后的寄存的地址输出的其中之一的第一输入，该NAND门具有被连接以接收在经过延迟元件延迟之后的寄存的地址输出的其中之一 的第二输入。
在一些实施例中，对多位块地址中的每一位来说，相应的子地址寄存器包括SR锁存器，其具有被连接成接收该位的输入端使能电路，用于允许将该位锁存到SR锁存器，以在页面地址涉及多页面擦除操作时使能产生复位输出。
在一些实施例中，页面选择复位发生器电路还包括主复位脉冲发生器电路。
根据另一个广泛的方面，本发明提供了一种存储器电路，包括多个存储块，每一个块包括布置在多个页面中的非易失存储单元；用于每一个页面的
相应锁存电3各，其中每一个页面具有页面地址，页面的页面地址在每一个块内部是唯一的，每一个页面的页面地址与每一个其他块中的对应页面的地址
相同；用于每一个块的相应的块使能电路；通过为由地址的块地址部分识别的块而启用块使能电路来处理页面擦除命令的每个地址的块地址部分的块预译码器电路；通过为具有由地址部分所识别的页面地址的每一个页面设置锁
路；如上概述的页面选择复位发生器电路；用于在块预译码器、页面预译码器以及页面选择复位发生器电路已经处理页面擦除命令的所有地址之后进一步可操作地将擦除电压连接到启用的块的选择的页面的锁存电路；其中禁止由于多页面擦除操作涉及两个或多个不同块地址的页面的意外擦除。在一些实施例中，非易失存储器包括闪速存储器。
在一些实施例中，锁存电路具有共同连接的复位输入，用于接收由页面选择复位发生器产生的复位输出。
根据另一个广泛的方面，本发明提供了一种方法，包括对于与非易失存储器有关的多页面擦除操作的多个地址的每一个，每一个地址都包含块地址
块地址部分；b)当4全测到块地址不同于多个地址中的先前地址的块地址，则复位任一先前选择的页面和块；c)在多个块的每一个中选择相应的页面；d)选择多个块中的相应一个，以及其中在所述检测之后，复位、选择相应的页面并且在每一个地址上选择多个块中的相应一个，单个剩余的块地址将被选择，该方法还包括擦除单个剩余的选择的块中任一选择的页面。
在一些实施例中，该方法还包括产生复位输出以便复位先前的选择。在一些实施例中，该方法还包括接收地址，其中每一个地址都包含块地址部分和页面地址部分；对于每一个接收到的地址，确定该地址是否为页面擦除操作的一部分；只有在确定该地址是页面擦除操作的一部分时才执行所述检测和复位。
在一些实施例中，该方法还包括在主地址寄存器中锁存地址；以在主地址寄存器中地址的锁存来对复位输出的生成进行定时。
8地址部分的包括对于多位块地址中的每一个位a)将该位寄存到相应的子地址寄存器中；b)执行逐位地址检测，以检测子地址寄存器的输出中的变换；组合逐位地址4金测的输出。
在一些实施例中，执行逐位地址检测包括检测上升的地址变换；以及4企测下降的地址变换。
在一些实施例中，该方法被应用到闪速存储器。


现在将参考附图仅通过实例来描述本发明的实施例，其中
图l是闪速存储器系统的示意图2是用于闪速存储单元的译码器电路的电路图3是示出块译码器连接的更多细节的闪速存储器系统的电路电路图4B是示出在结合不同块中的页面来执行多页面擦除操作时的行为的闪速存储器系统的电路图5是示出对于在单个块中被擦除的多个页面的正确行为的闪速存储器系统的示意图6A和6B示出闪速存储器系统的示意图，示出在检测到不同块时在多个块中尝试多页面擦除，而页面地址是被复位的；图7是子地址寄存器的详细电路图；图8是ATD (地址变换检测)电路的详细电路图9是检测在多页面擦除操作期间何时已经发生块地址变化并产生相应复位脉沖从而复位页面地址的电路的详细电路图IO是图9电路的操作的第一示例，用于页面擦除操作的连续地址输入；
以及
图11是图9电路的操作的第二示例，用于不全是页面地址的连续命令。
具体实施例方式
由于块擦除的限制，因此，在闪速存储器中引入了基于页面的擦除，以
作为块擦除操作的替代。该示例在申请人于2006年3月29日提交的 60/786， 897和2006年9月11日提交的60/843， 593的共同未决美国临时专利 申请中描述。块擦除仍旧应用于擦除整个块。块和页面擦除功能可以在闪速 存储器操作中共存。对于多块擦除操作，其中没有对同时擦除的块的选择进 行限制。闪速存储器应用主要是在面向密度的市场中使用的，例如相机、数 据存储装置、便携式音频和视频播放器，由此单元密度是非常重要的，并且 外围和译码器块必须较小。在闪速存储器系统中，其目标通常是简化以及最 小化存储核心的外围电路的数量。为此，在闪速存储器系统中，典型的页面 选择译码信号通常是借助全局译码而被共同连接到所有块。在这样的系统中，
如果存在不同块地址的页面擦除，那么可能意外删除不同块中的不必要页面。 在下文中详细描述了这种不正确的操作的 一个示例。
图1示出其中具有物理扇区或块10、 12........ 14、 16的闪速存储器单
元的布置，每一个具有闪速存储器单元21、 23、 25、 27以及相应的译码器11、
13........ 15、 17。每一个块的存储单元均由一组页面(行)组成。在这里
示出了用于块10的页面1 24和页面N 26,以及用于块12的页面1 28以及 页面N 30。块预译码器20产生一组块选择输出32。其中一个块选择输出以 及共享的信号32被连接至每一个块。此外，还示出了具有一组页面选择输出
34的预译码器22。该页面选择输出34共同连接到所有块10、 12........ 14、
16。在操作中，块预译码器20产生块选择信号32,以选择块IO、 12、 14、 16的特定子集。预译码器22产生用于选择特定页面的页面选择输出34。 一 旦执行了这种操作，则擦除操作将会从选择的块中擦除选择的页面。
图2示出详细的锁存结构，其在具有行地址译码器的核心块中具有多页
面擦除功能。图2的结构形成图1的译码器11、 13.....15、 17的一部分，
并且对于每一个页面是可重复的。电路具有由wl-act(字线有效-页面线有效) 50、 Address — Set 42、预译码输入X、 Y、 Z 44 (图1中的预译码器22的输出)、 Address—Reset 46以及块选择47 (来自图1的块译码器20的其中一个块选 择信号32 )组成的输入。输入wl — act作为NAND门48的第一输入被输入。Address —Set 42与晶体管50的4册才及相连。预i奪码输入X、 Y、 Z 44 l餘入到三 输入AND门45，并且所述AND门45的输出与另一个晶体管52的输入以及0R 门62的输入相连。对于本例，对于给定的页面，X被连接以接收x或^， Y 被连接成接收y或，，并且Z被连接成接收ziU,其中x、无、y、 ^、 z和z 是预译码器的输出。每一个页面都具有与预译码器输出的不同集合的连接， 由此可以单独对其进行选择。用于所有块中的相应页面的译码器电路具有相 同的预译码输入。Address—Reset 46与另一个晶体管60的栅极相连。反相器 54、 56被连接以形成置位-复位(SR)锁存器58。该置位-复位锁存器58的 输出与0R门62的另一个输入相连，并且所述0R门62的输出作为第二输入 而与NAND门48相连。NAND门48的输出经过反相器64传递到WUriver 66。 WL—driver 66的输出经过由块选择输入47启用(或停用)的块选择晶体管 68来传递。对给定块的所有页面来说，该块选择输入都是相同的，但对每一 个块来说则是不同的。
在操作中，对任何页面擦除操作而言，wl-act 40必须是高电平。置位-复位锁存器58的置位操作是由Address — set 42结合AND门45的输出来控制 的。在为该页面恰当设置了页面选择信号时，AND门45的输出为高。对在置 位-复位锁存器58中发生的置位操作来说，Address —set 42和AND门45的输 出必须为高。置位-复位锁存器48的复位操作被Address-reset输入46控制。 当Address —reset为高时，复位产生。在置位锁存器58时，OR门62的输出 将会变成高电平。假设wl—act 40是高电平，那么在反相器64的输出端将会 产生高电平，其中所述高电平经过驱动器66。如果来自块译码器的相应块选 择47也是高电平，那么WL-driver 66的输出只与该页面的存储单元相连。 在需要擦除的时候，WL驱动器66将会具有低值。'H， (Vdd电平，操作电压) 是不选择的，'L， (Vss,接地电平)则是选择的。擦除电压将被施加到基底 (~ 20V)。
以下给出的是可以由块译码器和预译码器处理的命令结构的示例 {块Bi，页面PJ , {块B2,页面P2},…...,{块BK，页面PK}，擦除 这意味着在块Bi中，页面Pi将被擦除，在块B2中，页面P2将一皮擦除，以此类 推，直至決Bk，其中页面P,将被擦除。这些(块，页面)对的每一个都会在相
ii应的译码器逻辑中为所述块和页面产生置位操作。在完成了所有置位操作之 后，执行擦除命令来为选择的页面和块执行擦除操作。
对每一个页面来说，图2的电路都是重复的。借助该结构，选择的块中
的每一个页面地址被锁存到每一个字线译码块的锁存器58中，并且在擦除功 能启动之前在地址设置阶段可以选择所要擦除的多条字线。每一个块中共同 连接的行地址译码器将会由预译码器和块译码器同时选择。通过驱动选择的 块上的块选择47为高(到置于WL-driver 66与存储单元块(未示出)之间 的晶体管68)来选择正确的块中的页面。为此，只有在将多个页面擦除限制 成擦除同一块中的多个页面的时候，多个页面擦除处理才会正常工作。
图3示出多页面擦除处理如何在多个页面全都处于同 一块的时候正常工 作。图3示出图1电路的不同视图。对块10进行了放大，以便示出字线译码 器80、 82、 84、 86 (图l译码器ll的组成部分)以及存储单元21。块选择 输出32的其中一个与每一个页面的相应晶体管68相连。所选4奪的多个页面 将会导致每一个块的相应字线译码器被置位。然而，如果只擦除第一块10内 部的页面，则块选择仅仅会启用第一块10,同样，只有该块内部的页面会被 擦除，而这也正是所期望的结果。最终选择是由用作丽OS转换器的晶体管68 执行的。用于所有块中的选择的页面的WL-driver产生页面^^除电压(0V )。 这仅仅耦合到选择的块的存储单元的栅极电平，这是因为只有选择的块的晶 体管68会被接通。此外，在闪速存储器的基底上施加了 20V。由于栅极(0v) 与基底(20v)之间的这个反向电压，因此，每一个选择的单元的浮栅的捕获 电荷可以^皮4察除。对于未选择的单元来it, WL—driver产生Vdd。应用vdd的 页面线处的浮置电平会通过基底电平(20v)被提升，由此未被选择的单元的 栅极具有大约16V的电压，并且不会发生擦除。
图4A示出的是多页面擦除如何在多个页面全都处于同 一块内部时正常工 作。图4A示出图1电路的不同视图。与图3中一样，对块10进行了放大。 此外，块12也进行放大，以便示出字线译码器100、 102、 104、 106(图1译 码器13的组成部分)以及存储单元23。用于块12的块选择输出32与用于块 12中的每一个页面的相应晶体管110相连。对本示例来说，假设下列地址信 息已经为擦除操作而产生，其中假设块0是块10,块1是块12，页面0是与
12译码器80、 IOO相关联的页面，页面1是与译码器82、 102相关联的页面， 页面2是与译码器84、 104相关联的页面，以及页面3是与译码器86、 106
相关联的页面
{块0，页面1},(块0，页面2}，擦除
选择的多个页面将会导致每个块的相应字线译码器被置位。然而，如果 擦除同一块内部的页面(在本示例中是块0),那么块选择只会启用第一块10, 同样，只有该块内部的页面会被擦除，而这正是所期望的结果。在这里，假 设字线译码器82、 84被启用并且由此产生了 "L"输出(选择的单元的擦除 电压)，而字线译码器80、 86被停用并且由此产生了 "H"输出。由于对于每 一个块预译码器输出是以相同方式连接的，因此，用于块12的相应字线译码 器被启用和停用。更具体地，字线译码器102、 104将被启用，并且字线译码 器IOO、 106将被停用。在本示例中，只有块10被启用(块选择输入是"H"), 由此导通晶体管68,而不会导通晶体管IIO。由此得到的结果是块10的译 码器的"L，，输出将被传播到块10的存储单元21，并且该单元将会在确立擦 除命令有效时被擦除。"H，，输出产生意味着不执行擦除的浮动态。在块12中， 译码器IOO、 102、 104、 106的输出全都不会传播到存储单元23，以及所有单 元具有意味着不会发生擦除的浮动态，而这也正是所期望的结果。
图4B示出的是多页面擦除处理如何可以在多个页面全都处于同 一块时正 常工作的更进一步的细节。图4B示出与图4A相同的电路细节。对本示例来 说，假设下列地址信息已经产生用于擦除操作
{块0，页面1)， {块1，页面2},擦除
由于选择了两个块，因此，晶体管68和110全被启用。选择多个页面将 会导致每一个块的相应字线译码器被置位。由此，译码器82、 84、 102、 104 的输出全都被启用，产生"L，，输出。由于晶体管68、 IIO全被启用，因此， 擦除电压将被传播到单元21、 23。其结果是在块0中擦除了页面1和页面2, 并且在块1中将会擦除页面1和页面2。很明显，与根据命令擦除的页面相比 擦除的页面更多。
图5、 6A和6B是提供了页面擦除功能的本发明实施例所提供的电路的视6A和6B则是处理多页面擦除命令的相同电路的两个视图，其中所述页面处于 不同的块。在电^各中有两个块610、 612。块610具有四个页面，并且这四个 页面形成了存储单元588的一部分，块612也具有四个页面，形成了存储单 元608的一部分。 一般来说，可以存在任何数量的块和页面。块610具有通 过开关晶体管590而与存储器单元588相连的字线译码器580、 582、 584、 586 (每个页面一个)。块612则具有通过开关晶体管710而与存储单元608相连 的字线译码器600、 602、 604、 606。此外，还示出了 一个块预i奪码器500。 该块预译码器500具有与用于块610的启用/停用开关晶体管590相连的块选 择输出506，并且具有与启用/停用开关晶体管710相连的块选择输出508。 此外，如先前针对常规实施方式所描述的那样，所提供的页面预译码器502 还具有共同连接到每一个块中的相应字线译码器的页面选择输出509。页面预 译码器5 02还具有共同连接到每一个字线译码器的复位输入的Addres s — r ese t 输出510,共同连接到每一个字线译码器的置位输入的Address-set输出512， 以及共同连接到字线"i奪码器的WL-act输入的WL_act输出514。此外，还示出 了页面选择复位发生器电路504。该电路具有连接到页面预译码器502、或者 直接连接到地址复位510、以及连接到块预译码器500的复位输出516。.
在图5、 6A和6B中，块预译码器500与块之间的连接可以^i认为逻辑互 连。通常，允许单独选择块的任何功能都是可以实施的。此外，其间可能存 在其他的逻辑。例如，对于结合了大量块的实施方式(例如以下示例中的 2048 ),块选择可以以与页面选择相似的方式执行。例如，每一个块都可以具 有一个块线译码器，该译码器是由在一组块选择线上发送的特定位唯一寻址。 换句话说，该组的块线译码器有可能与单个块的一组字线译码器相似。块线 译码器可以具有相似的复位输入，以便复位先前锁存的块地址。
页面选择复位发生器电路504被示为与页面预译码器分离的电路，但是 它们可以作为单个电路来实施。示出页面选择输出的特定形式，但是更具体 地，可以使用允许所选择的字线译码器的相应页面的任何类型的页面选才奪输 出。更进一步，在一些实施例中，图5、 6A和6B的字线译码器在形式上与图 2的译码器相似，更具体地，可以使用任何锁存电路。
在操作中，选择的多个页面会导致每一个块的相应字线译码器被置位。假设页面处于相同的块中，那么页面选择复位发生器电路504将不产生复位。 在已经置位了所有地址之后，执行擦除操作，并且擦除电压(Ov)将会通过 开关晶体管的恰当控制(通过导通用于块61G的晶体管590,或是导通用于块 612的晶体管710)而被传播到选择的块的页面。另一方面，当页面不在同一 块内部的时候， 一旦检测到不同的块，则页面选择复位发生器电路504会在 复位输出516上产生复位，其复位所有先前置位的页面地址，并且还会复位 块地址。假设后续地址属于相同块，则以正常方式锁存和擦除这些地址。
在图5中示出同一块中的多页面擦除操作的示例。在这里，所考虑的操 作是
{块0，页面1}， {块0，页面2}擦除
页面擦除地址页面1将会导致在字线译码器582、 602中将锁存器置位， 并且页面地址页面2将会导致在字线译码器584、 604中将锁存器置位。此外， 块地址块Q导致块选择506变成启用状态。块选择508停留在停用状态。在 执行擦除操作时，字线-泽码器582、 584、 602、 604中的WL —driver (未示出) 为两个块610、 612中的页面1和页面2的每一个产生纟察除电压。在图示示例 中，擦除电压("L")被示出是为每一个选择的页面(页面1，页面2)产生 的。用块选择信号仅仅选择了块0 (块0 610的开关晶体管590的输入506 上的"H"对比块l 612的开关晶体管710的输入508上的"L，，)意味着只擦 除来自块O 610的页面，而这正是所期望的结果。
在图6A和6B描述的时刻，示出用于不同块中的页面地址的多页面擦除 操作示例的电路的连续状态。在这里，所考虑的操作时
{块0,页面1}， {块1，页面2}擦除
页面擦除地址页面1将会导致在字线译码器582、 602中置位锁存器。此 外，块地址块Q将会导致块选择506变成启用状态。在图6A中描述了此时的 电路状态。由于在处理完所有地址之前不会执行擦除操作，并且不会发布确 认命令"擦除，，，因此，擦除电压已经传播到存储单元。此后，在尝试置位不 同块中的下一个页面时，由于块l不同于块O,因此，页面选择复位发生器电 路504将会检测到下一个地址的块地址存在不同。这时将会产生复位516,并 且由此将会导致字线译码器中先前置位的锁存器被复位(特别地，在本示例中译码器582、 602中的锁存器被复位)，此外还会导致将块选择506复位至 停用状态。然后，第二地址随后以正常方式进行处理。特别地，页面地址页 面2导致字线译码器584、 604中的锁存器的置位。此外，块地址块l导致块 选择508变成启用状态。块选择506将会停留在停用状态。字线译码器584、 604中的WL-driver (未示出)则为两个块中的页面2产生4察除电压(OV )。 这时，电路的状态将会如图6B所示。用于块10的块选择上的"H"已经复位 到"L",并且字线译码器582、 602中的页面选择已经复位。在图示的示例中， 擦除电压("L，，)被示出为选择的页面(页面2)产生。只用块选择信号选择 了块l (块l 612的开关晶体管710的输入508上的"H"对比块0 610的开 关晶体管590的输入506上的"L")意味着只擦除来自块1 612的页面，而 这也是所期望的结果。
现在将提供关于页面选择复位发生器电路504的例示实施方式的细节。 在一些实施例中，为了实施所描述的操作，使用ATD (地址变换检测)机制来 执行不同块地址检测。注意到，ATD(地址变换检测)已经在异步DRAM(动态 随机存取存储器)和SRAM (静态随机存取存储器)中得到广泛使用，以便找 出新地址的开端。因为检测到的地址变化，内部控制逻辑会在DRAM或SRAM 中产生相关信号。在考虑异步DRAM或SRAM的电路设计时，脉沖宽度以及多 个或单个地址变换将会是非常重要的因素，为此使用复杂的逻辑来执行ATD 功能。
现在参考图7，示出的是用于锁存形成了页面选择复位发生器电路504的 一部分的块地址的块子地址寄存器电路。图7的电路具有与晶体管204、 212 的使能输入端相连的wr —en输入200。块地址输入202通过晶体管204而与包 括反相器206、 208的锁存器210的置位输入端相连。此外，该块地址输入202 还通过反相器214和晶体管212而与锁存器210的复位输入端相连。该锁存 器210具有输出端，其中该输出端通过反相器216被连接以产生总的输出218。
在操作中，当wr-en输入200是高电平时，晶体管204将会接通，并且 地址输入202上的正变换会将包括反相器206、 208的锁存器210置位。只要 wr-cn是高电平，则晶体管212同样也会接通，并且地址输入202上的负变换 将会复位锁存器210。锁存状态将会由反相器216反相，以便产生输出信号218，而这正是要锁存的块地址。图7电路重复的次数与块地址位的数量相同。 在这种情况下，从RA〈16:6〉开始，块地址是ll位，由此图7的电路将会重复 11次。在将行地址存入包括块地址和页面地址(未示出)的主地址寄存器之 后，块地址将被锁存到图7的子地址寄存器中。'wr—en，控制信号200是从 两个输入组合中产生的。第一个输入cmd-addip-pgperse表明最新的命令是 页面擦除地址输入命令，并且第二个输入是在置于图7的子地址寄存器(未 示出)之前的寄存器块中的主地址寄存器上使用的Row-latch。在以下关于图 9的描述中将会详细i仓述用于组合cmd_addip—pgperse和Row—latch的对争定冲几 制。
图7的每一个子地址寄存器仅在被wr-en启用的时候才产生锁存的块地 址输出218，并且这种情形仅在处理页面擦除地址的时候发生。由此，使用子 地址寄存器，可以避免其他命令相关的行地址的不必要的地址变换检测所带 来的功耗。
在图8中描述了 ATD (地址变换检测)电路的一个示例，但是应该清楚了 解，可以替代使用用于实施ATD功能的许多电路。在图8中，输入230是图7 的电路之一产生的锁存的块地址218之一。图8的电路的重复次数同样与块 地址位的数量相同。在这种情况下，从RA〈16:6〉开始，块地址是ll位，由此 图8的电路将会重复11次。输入230被馈送到第一 NAND门240的第一输入， 通过反相器232和延迟元件236到达第一 NAND门240的第二输入，通过反相 器2 34到达第二 NAND门2 4 2的第 一输入，以及通过延迟元件2 3 8到达第二 NAND 门242的第二输入。第一NAND门240和第二 NAND门242的输出被馈送到第 三NAND门244的相应输入，而所述第三NAND门244的输出则是总的ATD_out 信号246。这个ATD—out信号是与图9中所示的ATD合并电路340的输入端相 连的输出(总共ll个)之一。 一般来说，在一些实施例中，ATD电路包括 用于检测下降的地址变换的第一电路，用于检测上升的地址变换的第二电路， 以及用于合并第一电路与第二电路的输出的电路。
在操作中，在输入端2 30上从低到高的变换(上升的地址变换)将会导
效低电平)。这在ATD—out 246中产生相应的脉冲(有效高电平)。在输入230
17上，从高到低的变换(下降的地址变换)导致在NAND门242的输出端产生在 延迟元件238引入的延迟期间持续的脉沖(有效低电平)。这在ATD-out 246 中产生相应脉沖(有效高电平)。由此，电路将会检测输入230中的任何变化， 并且一旦4企测到变化，则在ATD—out 246中产生脉沖。
图9是用于检测新的块地址的整个电路的框图。例如，该电路可以作为 图5和6的页面复位发生器电路504来实施。输入包括Row—latch 310、 Rst-b 302 (在两个位置示出输入)，New—cmd—b 3(H (在两个地方示出输入)， Radd〈16:6〉， CmcLaddip—pgperse 308。 4亍锁存器310由反相器314反相，并 且作为第一输入而被输入到NAND门316。 Rst —b 302和New—cmd—b则被输入 到NAND门318。 NAND门316、 318被连接作为SR锁存器319。 SR锁存器319 的输出被输入到延迟元件330。延迟元件330的输出331被标记为 Latch_start，并且该输出被输入到NAND门320的第一输入。同样， Cmd—addip —pgperse 308由反相器324反相并输入到NAND门328作为其第一 输入。RSt一b 302和New—cmb—b304 ^皮输入到NAND门328。 NAND门326、 328 被连接作为SR锁存器329。SR锁存器329的输出327被标记为Pgpadd—i叩ut， 并且该输出被输入到NAND门320的第二输入。NAND门320的输出由反相器 322反相，以便产生wr — en 323,其中所述wr — en 被输入到先前参考图7 描述的子地址寄存器332。 Radd〈16: 6〉起到地址寄存器332的输入的作用。地 址寄存器332的输出333是Raddo〈16: 6〉，并且其被输入到ATD (地址变换^企 测)电路334。更具体地，每一个位都会输入到如图8所示的相应的逐位ATD 元件中。这些逐位ATD信号atd〈16: 6〉335是用ATD合并电路340来合并的。 一组逐位ATD信号将会与NOR门342、 346、 348、 350、 NAND门352、 354以 及NOR门356相结合。最后一个NOR门356的输出将会锁存在由NAND门358、 360组成的SR锁存器361中。第二NAND门360接收Rst—b 302和New_cmd_b 304。总的合并输出atd-all是在362处指示的。Atd一all 362被输入到主复 位脉冲发生器电路370。它会被直接输入到NAND门364的第一输入，并且经 由延迟元件366以及反相器368而被输入到NAND门364的第二输入。NAND门 364的输出由反相器371反相，以便产生称为dec一rst一pgp的总的输出372(新 的块地址)。
18现在将详细描述图9电路的才喿作，在开始正常工作之前，rst_b 302 (也 就是变换到低)将被确立有效，以便初始化所有锁存器的状态，以及向每一 个锁存器以及相连的逻辑给出清楚的已知输出状态。
根据命令确立有效产生信号new-cmd—b 304。在确立任何新命令有效时， 确立new-cmd—b 304有效(也就是变换到低)。这同样初始化了所有锁存器以 及相连的逻辑。在每次确立新命令有效时，新的操作开始执行。
当命令是页面^察除才乘作的地址输入时，在输入cmcLaddip-pgperse 308 上将会存在脉冲。举个例子，在通过设备的输入端口确立"用于页面擦除的 地址输入"有效的时候，内部时钟将会锁存命令位，并且命令解释器将会译 码8位命令。如果译码结果是'用于页面擦除的地址输入，，则从命令解释器 将'cmcLaddip-pgperse ，作为脉沖进行发出。这个脉沖将产生并用于开始 块地址检测，以便确定块地址是相同的块还是不同块。该输入由锁存器329 锁存。当锁存器329的输出Pgpadd—input 327是高电平时，这意味着驱动 Latch—start 331的Row—latch 310涉及用于页面擦除操作的地址输入。
在确立页面擦除的地址输入时，Pgpadd —input 327将会变成高电平，并 且产生Row—latch 310，由此，Latch—start 331将会变成高电平，然后，wr—en 323(反相器322的输出)将会变成高电平，并且将会由new_cmd—b 304或rst—b 302复位。这样能够开始进行块地址变换检测。
11位的Radd〈16: 6〉306是地址的块地址部分，并且代表作为先前描述的 子地址寄存器的输入值使用的块地址的位。这里采用具有2 048个块的实施方 式。 一般来说，可以使用任何数量。使用Row-latch脉冲的定时保存这些值 在主地址寄存器(未示出)中。在一些实施例中，Radd〈16: 6〉也被锁存作为 Row—latch 310的函数，同样，在Radd〈16: 6〉上出现块地址之前存在延迟。 为了得到Radd〈16: 6〉306与wr — en 323之间的定时裕量，提供了延迟元件330 以便从Row-latch输入310获取Latch—start 331。
随后子地址寄存器332的Raddo〈16: 6〉输出333由ATD电5各334来处理， 以便产生每一个块的相应的atd位(atd〈16: 6〉335 ),并且这些位将会与ATD 合并电路340结合，以便产生atd—all。在图示示例中，这包含合并的11个 单独的位，以产生了单独的atd—all输出362。如果任意一个或多个atd〈16: 6>
19电平。
当atd-all 362变成高电平时，最终输出是dec — rst — pgp372上的脉沖。 这与行地址译码器(也被称为字线译码器)相连，以便在访问不同块页面的 时候复位锁存状态。
一旦对于第一 "用于页面擦除的地址输入，，命令发出了复位信号 dec-rst-pgp 372,则译码第一页面地址，并且将译码的输出锁存到恰当的字 线译码器中。假设检测到块地址中的变化，那么首先发出复位信号，然后发 出选择的译码器锁存器的置位信号。在具有相同块地址的连续页面地址的情 况中，不会发出其他复位信号。在具有不同块地址的连续页面地址的情况中， 产生另一个复位信号，以便清除先前锁存的页面。
在一些实施例中，提供页面选择复位使能电路，以产生用主地址寄存器 中的地址锁存来恰当定时的复位输出。对图9的示例来说，总体用参考数字 311标引的电路将会执行这个功能，但是其他电路也可以替代使用。例如，可 以使用D触发器来取代SR锁存器。
在一些实施例中，当页面地址涉及多页面擦除操作时，提供页面选择复 位启用电路，以产生复位输出。对图9的示例来说，总体用参考数字309标 引的电路将会执行这个功能，但是其他电路也可以替代使用。例如，可以使 用D触发器来取代SR锁存器。
为了进一步帮助理解图9的电路，现在将会参考图10和11来描述两个 具体的操作示例。首先参考图10,示出的是图9电路如何在具有用于页面擦 除操作的连续地址输入的时候操作的示例。示出两种情形，其中一种对应于 两个地址具有相同块地址的情形， 一种对应的是两个地址具有不同块地址的 情形。信号的标记和编号与图9中相同。对于&1(1<16:6〉已经使用了简化符号， 这是因为对于单个位的atd仅示出单个信号。
由RsUb 302上的脉沖400复位操作。这会在Latch—start 331和 Pgpadd—input 327上产生已知的状态。通过在New—cmd-b 304上的脉沖402 来发信号指示时确:〖人新命令确立的启动。此后则是Cmd-Addip — pgperse 308 上的脉沖404，其指示所述命令是页面擦除命令。这个命令将被锁存，并且在 Pgpadd—input 327上产生变换405。跟随在新命令输入之后的是Row-latch 310上的指示第一行地址已被接收的脉冲406。这触发Latch—start 3n上的变换 408。Latch—start 331上的高电平状态与Pgpadd—input 327的组合导致wr一en 323上的变换410。在411， wr-en 323转而触发子地址寄存器332中的块地 址Radd〈16: 6>的锁存。
在412处指示了用于第一地址的块地址。如果这是第一地址，那么新的 块地址将会不同于未知状态。这一点使用atd〈16: 6>上的脉冲414表示，但是 该脉冲实际是在11个atd信号的其中一个上出现的。该脉沖由ATD合并电路 进行处理，并且在atd—all 362上将会产生脉冲416,而转而在dec —rst —pgp 372上产生主复位脉冲418。这将会复位任何锁存地址，但是此时没有地址已 被锁存。该操作是与预译码器以及块译码器所在的状态无关的复位的初始操 作。在预译码器和块译码器的复位操作之后，第一接收的块地址以及页面地 址将会以先前描述的方式锁存。
在稍后的某个时间，当通过在New_cmd—b 304上的脉沖4"来发信号指 示时，另一个新命令被接收。这复位Latch_start 331 (负变换423 )以及 Pgpadd—input 327 (负变换"5 ),并且复位wr_en (负变换)。跟随在其 后的是Cmd—Addip —pgperse 308上的脉冲424,该脉沖指示该命令是页面擦除 命令的地址形成部分。其:l皮锁存并且在Pgpadd—input 327上产生变换429。 跟随在新命令输入之后的是Row—latch 310上的指示地址已被接收的脉沖 426。这触发Latch—start 331上的变才奐428。Latch_start 331与Pgpadd-input 327上的高电平状态的组合在wr—en323上导致变换"0。如"1处所示， wr-en323接着在子地址寄存器332中触发块地址Radd〈16: 6>的锁存。
在432处指示用于第二地址的块地址。如果这是第二地址，那么新的块 地址既可以与先前块地址相同，也可以不同。如果新块地址与先前块地址相 同，则最终的atd〈16: 6>是在335-1处描述的。这是一个表明在任何一个 atd〈16: 6〉信号上都没有变换的简化符号。其结果是atd—al 1处于低电平，同 样，主复位脉沖也不存在。如果新的块地址不同于先前块地址，那么最终的 atd〈16: 6〉是在335-2处描述的。在atd〈16: 6>上存在脉冲434,它是用于表 明在11个atd信号之一上的脉沖出现的简化符号。ATD合并电路对此进行处 理，并且在atd —all 362上将会产生脉冲436,而这转而会在dec_rst—pgp 372上产生主复位脉冲438。这会清除先前锁存的页面地址，并且后续页面地址将 被锁存。
现在转到图11，该图是用于不全是页面擦除命令的顺序命令的图9电路 的操作示例。对作为页面擦除命令的第一命令的处理来说，该示例与图10的 示例相同，并且与之相关的描述将不再重复。在稍后某个时间将会通过在 New—cmd—b 304上的脉冲422来发信号指示以确认另 一个新命令开始。该命令 会复位Latch—start 331 (负变换423 )和Pgpadd—input 327 (负变换425 )。 而这接着会复位wr-en 323 (负变换427 )。此后，在这里不存在用于表明该 命令是页面擦除命令的Cmd-Addip-pgperse 308。在新命令输入之后，跟随的 是在Row— i a tch 310上的标明地址已被接收的第 一脉沖450。由于电3各没有被 Latch—start 331与Pgpadd—input 327上的高电平状态的所需组合启用，因 此，该处理不会触发该电路的进一步操作。
在上述实施例中，为了简单起见，设备元件和电路是以图示方式相互连 接的。在本发明的实践应用中，元件、电路等等彼此是可以直接连接的。同 样，元件、电路等等彼此之间可以通过对于设备和装置的操作所必需的其他 元件、电路等等间接连接。由此，在实际配置中，电路元件和电路直接或间 接地彼此连接或耦合。
上述实施例假设使用的是闪速存储器。更具体地，非易失存储器都是可 以使用的。
本发明的上述实施例仅仅是示例。在不脱离本发明的范围的情况下，对 本领域技术人员来说，对特定实施例可以实施各种替换、修改和变更，其中 本发明的范围仅仅是由附属的权利要求书定义的。
权利要求
1.一种用于在非易失存储器中限制多页面擦除操作的页面选择复位发生器电路，该页面选择复位发生器电路包括输入，用于接收一组的一个或多个地址的每一个地址的块地址部分；地址变换检测电路，用于检测该组页面地址中的两个地址的块地址部分何时不同；在检测到两个地址的块地址部分不同的时候，该页面选择复位发生器可操作地产生复位输出，以清除锁存的页面。
2. 权利要求1的页面选择复位发生器电路，用于在包含闪速存储器的非 易失存储器中限制多页面擦除操作。
3. 权利要求1和2中任一权利要求的页面选择复位发生器电路，还包括 第一页面选择复位使能电路，其在地址涉及多页面擦除操作的时候使能产生所述复位输出。
4. 权利要求1-3中任一权利要求的页面选择复位发生器电路，还包括 第二页面选择复位使能电路，其使能以主地址寄存器中地址的锁存正确定时的复位输出的产生。
5. 权利要求1和2中任一权利要求的页面选择复位发生器电路，还包括 第一页面选择复位使能电路，其在页面地址涉及多页面擦除操作的时候使能产生复位输出；第二页面选择复位使能电路，其使能以主地址寄存器中地址的锁存正确 定时的复位输出的产生；其中所述页面选择复位发生器仅在由第 一 页面选择复位使能电路和第二 页面选择复位使能电路二者启用时可操作地产生复位输出。
6. 权利要求1-5中任一权利要求的页面选择复位发生器电路，其中地址 变换检测电路还包括对于多位块地址中的每一个位a) 相应的子地址寄存器，用于寄存该位并产生寄存的地址输出；b) 相应的逐位地址检测电路，用于检测所述寄存的地址输出中的变换；合并电路，用于组合所述逐位地址检测电路的输出。
7. 权利要求6的页面选择复位发生器电路，其中每一个逐位地址检测电 路包括第一电路，用于检测上升的地址变换； 第二电路，用于检测下降的地址变换； 用于组合所述第一电路与所述第二电路的输出的电路。
8. 权利要求7的页面选择复位发生器电路，其中 用于检测上升的地址变换的第一电路包括a) 按顺序连接在一起的反相器和延迟元件；b) N緒D门，具有被连接以接收寄存的地址输出的其中之一的第一输入， 该NAND门还具有被连接以接收经过反相器反相以及延迟元件延迟之后的寄存 的地址输出的其中之一的第二输入；用于检测下降的地址变换的第二电路包括 a)反相器和延迟元件；b ) NAND门，其具有被连接以接收经过反相器反相之后的寄存的地址输出 的其中之一的第一输入，该NAND门还具有被连接以接收经过延迟元件延迟之 后的寄存的地址输出的其中之一 的第二输入。
9. 权利要求6-8中任一权利要求的页面选择复位发生器电路，其中对多 位块地址的每一个位来说，相应的子地址寄存器包括SR锁存器，具有^f皮连接以接收该位的输入；使能电路，用于允许将该位锁存到SR锁存器，以在页面地址涉及多页面 擦除操作时使能产生复位输出。
10. 权利要求1-9中任一权利要求的页面选择复位发生器电路，还包括 '主复位脉沖发生器电路。
11. 一种存储器电路，其中包括多个存储块，每一个块包括布置在多个页面中的非易失存储单元； 用于每一个页面的相应锁存电路，每一个页面具有页面地址，所述页面的页面地址在每一个块内部都是唯一的，所述每一个页面的所述页面地址都与每一个其他块中的对应页面的地址相同；用于所述每一个块的相应的块使能电路；块预译码器电路，通过使能用于由地址中的块地址部分所标识的块的块使能电路，来处理页面纟察除命令的每一个地址的块地址部分；页面预二泽码器电^^,通过为具有由地址部分所标识的页面地址的每一个页面设置锁存电路，来处理页面擦除命令中的每个地址的页面地址部分；权利要求1的页面选择复位发生器电路；在由块预译码器、页面预译码器以及页面选择复位发生器电路已经处理页面擦除命令的所有地址之后所述锁存电路进一步可操作地将擦除电压连接到所使能的块中的所选择的页面；其中禁止由于多页面擦除操作涉及两个或多个不同块地址而引起的页面的意外擦除。
12. 权利要求11的存储器电路，其中非易失存储器包括闪速存储器。
13. 权利要求11和12中任一权利要求的存储器电路，其中所述锁存电路具有用于接收页面选择复位发生器所产生的复位输出的共同连接的复位输入。
14. 一种方法，包括对于涉及非易失存储器的多页面擦除操作的多个地址的每一个，每一个地址都包含块地址部分和页面地址部分a) 检测块地址部分是否不同于多个地址的先前地址的块地址部分；b) —旦检测到块地址不同于多个地址的先前地址的块地址，则复位任一先前选择的页面和块；c) 在多个块的每一个块中选择相应的页面；d) 选^^多个块中的相应一个块；以及其中在所述检测、复位、选择相应的页面、和在每一个地址上选择多个块中的相应一个块之后，选4奪单个剩余的块地址，该方法还包括擦除该单个剩余的所选择的块中的任一选择的页面。
15. 权利要求14的方法，还包括产生复位输出，以复位先前的选择。
16. 权利要求14和15中任一权利要求的方法，还包括4姿收i也址，每一个地址包含块地址部分和页面地址部分；对于每一个接收的地址，确定该地址是否为页面擦除操作的一部分；只有在确定该地址是页面擦除操作的一部分的时候，执行所述纟企测和复位。
17. 权利要求15的方法，还包括在主地址寄存器中锁存地址；以在主地址寄存器中地址的锁存来对复位输出的生成进行定时。
18. 权利要求14-17中任一权利要求的方法，其中检测块地址部分是否不同于多个地址中的先前地址的块地址部分包括对于多位块地址中的每一个位a) 将该位寄存到相应的子地址寄存器中；b) 执行逐位地址检测，以检测子地址寄存器的输出中的变换；组合逐位地址片企测的输出。
19. 权利要求18的方法，其中执行逐位地址检测包括检测上升的地址变换；以及-险测下降的地址变换。
20. 权利要求14-19中任一权利要求的方法，该方法被应用于闪速存储
全文摘要
在这里提供的是用于控制闪速存储器中的多页面擦除操作的电路和方法。多页面擦除操作中的每一个地址的页面地址被锁存在字线译码器中，页面选择复位发生器电路对多页面擦除操作的每一个地址的块地址进行处理。如果该地址涉及不同块中的页面，则复位先前锁存的页面地址。这避免了多页面擦除操作包含不同块中的多个页面时导致产生不正确的电路操作。
文档编号G11C8/12GK101636790SQ200880006313
公开日2010年1月27日 申请日期2008年2月8日 优先权日2007年2月27日
发明者潘弘柏 申请人:莫塞德技术公司