专利名称：半导体电路的制作方法
技术领域：
本发明涉及半导体电路。
背景技术：
由于工艺、电压和温度(PVT)的变化，半导体电路的信号输入/输出端子的电压电 平即焊盘(pad)的电压电平可能会偏离目标电平。这是因为半导体电路的焊盘的阻抗与连接到焊盘的外部电路的阻抗彼此不同。如 果这些阻抗不同，则可能导致要传送的信号丢失。因此，在半导体电路中，为了减少发送/接收信号的丢失，减小焊盘阻抗与目标阻 抗之间的差异至关重要。
发明内容
本发明的各个实施例包括半导体电路。在本发明的一个方面，提供一种半导体电路，包括焊盘；焊盘驱动器，所述焊盘 驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配置为响应于编码信号，对所 述焊盘的电压进行校准；比较部，所述比较部被配置为将基准电压与所述焊盘的电压进行 比较并产生比较信号；以及编码发生部，所述编码发生部被配置为响应于所述比较信号，对 所述编码信号的编码值进行校准。在本发明的另一个方面，提供一种半导体电路，包括焊盘；焊盘驱动器，所述焊 盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配置为响应于编码信号对所 述焊盘的电压进行校准；第一比较部，所述第一比较部被配置为将第一基准电压与所述焊 盘的电压进行比较，并产生第一比较信号；第二比较部，所述第二比较部被配置为将第二基 准电压与所述焊盘的电压进行比较并产生第二比较信号；以及编码发生部，所述编码发生 部被配置为响应于所述第一比较信号对所述编码信号的编码值进行校准，并响应于所述第 一比较信号和所述第二比较信号而保持所述编码信号的编码值不变。在本发明的另一个方面，提供一种半导体电路，包括焊盘；焊盘驱动器，所述焊 盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配置为响应于控制电压对所 述焊盘的电压进行校准；比较部，所述比较部被配置为将基准电压与所述焊盘的电压进行 比较并产生比较信号；以及电压发生部，所述电压发生部被配置为响应于所述比较信号，对 所述控制电压的电平进行校准。在本发明的另一个方面，提供一种半导体电路，包括焊盘；焊盘驱动器，所述焊 盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配置为响应于控制电压对所述焊盘的电压进行校准；第一比较部，所述第一比较部被配置为将第一基准电压与所述焊 盘的电压进行比较并产生第一比较信号；第二比较部，所述第二比较部被配置为将第二基 准电压与所述焊盘的电压进行比较并产生第二比较信号；以及电压发生部，所述电压发生 部被配置为响应于所述第一比较信号对所述控制电压的电平进行校准，并响应于所述第一 比较信号和所述第二比较信号而保持所述控制电压的电平不变。在本发明的另一个方面，提供一种半导体电路，包括数据输出驱动器，所述数据
输出驱动器被配置为根据第一编码信号而对焊盘施加预定的电压；以及阻抗补偿单元，所
述阻抗补偿单元被配置为使用第二编码信号，对所述焊盘的电压与基准电压之差进行补 m
te ο在本发明的另一个方面，提供一种半导体电路，包括数据输出驱动器，所述数据 输出驱动器被配置为根据预先设置的编码信号而对焊盘施加预定的电压；以及阻抗补偿单 元，所述阻抗补偿单元被配置为使用控制电压，对所述焊盘的电压与基准电压之差进行补
包含在说明书中并且构成说明书的一部分的附图阐述本发明的各个实施例，并且 与说明书一起用于解释本发明的原理。图1是根据本发明的一个实施例的半导体电路的框图。图2是根据本发明的一个实施例的半导体电路的框图。图3是图2所示的控制部的电路图。图4是根据本发明的一个实施例的半导体电路的框图。图5是图4所示的焊盘驱动器的电路图。图6是根据本发明的一个实施例的半导体电路的框图。图7是根据本发明的一个实施例的半导体电路的框图。
具体实施例方式参考下述实施例和附图，本发明的优点和特征以及实现本发明特征和优点的方法 将变得明了。然而，本发明并不限于下述示例性实施例，而是可以用不同的方式来实施本发 明。因此，提供这些示例性实施例是为了使本领域的技术人员能清楚理解本发明的教导，并 且提供这些示例性实施例以便完整告知本发明的范围，示例性实施例仅由所附的权利要求 的范围来限定。在整个说明书中，相同的元件用相同的附图标记标注。参见图1，根据本发明的一个实施例的半导体电路100包括阻抗校准块110和多个 数据输出驱动器120-1至120-M。多个数据输出驱动器120-1至120-M的输出端子共同连接到信号输入/输出端 子，即焊盘130。可以采用相似的方式来配置多个数据输出驱动器120-1至120-M，并且多个数据 输出驱动器120-1至120-M中的每一个都可以包括多个晶体管。所述多个晶体管被划分为第一晶体管组MA和第二晶体管组MB。第一晶体管组MA可以被配置为通过它们的栅极接收数据DATA_P1/DATA_N1至DATA_PM/DATA_NM。第二晶体管组MB可以被配置为通过它们的栅极接收第一编码信号PC0DE<0:N>和 NC0DE<0 N>，并响应于第一编码信号PC0DE<0 N>和NC0DE<0 N>，将电源电压VDDQ或接地电 压VSSQ施加到第一晶体管组MA。多个数据输出驱动器120-1至120-M的阻抗根据第一编码信号PC0DE<0:N>和 NC0DE<0:N>来确定，并且所述多个数据输出驱动器120-1至120-M将焊盘130驱动为与数 据 DATA_P1/DATA_N1 至 DATA_PM/DATA_NM 相对应的电平。阻抗校准块110对第一编码信号PC0DE<0 N>和NC0DE<0 N>进行校准，使得以与 所述多个数据输出器120-1至120-M类似的方式配置的驱动器的输出电压对应于基准电 压，即进行ZQ校准操作。阻抗校准块110可以在半导体电路100的初始化时间段期间工作。即，在半导 体电路100初始化后的正常操作时间段期间，可以不校准第一编码信号PC0DE<0:N>和 NC0DE<0:N>。当然，可以响应于单独的命令来对第一编码信号PC0DE<0:N>和NC0DE<0:N>进行 校准。参见图2，根据本发明的一个实施例的半导体电路101包括阻抗校准块110、多个 数据输出驱动器120-1至120-M和阻抗补偿单元140。可以采用与图1所示的实施例类似的方式来实现阻抗校准块110和多个数据输出 驱动器120-1至120-M。所述多个数据输出驱动器120-1至120-M的输出端子共同连接到焊盘130。阻抗补偿单元140包括焊盘驱动器150、比较部160、编码发生部170和控制部 180。焊盘驱动器150可以被配置为响应于控制信号CTRLP和CTRLN以及第二编码信号 PC0DE2<0:L>和NC0DE2<0:L>，对焊盘130的阻抗进行校准。焊盘驱动器150连接到焊盘130，并且可以采用与多个数据输出驱动120_1至 120-M类似的方式来实现。焊盘驱动器150可以包括多个晶体管；根据单位阻抗校准量，所述多个晶体管被 设计成具有与多个数据输出驱动器120-1至120-M的晶体管不同的尺寸和数量。换言之， 与多个数据输出驱动器120-1至120-M的晶体管相比，焊盘驱动器150的晶体管可以被设 计成具有比较小的尺寸和比较少的数量。比较部160可以被配置为将基准电压VREF与经焊盘驱动器150校准过的校准焊 盘电压VPAD_CAL进行比较并产生比较信号CMP。基准电压VREF可以是例如电源电压VDDQ的一半，即VDDQ/2。例如，比较部160可以被配置为当校准焊盘电压VPAD_CAL大于基准电压VREF时， 输出高电平的比较信号CMP。编码发生部170可以被配置为响应于比较信号CMP，增加或减小第二编码信号 PC0DE2<0:L> 和 NC0DE2<0:L> 的编码值。可以使用计数器来实现编码发生部170。控制部180可以被配置为响应于读/写指示信号RD/WT，产生控制信号CTRLP和CTRLN。读/写指示信号RD/WT可以是这样的信号该信号能区别半导体电路101的写入 操作时间段即数据输入操作时间段和半导体电路101的读取操作时间段即数据输出操作 时间段。例如，读/写指示信号RD/WT可以在半导体电路101的读取操作时间段具有高电 平，而在半导体电路101的写入操作时间段具有低电平。如图3所示，控制部180可以被配置为产生控制信号CTRLP和CTRLN，在半导体电 路101的读取操作时间段期间和写入操作时间段期间，控制信号CTRLP和CTRLN具有相反 的相位。图3示出一个实例，在此实例中，控制部180配置为如下方式在半导体电路101 的读取操作时间段中，产生分别具有高电平和低电平的控制信号CTRLP和CTRLN，而在半 导体电路101的写入操作时间段中，产生分别具有低电平和高电平的控制信号CTRLP和 CTRLN0可以使用多个三态反相器TIVl和TIV2以及多个反相器IVl至IV3来实现控制部 180。下面参照图2和3描述根据本发明的一个实施例的如上述配置的半导体电路101 的操作。通过一个实例来描述根据本发明的一个实施例的半导体电路101的操作，在此实 例中，半导体电路101被应用于半导体存储器。在阻抗校准块110中产生的第一编码信号PC0DE<0:N>和NC0DE<0:N>被提供给多 个数据输出驱动器120-1至120-M。可以根据第一编码信号PC0DE<0:N>和NC0DE<0:N>来确定所述多个数据输出驱动 器120-1至120-M的阻抗。在所述半导体存储器的读取操作时间段期间，多个数据输出驱动器120-1至 120-M通过将焊盘130驱动为与数据DATA_P1/DATA_N1至DATA_PM/DATA_NM相对应的电平 来执行数据输出操作。在所述半导体存储器的写入操作时间段期间，多个数据输出驱动器120-1至 120-M执行将焊盘130的阻抗设置为目标阻抗和将焊盘130的电压电平设置为例如VDDQ/2 的操作。此时，将高电平和低电平的数据DATA_P1/DATA_N1提供给DATA_PM/DATA_NM。提供高电平的数据DATA_P1，而提供低电平的数据DATA_N1。可以采用类似的方式 提供其他的数据 DATA_P2/DATA_N2 至 DATA_PM/DATA_NM。因此，参见图1，多个数据输出驱动器120-1至120-M中的第一晶体管组MA的所有 晶体管均导通，此工作方式使得电压电平VDDQ/2施加到焊盘130，所述电压电平VDDQ/2对 应于电源电压VDDQ的一半。为了改善写入操作性能、即数据输入效率，焊盘130的电压电平应当对应于 VDDQ/20然而，由于焊盘130的电压电平是利用第一编码信号PC0DE<0:N>和NC0DE<0:N> 来被校准的，而第一编码信号PC0DE<0:N>和NC0DE<0:N>是由不直接连接到130的阻抗校 准块110产生的，因此，焊盘130的实际电压电平可能不同于目标电压电平VDDQ/2。
因此，阻抗补偿单元140对焊盘130的电压电平进行校准，使得焊盘130的电压电 平可以基本上对应于目标电压电平VDDQ/2。直接连接到焊盘130的焊盘驱动器150根据第二编码信号PC0DE2<0:L>和 NC0DE2<0:L>对焊盘130的电压进行校准。比较部160将基准电压VREF与经焊盘驱动器150校准过的校准焊盘电压VPAD_ CAL进行比较，并输出高电平或低电平的比较信号CMP。编码发生部170响应于比较信号CMP，增加或减小第二编码信号PC0DE2<0 L>和 NC0DE2<0 L>的编码值。控制部180响应于读/写指示信号RD/WT而产生控制信号CTRLP和CTRLN，使得焊 盘驱动器150可以在写入操作时间段期间对焊盘130的电压电平进行校准。也就是说，读/写指示信号RD/WT在写入操作时间段期间具有低电平。因此，参见图3，在写入操作时间段期间，控制部180输出分别为低电平和高电平 的控制信号CTRLP和CTRLN。可以仿照图1所示的数据输出驱动器120-1来配置焊盘驱动器150。控制信号 CTRLP和CTRLN代替数据DATA_P1和DATA_N1而被输入到焊盘驱动器150的第一晶体管组 MA。此外，第二编码信号PC0DE2<0 L>和NC0DE2<0 L>代替第一编码信号PC0DE<0 N> 和NC0DE<0:N>而被输入到焊盘驱动器150的第二晶体管组MB。因此，在写入操作时间段期间，焊盘驱动器150根据第二编码信号PC0DE2<0:L>和 NC0DE2<0 L>，将焊盘130的电压电平校准到与基准电压VREF基本上相同的电平，所述第二 编码信号PC0DE2<0:L>和NC0DE2<0:L>是通过直接反映焊盘130的电压电平的改变而被校 准的。而在读取操作时间段期间读/写指示信号RD/WT具有高电平。因此，参见图3，在 读取操作时间段期间，控制部180输出分别为高电平和低电平的控制信号CTRLP和CTRLN。响应于高电平的控制信号CTRLP和低电平的控制信号CTRLN，焊盘驱动器150中第 一晶体管组MA的所有晶体管均关断，于是焊盘驱动器150与焊盘130电隔离。因此，在读取操作时间段期间，焊盘驱动器150对焊盘130的电压电平没有任何影 响。如上所述，焊盘驱动器150的晶体管的尺寸被设计成比多个数据输出驱动器 120-1至120-M的晶体管的尺寸小。因此，与多个数据输出驱动器120-1至120-M相比，阻抗补偿单元140可以将焊盘 130的阻抗校准到更高的分辨率，从而对经多个数据输出驱动器120-1至120-M校准过的焊 盘130的阻抗与目标阻抗之差进行补偿。参见图4，根据本发明的一个实施例的半导体电路102包括阻抗校准块110、多个 数据输出驱动器120-1至120-M和阻抗补偿单元141。可以采用与图1所示的实施例类似的方式来实现阻抗校准块110和多个数据输出 驱动器120-1至120-M。阻抗补偿单元141包括焊盘驱动器151、比较部160、控制部180和电压发生部 190。
可以采用与图2所示的实施例类似的方式来实现比较部160和控制部180。电压发生部190可以被配置为产生控制电压VP和VN，所述控制电压VP和VN根据 比较信号CMP被线性地改变。 电压发生部190可以包括电荷泵。由于焊盘驱动器151是以焊盘驱动器151响应于控制电压VP和VN控制晶体管的 栅极的电平的方式实现的，因此，与图2所示的焊盘驱动器150相比，可以采用更加简单的 方式来配置焊盘驱动器151。也就是说，如图5所示，焊盘驱动器151包括多个晶体管Ml至M4，所述多个晶体管 Ml至M4连接在电源电压(VDDQ)端子与接地电压(VSSQ)端子之间。在晶体管Ml的栅极上施加有控制电压VP，在晶体管M2的栅极上施加有控制信号 CTRLP，在晶体管M3的栅极上施加有控制信号CTRLN，而在晶体管M4的栅极上施加有控制电 压VN。焊盘130连接到晶体管M2的漏极和晶体管M3的漏极。下面描述根据本发明的一个实施例的如上述配置的半导体电路102的操作。阻抗校准块110和多个数据输出驱动器120-1至120-M的操作可以参照上述对根 据本发明一个实施例的半导体电路101的操作的描述来描述。阻抗补偿单元141可以对焊盘130的电压电平进行校准，使得焊盘130的电压电 平与目标电压电平VDDQ/2之差减小。直接连接到焊盘130的焊盘驱动器151根据控制电压VP和VN来校准焊盘130的 电压。比较部160将基准电压VREF与经焊盘驱动器151校准过的校准焊盘电压VPAD CAL进行比较，并输出高电平或低电平的比较信号CMP。电压发生部190通过根据比较信号CMP进行充电/放电，来对控制电压VP和VN 的电平进行校准。控制部180响应于读/写指示信号RD/WT产生控制信号CTRLP和CTRLN，使得焊盘 驱动器151可以在写入操作时间段期间对焊盘130的电压电平进行校准。读/写指示信号RD/WT在写入操作时间段期间具有低电平。因此，参见图3，在写 入操作时间段期间，控制部180输出分别为低电平和高电平的控制信号CTRLP和CTRLN。在写入操作时间段期间，焊盘驱动器151根据控制电压VP和VN，在误差范围内将 焊盘130的电压电平校准到与基准电压VREF基本上相同的电平，所述控制电压VP和VN是 通过直接反映了焊盘130的电压电平的改变而被校准的。而在读取操作时间段期间读/写指示信号RD/WT具有高电平。因此，参见图3，在 读取操作时间段期间，控制部180输出分别为高电平和低电平的CTRLP和CTRLN。响应于高电平的控制信号CTRLP和低电平的控制信号CTRLN，焊盘驱动器151的晶 体管M2和M3关断，于是焊盘驱动器151与焊盘130电隔离。因此，在读取操作时间段期间，焊盘驱动器151对焊盘130的电压电平没有任何影 响。如上所述，焊盘驱动器151的晶体管Ml至M4的尺寸被设计成比多个数据输出焊 盘驱动器120-1至120-M的晶体管的尺寸小。
因此，通过采用与多个数据输出焊盘驱动器120-1至120-M不同于的方式对校准 焊盘130进行校准，阻抗补偿单元141可以对经多个数据输出焊盘驱动器120-1至120-M 校准过的焊盘130的阻抗与目标阻抗之差进行补偿。可以采用模拟方法进行校准。参见图6，根据本发明的一个实施例的半导体电路103包括阻抗校准块110、多个 数据输出驱动器120-1至120-M和阻抗补偿单元142。可以采用与图1所示的实施例类似的方式来实现阻抗校准块110和多个数据输出 驱动器120-1至120-M。阻抗补偿单元142包括焊盘驱动器150、第一和第二比较部161和162、编码发生 部171、NAND门NDl和控制部180。焊盘驱动器150连接到焊盘130，并且可以采用与图2所示的实施例类似的方式来 实现焊盘驱动器150。可以采用与图3所示类似的方式来实现控制部180。第一比较部161可以被配置为将第一基准电压VREFl与经焊盘驱动器150校准过 的校准焊盘电压VPAD_CAL进行比较，并产生第一比较信号CMP1。第二比较部162可以被配置为将第二基准电压VREF2与校准焊盘电压VPAD_CAL 进行比较，并产生第二比较信号CMP2。第一基准电压VREFl和第二基准电压VREF2可以分别被设置为高于VDDQ/2和低 于VDDQ/2，或反之亦然。第一基准电压VREFl与VDDQ/2之差以及第二基准电压VREF2与 VDDQ/2之差可以根据电路设计而改变。例如，第一比较部161和第二比较部162可以被配置为当校准焊盘电压VPAD_CAL 具有处于第一基准电压VREFl与第二基准电压VREF2之间的电平时，共同输出具有高电平 或低电平的第一比较信号CMPl和第二比较信号CMP2。可以采用计数器来实现编码发生部171。编码发生部171可以被配置为响应于第一比较信号CMPl，增加或减小第二编码信 号 PC0DE2<0:L> 和 NC0DE2<0:L> 的编码值。此外，编码发生部171可以被配置为当第一比较信号CMPl和第二比较信号CMP2 具有相同的电平例如都具有高电平时，编码发生部171根据NAND门NDl产生的低电平信 号，保持第二编码信号PC0DE2<0:L>和NC0DE2<0:L>的编码值不变。一般地，由于难以使第一基准电压VREFl与校准焊盘电压VPAD_CAL彼此对应，所 以第一比较信号CMPl反复地具有高电平和低电平。因此，在根据本发明的一个实施例的半导体电路103中，阻抗补偿单元142被配置 为使得当校准焊盘电压VPAD_CAL具有与VDDQ/2基本上相同的电平时、即具有处于第一基 准电压VREFl与第二基准电压VREF2之间的电平时，编码发生部171中断对第二编码信号 PC0DE2<0:L> 和 NC0DE2<0:L> 的校准操作。下面描述根据本发明的一个实施例的如上述配置的半导体电路103的操作。阻抗校准块110和多个数据输出驱动器120-1至120-M的操作可以参照对根据本 发明一个实施例的半导体电路101的操作的描述来描述。阻抗补偿单元142可以对焊盘130的电压电平进行校准，使得焊盘130的电压电 平与目标电压电平VDDQ/2基本上相同。
直接连接到焊盘130的焊盘驱动器150根据第二编码信号PC0DE2<0:L>和 NC0DE2<0:L>对焊盘130的电压进行校准。第一比较部161将第一基准电压VREFl与校准焊盘电压VPAD_CAL进行比较，并输 出高电平或低电平的第一比较信号CMP1。编码发生部171根据第一比较信号CPMPl，增加或减小第二编码信号PC0DE2<0 L> 和NC0DE2<0:L>的编码值。如果校准焊盘电压VPAD_CAL具有与VDDQ/2基本上相同的电平，即具有处于第一 基准电压VREFl和第二基准电压VREF2之间的电平，则第一比较信号CMPl和第二比较信号 CMP2均具有高电平。由于第一比较信号CMPl和第二比较信号CMP2均具有高电平，因此NAND门NDl输 出低电平的信号。编码发生部171响应于从NAND门NDl输出的低电平信号，保持第二编码信号 PC0DE2<0:L>和NC0DE2<0:L>为当前编码值不变。由于第二编码信号PC0DE2<0:L>和NC0DE2<0:L>保持不变，因此减少了焊盘驱动 器150的电流消耗。控制部180响应于读/写指示信号RD/WT产生控制信号CTRLP和CTRLN，使得焊盘 驱动器150只在写入操作时间段期间可以对焊盘130的电压电平进行校准。读/写指示信号RD/WT在写入操作时间段期间可以具有低电平。因此，参见图3，在 写入操作时间段期间，控制部180输出分别为低电平和高电平的控制信号CTRLP和CTRLN。可以仿照图1所示的数据输出驱动器120-1来配置焊盘驱动器150。控制信号 CTRLP和CTRLN代替数据DATA_P1和DATA_N1输入到焊盘驱动器150的第一晶体管组MA。此外，第二编码信号PC0DE2<0 L>和NC0DE2<0 L>代替第一编码信号PC0DE<0 N> 和NC0DE<0:N>输入到焊盘驱动器150的第二晶体管组MB。因此，在写入操作时间段期间，焊盘驱动器150根据第二编码信号PC0DE2<0:L>和 NC0DE2<0 L>，在误差范围内将焊盘130的电压电平校准到与VDDQ/2基本上相同的电平，所 述第二编码信号PC0DE2<0:L>和NC0DE2<0:L>是通过直接反映焊盘130的电压电平的改变 而被校准的。而在读取操作时间段期间读/写指示信号RD/WT具有高电平。因此，参见图3，在 读取操作时间段期间，控制部180分别以高电平和低电平输出控制信号CTRLP和CTRLN。响应于高电平的控制信号CTRLP和低电平的控制信号CTRLN，焊盘驱动器150中第 一晶体管组MA的所有晶体管均关断，于是焊盘驱动器150与焊盘130电隔离。因此，在读取操作时间段期间，焊盘驱动器150对焊盘130的电压电平没有任何影 响。因此，与多个数据输出驱动器120-1至120-M相比，阻抗补偿单元142通过将焊盘 130的阻抗校准到更高的分辨率，来补偿经多个数据输出驱动器120-1至120-M校准过的焊 盘130的阻抗与目标阻抗之差。另外，在根据本发明的一个实施例的半导体电路103中，当满足以下两个条件中 的任一个条件时，可以阻断焊盘驱动器150的电流路径以减小电流消耗NAND门NDl的输 出具有低电平；控制信号CTRLP和CTRLN分别具有高电平和低电平。
参见图7，根据本发明的一个实施例的半导体电路104包括阻抗校准块110、多个 数据输出驱动器120-1至120-M和阻抗补偿单元143。可以采用与图1所示的本发明的实施例类似的方式来实现阻抗校准块110和多个 数据输出驱动器120-1至120-M。阻抗补偿单元143可以包括焊盘驱动器151、第一和第二比较部161和162、电压 发生部191、NAND门NDl和控制部180。可以采用与图5所示类似的方式来实现焊盘驱动器151。可以采用与图3所示类似的方式来实现控制部180。可以采用与图6所示类似的方式来实现第一比较部161和第二比较部162。第一基准电压VREFl和第二基准电压VREF2可以被分别设置为高于VDDQ/2和低 于VDDQ/2，或反之亦然。第一基准电压VREFl与VDDQ/2之差以及第二基准电压VREF2与 VDDQ/2之差可以根据电路设计而改变。例如，当校准焊盘电压VPAD_CAL具有处于第一基准电压VREFl与第二基准电压 VREF2之间的电平时，第一比较部161和第二比较部162可以被配置为共同输出具有高电平 或具有低电平的第一比较信号CMPl和第二比较信号CMP2。电压发生部191可以包括电荷泵。电压发生部191可以被配置为产生控制电压VP和VN，所述控制电压VP和VN根据 第一比较信号CMPl被线性地改变。此外，电压发生部191可以被配置为当第一比较信号CMPl和第二比较信号CMP2 具有相同的电平例如都具有高电平时，电压发生部191根据NAND门NDl产生的低电平信号 阻断充电/放电路径，并维持控制电压VP和VN的电平。一般地，由于难以使第一基准电压VREFl与校准焊盘电压VPAD CAL彼此对应，所 以第一比较信号CMPl反复地具有高电平和低电平。因此，在根据本发明的一个实施例的半导体电路104中，阻抗补偿单元143可以被 配置为使得当校准焊盘电压VPAD_CAL具有与VDDQA基本上相同的电平时、即具有处于第 一基准电压VREFl与第二基准电压VREF2之间的电平时，电压发生部191中断对控制电压 VP和VN的校准操作。下面描述根据本发明的一个实施例的如上述配置的半导体电路104的操作。阻抗校准块110和多个数据输出驱动器120-1至120-M的操作可以参照上述对根 据本发明一个实施例的半导体电路101的操作的描述来描述。阻抗补偿单元143可以对焊盘130的电压电平进行校准，使得焊盘130的电压电 平与目标电平VDDQ/2基本上相同。直接连接到焊盘130的焊盘驱动器151根据控制电压VP和VN对焊盘130的电压 进行校准。第一比较部161将第一基准电压VREFl与校准焊盘电压VPAD_CAL进行比较，并输 出高电平或低电平的第一比较信号CMP1。电压发生部191根据第一比较信号CMPl提高或降低控制电压VP和VN的电平。如果校准焊盘电压VPAD_CAL具有与VDDQ/2基本上相同的电平、即具有处于第一 基准电压VREFl与第二基准电压VREF2之间的电平，则第一比较信号CMPl和第二比较信号CMP2均具有高电平。由于第一比较信号CMPl和第二比较信号CMP2均具有高电平，因此NAND门NDl输 出低电平的信号。电压发生部191响应于从NAND门NDl输出的低电平信号，保持控制电压VP和VN 为当前电平不变。由于抑制了控制电压VP和VN的电平的变化，因此，可以减少焊盘驱动器151的电
流消耗。控制部180响应于读/写指示信号RD/WT产生控制信号CTRLP和CTRLN，使得焊盘 驱动器151在写入操作时间段期间对焊盘130的电压电平进行校准。读/写指示信号RD/WT在写入操作时间段期间可以具有低电平。因此，参见图3，在 写入操作时间段期间，控制部180输出分别为低电平和高电平的控制信号CTRLP和CTRLN。因此，在写入操作时间段期间，焊盘驱动器151根据控制电压VP和VN，在误差范围 内将焊盘130的电压电平校准到与VDDQA基本上相同的电平，所述控制电压VP和VN是通 过直接反映焊盘130的电压电平的改变而被校准的。而在读取操作时间段期间读/写指示信号RD/WT具有高电平。因此，参见图3，在 读取操作时间段期间，控制部180输出分别为高电平和低电平的CTRLP和CTRLN。响应于高电平的控制信号CTRLP和低电平的控制信号CTRLN，焊盘驱动器151中的 晶体管M2和M3均关断，于是焊盘驱动器151与焊盘130电隔离。因此，在读取操作时间段期间，焊盘驱动器151对焊盘130的电压电平没有任何影 响。因此，通过采用与多个数据输出焊盘驱动器120-1至120-M不同的方式校准焊盘 130的阻抗，阻抗补偿单元143可以对经多个数据输出焊盘驱动器120-1至120-M校准过的 焊盘130的阻抗与目标阻抗之差进行补偿。可以采用模拟方法进行校准。另外，在根据本发明的一个实施例的半导体电路104中，当满足以下两个条件中 的任一个条件时，可以阻断焊盘驱动器151的电流路径以减小电流消耗NAND门NDl的输 出具有低电平；控制信号CTRLP和CTRLN分别具有高电平和低电平。尽管上面已经描述了一些实施例，但是对于本领域技术人员来说将理解的是，本 文描述的实施例仅仅是示例性的。因此，本发明的半导体电路不应限于所描述的实施例。确 切的说，本发明的半导体电路仅根据所附的权利要求并结合以上说明书和附图来限定。
权利要求
1.一种半导体电路，包括焊盘；焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于编码信号对所述焊盘的电压进行校准；比较部，所述比较部被配置为将基准电压与所述焊盘的电压进行比较并产生比较信 号；以及编码发生部，所述编码发生部被配置为响应于所述比较信号而对所述编码信号的编码 值进行校准。
2.如权利要求1所述的半导体电路，其中，所述焊盘驱动器被配置为响应于控制信号 而与所述焊盘电隔离。
3.如权利要求2所述的半导体电路，还包括控制部，所述控制部被配置为区别所述半导体电路的写入操作时间段并产生所述控制信号。
4.如权利要求1所述的半导体电路，其中，所述编码发生部包括计数器。
5.一种半导体电路，包括焊盘；焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于编码信号而对所述焊盘的电压进行校准；第一比较部，所述第一比较部被配置为将第一基准电压与所述焊盘的电压进行比较， 并产生第一比较信号；第二比较部，所述第二比较部被配置为将第二基准电压与所述焊盘的电压进行比较， 并产生第二比较信号；以及编码发生部，所述编码发生部被配置为响应于所述第一比较信号而对所述编码信号的 编码值进行校准，并响应于所述第一比较信号和所述第二比较信号而保持所述编码信号的 编码值不变。
6.如权利要求5所述的半导体电路，其中，所述焊盘驱动器被配置为响应于控制信号 而与所述焊盘电隔离。
7.如权利要求6所述的半导体电路，还包括控制部，所述控制部配置为区别所述半导体电路的写入操作时间段并产生所述控制信号。
8.如权利要求5所述的半导体电路，其中，所述编码发生部被配置为响应于当所述焊 盘的电压具有处于所述第一基准电压与所述第二基准电压之间的电平时而产生的所述第 一比较信号和所述第二比较信号而保持所述编码信号的编码值不变。
9.如权利要求5所述的半导体电路，其中，所述编码发生部包括计数器。
10.一种半导体电路，包括 焊盘；焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于控制电压而对所述焊盘的电压进行校准；比较部，所述比较部被配置为将基准电压与所述焊盘的电压进行比较，并产生比较信号；以及电压发生部，所述电压发生部被配置为响应于所述比较信号而对所述控制电压的电平 进行校准。
11.如权利要求10所述的半导体电路，其中，所述焊盘驱动器被配置为响应于控制信 号而与所述焊盘电隔离。
12.如权利要求11所述的半导体电路，还包括控制部，所述控制部被配置为区别所述半导体电路的写入操作时间段并产生所述控制信号。
13.如权利要求10所述的半导体电路，其中，所述电压发生部包括电荷泵。
14.一种半导体电路，包括焊盘；焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于控制电压而对所述焊盘的电压进行校准；第一比较部，所述第一比较部被配置为将第一基准电压与所述焊盘的电压进行比较， 并产生第一比较信号；第二比较部，所述第二比较部被配置为将第二基准电压与所述焊盘的电压进行比较， 并产生第二比较信号；以及电压发生部，所述电压发生部被配置为响应于所述第一比较信号而对所述控制电压的 电平进行校准，并响应于所述第一比较信号和所述第二比较信号而保持所述控制电压的电 平不变。
15.如权利要求14所述的半导体电路，其中，所述焊盘驱动器被配置为响应于控制信 号而与所述焊盘电隔离。
16.如权利要求15所述的半导体电路，还包括控制部，所述控制部被配置为区别所述半导体电路的写入操作时间段并产生所述控制信号。
17.如权利要求14所述的半导体电路，其中，所述电压发生部被配置为响应于在所述 焊盘的电压具有处于所述第一基准电压与所述第二基准电压之间的电平时所产生的所述 第一比较信号和所述第二比较信号而保持所述控制电压的电平不变。
18.如权利要求14所述的半导体电路，其中，所述电压发生部包括电荷泵。
19.一种半导体电路，包括数据输出驱动器，所述数据输出驱动器被配置为根据第一编码信号而对焊盘施加预定 的电压；以及阻抗补偿单元，所述阻抗补偿单元被配置为使用第二编码信号对所述焊盘的电压与基 准电压之差进行补偿。
20.如权利要求19所述的半导体电路，其中，所述数据输出驱动器被配置为在所述半 导体电路的写入操作时间段期间施加根据所述第一编码信号而设置的电压。
21.如权利要求19所述的半导体电路，其中，所述阻抗补偿单元包括焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于所述第二编码信号而对所述焊盘的电压进行校准；比较部，所述比较部被配置为将所述基准电压与所述焊盘的电压进行比较，并产生比 较信号；以及编码发生部，所述编码发生部被配置为响应于所述比较信号而对所述第二编码信号的 编码值进行校准。
22.如权利要求21所述的半导体电路，其中，所述焊盘驱动器被配置为响应于控制信 号而与所述焊盘电隔离。
23.如权利要求22所述的半导体电路，其中，所述阻抗补偿单元还包括控制部，所述控制部被配置为区别所述半导体电路的写入操作时间段并产生所述控制信号。
24.如权利要求19所述的半导体电路，其中，所述阻抗补偿单元包括焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于所述第二编码信号而对所述焊盘的电压进行校准；第一比较部，所述第一比较部被配置为将第一基准电压与所述焊盘的电压进行比较， 并产生第一比较信号；第二比较部，所述第二比较部被配置为将第二基准电压与所述焊盘的电压进行比较， 并产生第二比较信号；以及编码发生部，所述编码发生部被配置为响应于所述第一比较信号而对所述第二编码信 号的编码值进行校准，并响应于所述第一比较信号和所述第二比较信号而保持所述第二编 码信号的编码值不变。
25.如权利要求M所述的半导体电路，其中，所述焊盘驱动器被配置为响应于控制信 号而与所述焊盘电隔离。
26.如权利要求25所述的半导体电路，其中，所述阻抗补偿单元包括控制部，所述控制部被配置为区别所述半导体电路的写入操作时间段并产生所述控制 信号。
27.如权利要求M所述的半导体电路，其中，所述编码发生部被配置为响应于在所述 焊盘的电压具有处于所述第一基准电压和所述第二基准电压之间的电平时所产生的所述 第一比较信号和所述第二比较信号而保持所述第二编码信号的编码值不变。
28.一种半导体电路，包括数据输出驱动器，所述数据输出驱动器被配置为根据预先设置的编码信号对焊盘施加 预定的电压；以及阻抗补偿单元，所述阻抗补偿单元被配置为使用控制电压对所述焊盘的电压与基准电 压之差进行补偿。
29.如权利要求观所述的半导体电路，其中，所述数据输出驱动器被配置为在所述半 导体电路的写入操作时间段期间施加根据所述编码信号设置的电压。
30.如权利要求观所述的半导体电路，其中，所述阻抗补偿单元包括焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于所述控制电压而对所述焊盘的电压进行校准；比较部，所述比较部被配置为将基准电压与所述焊盘的电压进行比较，并产生比较信 号；以及电压发生部，所述电压发生部被配置为响应于所述比较信号而对所述控制电压的电平 进行校准。
31.如权利要求30所述的半导体电路，其中，所述焊盘驱动器被配置为响应于控制信 号而与所述焊盘电隔离。
32.如权利要求31所述的半导体电路，其中，所述阻抗补偿单元还包括控制部，所述控制部被配置为区别所述半导体电路的写入操作时间段并产生所述控制信号。
33.如权利要求观所述的半导体电路，其中，所述阻抗补偿单元包括焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于所述控制电压而对所述焊盘的电压进行校准；第一比较部，所述第一比较部被配置为将第一基准电压与所述焊盘的电压进行比较， 并产生第一比较信号；第二比较部，所述第二比较部被配置为将第二基准电压与所述焊盘的电压进行比较， 并产生第二比较信号；以及电压发生部，所述电压发生部被配置为响应于所述第一比较信号而对所述控制电压的 电平进行校准，并响应于所述第一比较信号和所述第二比较信号而保持所述控制电压的电 平不变。
34.如权利要求33所述的半导体电路，其中，所述焊盘驱动器被配置为响应于控制信 号而与所述焊盘电隔离。
35.如权利要求34所述的半导体电路，其中，所述阻抗补偿单元还包括控制部，所述控制部被配置为区别所述半导体电路的写入操作时间段并产生所述控制信号。
36.如权利要求33所述的半导体电路，其中，所述电压发生部被配置为响应于在所述 焊盘的电压具有处于所述第一基准电压和所述第二基准电压之间的电平时所产生的所述 第一比较信号和所述第二比较信号而保持所述控制电压的电平不变。
37.一种半导体电路，包括 焊盘；一个或更多个数据输出驱动器，所述一个或更多个数据输出驱动器的各个输出端子连 接到所述焊盘，并且所述一个或更多个数据输出驱动器被配置为在所述半导体电路的数据 写入操作时间段期间对所述焊盘施加预定的电压；以及阻抗补偿单元，所述阻抗补偿单元连接到所述焊盘，并且所述阻抗补偿单元被配置为 在所述数据写入操作期间对所述焊盘的电压与基准电压之差进行校准。
38.如权利要求37所述的半导体电路，其中所述阻抗补偿单元包括焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于编码信号而对所述焊盘的电压进行校准，并响应于控制信号而与所述焊盘电隔 离 ；比较部，所述比较部被配置为将基准电压与所述焊盘的电压进行比较，并产生比较信号；编码发生部，所述编码发生部被配置为响应于所述比较信号而对所述编码信号的编码值进行校准；控制部，所述控制部被配置为区别数据写入操作时间段并产生所述控制信号。
39.如权利要求37所述的半导体电路，其中，所述阻抗补偿单元包括焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于编码信号而对所述焊盘的电压进行校准，并响应于控制信号而与所述焊盘电隔 1 ；第一比较部，所述第一比较部被配置为将第一基准电压与所述焊盘的电压进行比较， 并产生第一比较信号；第二比较部，所述第二比较部被配置为将第二基准电压与所述焊盘的电压进行比较， 并产生第二比较信号；编码发生部，所述编码发生部被配置为响应于所述第一比较信号而对所述编码信号的 编码值进行校准，并响应于所述第一比较信号和所述第二比较信号而保持所述编码信号的 编码值不变；以及控制部，所述控制部被配置为区别数据写入操作时间段并产生所述控制信号。
40.如权利要求37所述的半导体电路，其中，所述阻抗补偿单元包括焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于控制电压而对所述焊盘的电压进行校准，并响应于控制信号而与所述焊盘电隔 1 ；比较部，所述比较部被配置为将基准电压与所述焊盘的电压进行比较，并产生比较信号；电压发生部，所述电压发生部被配置为响应于所述比较信号而对所述控制电压的电平 进行校准；以及控制部，所述控制部被配置为区别数据写入操作时间段并产生所述控制信号。
41.如权利要求37所述的半导体电路，其中，所述阻抗补偿单元包括焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配 置为响应于控制电压而对所述焊盘的电压进行校准，并响应于控制信号而与所述焊盘电隔 1 ；第一比较部，所述第一比较部被配置为将第一基准电压与所述焊盘的电压进行比较， 并产生第一比较信号；第二比较部，所述第二比较部被配置为将第二基准电压与所述焊盘的电压进行比较， 并产生第二比较信号；电压发生部，所述电压发生部被配置为响应于所述第一比较信号而对所述控制电压的 电平进行校准，并响应于所述第一比较信号和所述第二比较信号而保持所述控制电压的电 平不变；以及控制部，所述控制部被配置为区别数据写入操作时间段并产生所述控制信号。
全文摘要
本发明提供一种半导体电路，包括焊盘；焊盘驱动器，所述焊盘驱动器的输出端子连接到所述焊盘，并且所述焊盘驱动器被配置为响应于编码信号而对所述焊盘的电压进行校准；比较部，所述比较部被配置为将基准电压与所述焊盘的电压进行比较并产生比较信号；以及编码发生部，所述编码发生部被配置为响应于所述比较信号而对所述编码信号的编码值进行校准。
文档编号G11C5/02GK102081954SQ20101021619
公开日2011年6月1日 申请日期2010年7月2日 优先权日2009年11月30日
发明者李锺天, 金澈 申请人:海力士半导体有限公司