专利名称：半导体装置的制作方法
技术领域：
本发明总的来说涉及半导体装置，具体来说涉及内部电压产生技术。
背景技术：
一般地，半导体装置包括利用外部施加的电源电压来产生内部电压的内部电压发生电路。这种内部电压发生电路应当便于降低能耗并有效利用半导体装置的电源。图1是示出现有的半导体装置的内部电压的变化的示意图。参见图1，当处在电源不稳定状态下的电源电压VDD增加时，由现有的半导体装置的内部电压发生电路产生的内部电压VINT随着电源电压VDD的电平的增加而相应地增加。 一旦电源电压VDD达到了目标电压电平，内部电压VINT将维持恒定的电压电平。如图1所示，虽然电源电压VDD增加到比目标电压电平高的电压电平，但是内部电压VINT的电压电平保持不变。同时，半导体装置可能在不同的频带工作。半导体装置被设计成这样的方式当半导体装置在高频带高速工作时，半导体装置使用比较高的内部电压。另外，当在低频带工作时，半导体装置使用比较低的内部电压。然而，由于现有的半导体装置被设计成将内部电压维持恒定的电压电平而不论工作频率如何，因此可能会根据工作状态而出现不必要的电流消耗，或者不能满足目标工作速度。
发明内容
在本发明的一个实施例中，提供一种半导体装置，包括控制编码输出块，所述控制编码输出块被配置为输出可变编码，所述可变编码具有与内部电压的电压电平相对应的编码值；以及内部电压发生块，所述内部电压发生块被配置为产生内部电压，所述内部电压具有与将设置编码与可变编码进行比较所获得的结果相对应的电压电平。在本发明的另一个实施例中，提供一种半导体装置，包括比较块，所述比较块包括多个单位延迟单元，所述多个单位延迟单元具有取决于内部电压的电压电平的可控延迟量，并且所述比较块被配置为将时钟信号的相位与多个单位延迟单元的输出信号的相位进行比较，以输出多个比较信号；以及内部电压发生块，所述内部电压发生块被配置为将所述内部电压控制为具有与多个比较信号相对应的电压电平。在本发明的另一个实施例中，提供一种半导体装置，包括第一比较块，所述第一比较块包括多个单位延迟单元，所述多个单位延迟单元具有取决于内部电压的电压电平的可控延迟量，并且所述第一比较块被配置为将时钟信号的相位与多个单位延迟单元的输出信号的相位进行比较，以输出多个第一比较信号；第二比较块，所述第二比较块被配置为将多个设置信号与多个第一比较信号进行比较，以输出多个第二比较信号；以及内部电压发生块，所述内部电压发生块被配置为将所述内部电压控制为具有与多个第二比较信号相对应的电压电平。
下面结合附图描述本发明的特征、方面和实施例，在附图中图1是表示现有的半导体装置的内部电压的改变的示意图；图2是根据本发明的一个实施例的半导体装置的结构图；图3是根据本发明的另一个实施例的半导体装置的结构图；图4是图3所示的半导体装置的第一比较块的一个实施例的内部操作的示意图； 以及图5是图3所示的半导体装置的相位比较单元和第二比较块的实施例的示意图。
具体实施例方式下面将通过优选实施例并参照附图来描述根据本发明的半导体装置。为了便于说明，将半导体装置的信号和编码根据电压电平分为高电平(HIGHLEVEL，H)和低电平(LOW LEVEL，L)，并且可以例如表示为'1'和'0'。图2是根据本发明的一个实施例的半导体装置的结构图。参见图2，半导体装置包括设置编码发生块100、控制编码输出块200和内部电压发生块300。以下将描述以此方式配置的半导体装置的操作。设置编码发生块100将所储存的设置编码输出，并且设置编码发生块100可以被实现为例如锁存器或熔丝组。在本发明的另一个实施例中，可以省略设置编码发生块100， 而例如可以用从模式寄存器组输出的信号来代替设置编码S。控制编码输出块200被配置为输出可变编码Hi1至mn，所述可变编码Hi1至mn具有与内部电压VINT的电压电平相对应的编码值。即，可变编码Hi1至mn的编码值取决于内部电压VINT，并且因而当内部电压的电压电平改变时，可变编码Hi1至％的编码值可以受控而改变。内部电压发生块300被配置为产生内部电压VINT，使得内部电压VINT的电压电平与将设置编码S与可变编码HI1至mn进行比较所获得的结果相对应。内部电压发生块300 包括比较单元310、电压控制单元320和电压输出单元330。比较单元310被配置为将设置编码S与可变编码Hi1至mn进行比较，以输出多个比较信号C1至cn。电压控制单元320被配置为输出电压控制信号VCTRL，使得电压控制信号VCTRL的电压电平与比较单元310所输出的多个比较信号C1至Cn相对应。在一个实施例中，电压控制单元320可以被配置为根据比较信号C1至Cn而选择性地输出多个内部产生的电压。电压输出单元330被配置为控制内部电压的电压电平。电压输出单元330对电压电平进行的控制/调节取决于电压控制信号VCTRL的电压电平。电压输出单元330包括电压比较器331和电压驱动器332。电压比较器331被配置为将电压控制信号VCTRL的电压电平与基准电压VREF的电压电平进行比较。在一个实施例中，电压比较器331包括电流镜部MPl和MP2、被配置为分别接收基准电压VREF和电压控制信号VCRTL的差分输入部丽1和丽2、以及被配置为响应于使能信号EN 而提供偏置电流的偏置部丽3。因此，在图2所示的实施例中，电压比较器331被实现为差分放大电路，所述差分放大电路将基准电压VREF的电压电平与电压控制信号VCTRL的电压电平进行比较。在电压比较器331中，随着所输入的电压控制信号VCTRL的电压电平的升高，节点NO的电压电平降低。在一个实施例中，电压驱动器332被实现为PMOS晶体管MP3， 所述PMOS晶体管MP3连接在电源电压端子与内部电压端子之间，并由从节点NO输出的电压控制。因此，电压驱动器332输出的内部电压VINT的电压电平取决于电压比较器331的比较结果，即电压驱动器332输出的内部电压VINT的电压电平受节点NO的电压电平的控制。即，电压控制单元320根据将设置编码S与可变编码Hi1至mn之间进行比较所获得的比较信号C1至cn，来升高或降低内部电压VINT的电平。因此，根据本发明的一个实施例的半导体装置基于设置编码S来比较可变编码C1至Cn的变化，并根据比较结果控制内部电压 VINT的电压电平。此时，由于内部电压被反馈到控制编码输出块200，因此可变编码Hi1至 mn的编码值随内部电压的变化而变化。图3是根据本发明的另一个实施例的半导体装置的结构图。
参见图3，半导体装置包括第一比较块10、第二比较块20和内部电压发生块30。 在一个实施例中，半导体装置还可以包括时钟分频块40，所述时钟分频块40被配置为以预定的分频比对输入时钟信号CLK进行分频，以便输出分频时钟信号CLK_DIV。在另一个实施例中，可以省略时钟分频块，并且供第一比较块的操作使用的时钟信号可以采用其它的方法来提供。因此，时钟分频块40是可以视需要而附加的部件。另外，半导体装置还可以包括设置信号发生块50，所述设置信号发生块50被配置为输出多个设置信号S。设置信号发生块50可以被实现为锁存器或熔丝组，以输出储存的设置信号S。在另一个实施例中，不需要使用设置信号发生块，而可以采用其它的方法来提供设置信号S，例如可将从模式寄存器组输出的信号作为设置信号S。以下将参照图3描述以此方式配置的半导体装置的具体配置和操作。时钟分频块40被配置为以预定的分频比对输入时钟信号CLK进行分频，以便输出分频时钟信号CLK_DIV。为了说明的目的，将假设时钟分频块40对输入时钟信号CLK进行二分频。但是本领域技术人员将会理解可以使用其它的分频比。第一比较块10包括多个单位延迟单元11_1至ll_n，所述多个单位延迟单元11_1 至ll_n具有根据内部电压VINT的电压电平而被控制的延迟量。第一比较块10被配置为将分频时钟信号CLK_DIV的相位与多个延迟信号Dl至Dn的相位进行比较，并且作为比较结果输出多个第一比较信号Hi1至％。单位延迟单元11_1至ll_n中的每个都执行延迟操作，以便提供延迟信号Dl至Dn。由于多个第一比较信号Hi1至mn是将分频时钟信号CLK_ DIV的相位与多个延迟信号Dl至Dn的相位之间进行比较所产生的信号，而延迟信号Dl至 Dn中的每个都是将分频时钟信号CLK_DIV进行延迟所获得的，因此可以通过多个第一比较信号Hl1至Hln来检测输入时钟信号CLK的一个周期的长度。因此，多个第一比较信号Hl1至 mn的编码值根据输入时钟信号CLK的频率改变而改变。第一比较块10包括多个单位延迟单元11_1至ll_n和多个相位比较单元12_1至12_n。根据内部电压VINT的电压电平控制单位延迟单元11_1至ll_n中的每个的延迟量。即，随着内部电压VINT的电压电平的升高，单位延迟单元的延迟量将减小。另一方面，随着内部电压VINT的电压电平的降低，单位延迟单元的延迟量增加。多个相位比较单元12_1至12_n被配置为将从多个单位延迟单元11_1至ll_n输出的多个延迟信号Dl至Dn的相位与分频时钟信号CLK_DIV的相位进行比较，以输出多个第一比较信号Hi1至mn。第二比较块20被配置为将多个设置信号S与多个第一比较信号Hi1至mn进行比较，以输出多个第二比较信号C1至Cn。内部电压发生块30被配置为产生内部电压VINT，所述内部电压VINT具有与多个第二比较信号C1至Cn相对应的电压电平。即，内部电压发生块根据比较信号C1至Cn来控制内部电压VINT的电压电平。内部电压发生块30包括电压控制单元31和电压输出单元 32。电压控制单元31被配置为输出电压控制信号VCTRL，使得该电压控制信号VCTRL的电压电平与多个第二比较信号C1至Cn相对应。在一个实施例中，电压控制单元320可以被配置为根据第二比较信号C1至Cn而选择性地输出多个内部产生的电压。另外，电压输出单元32被配置为控制内部电压的电压电平。电压输出单元32对电压电平进行的控制/调节取决于电压控制信号VCTRL的电压电平。电压输出单元32包括电压比较器32_1和电压驱动器32_2。电压比较器32_1被配置为将基准电压VREF的电压电平与电压控制信号VCTRL 的电压电平进行比较。在一个实施例中，电压比较器32_1包括电流镜部MPl和MP2、被配置为分别接收基准电压VREF和电压控制信号VCRTL的差分输入部丽1和丽2、以及被配置为响应于使能信号EN而提供偏置电流的偏置部丽3。因此，在图3所示的实施例中，电压比较器32_1被实现为差分放大电路，所述差分放大电路将基准电压VREF的电压电平与电压控制信号VCTRL的电压电平进行比较。在电压比较器32_1中，随着输入的电压控制信号 VCTRL的电压电平的升高，节点NO的电压电平降低。在一个实施例中，电压驱动器32_2被实现为PMOS晶体管，所述PMOS晶体管连接在电源电压端子与内部电压端子之间，并由从节点NO输出的电压控制。因此，由电压驱动器32_2输出的内部电压VINT的电压电平取决于电压比较器32_1的比较结果，即电压驱动器32_2输出的内部电压VINT的电压电平受节点 NO的电压电平的控制。即，根据第二比较块20输出的第二比较信号C1至Cn来控制电压控制信号VCTRL的电压电平，而所产生的内部电压VINT的电压电平根据电压控制信号VCTRL 的控制来确定。而当内部电压VINT的电压电平被控制以根据电压控制信号VCTRL的控制而被调节时，第一比较块10中所包含的单位延迟单元11_1至ll_n中的每个的延迟量也响应于被调节的内部电压而改变。其结果，多个第一比较信号叫至！!^也被改变。因此，在一个实施例中，半导体装置的工作方式为通过反馈的内部电压VINT的控制，使多个第一比较信号叫至mn与多个设置信号S均衡化。在根据一个实施例的半导体装置中，由设置信号S来确定内部电压VINT的电压电平，并根据由单位延迟单元11_1至ll_n产生的输入时钟信号CLK 的频率的改变来控制内部电压VINT的电压电平。在图3所示的实施例中，根据反馈的内部电压VINT的电压电平来控制包含在第一比较块10中的每个单位延迟单元的延迟量。图4是图3所示的半导体装置的第一比较块的内部操作的示意图。以下将参照图3和4描述半导体装置的具体操作。为了说明，将描述这样一种状态下的内部操作假设多个设置信号S被限定为1 1111100...0'，并且假设多个第一比较信号HI1至叫最初被限定为'1111100...0'。 参见图4，注意到，当在相位比较单元12的比较操作中所使用的时钟信号(在此情形中，时钟信号是CLK_DIV)的一个周期的长度覆盖第一至第五单位延迟单元11_1至11_5的总延迟量时，多个第一比较信号Hi1至％是'1111100...O'。为了便于描述，在下文中，η值将表示第一比较信号叫至叫中具有'1'值的最后一位。因此，当比较信号是'1111100...0' 时，η值是5。换言之，比较信号中的'1'的数量被定义为η值。首先，由于设置信号S与第一比较信号叫至叫彼此相同，均为'1111100...0'， 因此第二比较块20将输出这样的比较结果，在该比较结果中，第二比较信号C1至Cn表明设置信号S 与第一比较信号Hi1至％彼此相同。此时，从内部电压发生块30输出的内部电压 VINT的电压电平被维持在与反馈至第一比较块并用于产生第一比较信号Hi1至mn的先前的电平相同的电平。接下来，当输入时钟信号CLK的频率增加而使得一个周期缩短时，从第一比较块10输出的多个第一比较信号叫至叫可以变为'1100000... 0'。即，η值减小。参见图4，在此情况下，根据本发明的一个实施例，CLK的周期缩短到分频时钟信号仅覆盖两个单位延迟的程度，由此第一比较信号变为'1100000... 00'。此时，由于设置信号S 是'1111100...0'而第一比较信号HI1至叫是'1100000. ..0'，因此第一比较信号HI1至 mn的η值比设置信号的η值小。第二比较块20输出这样的比较结果，在该比较结果中，第二比较信号C1至Cn表明第一比较信号Hi1至mn具有较小的η值。此时，内部电压发生块30 的电压控制单元31输出电压控制信号VCTRL，该电压控制信号VCTRL具有使内部电压VINT 的电压电平升高的电平。在一个实施例中，电压控制信号VCTRL的电压电平将升高到比先前的电平高的电平，这导致内部电压升高。因此，电压输出单元32根据电压控制信号VCTRL 的控制来输出具有比先前电平高的电压电平的内部电压VINT。当内部电压VINT升高时， 单位延迟单元11_1至ll_n中的每个的延迟量减小。因此，多个第一比较信号Hi1至mn的η 值逐渐增加。上述操作持续到直至多个第一比较信号Hi1至mn与多个设置信号S均衡化为止，即，直至它们的η值均衡化为止。接下来，当输入时钟信号CLK的频率降低使得一个周期变长时，由第一比较块10 输出的多个第一比较信号叫至叫可以变为'1111111...0'。即，η值增加。参见图4，在此情况下，根据本发明的一个实施例，CLK的周期增加到分频的时钟信号覆盖7个单位延迟的程度，由此第一比较信号变为'1111111...0'。此时，由于设置信号S是'1111100...0' 而第一比较信号Hi1至％是'1111111...0'，因此第一比较信号叫至叫的！!值比设置信号 S的η值大。第二比较块20输出这样的比较结果，在该比较结果中，第二比较信号C1至Cn 表明第一比较信号Hi1至mn具有较大的η值。此时，内部电压发生块30的电压控制单元31 输出电压控制信号VCTRL，该电压控制信号VCTRL具有使内部电压VINT的电压电平降低的电平。在一个实施例中，电压控制信号VCTRL的电压电平将降低至比先前的电平低的电平， 这导致内部电压降低。因此，电压输出单元32根据电压控制信号VCTRL的控制来输出具有比先前电平低的电压电平的内部电压VINT。当内部电压VINT降低时，单位延迟单元11_1 至ll_n中的每个的延迟量增加。因此，多个第一比较信号Hi1至叫的η值逐渐减小。上述操作持续到直至多个第一比较信号Hi1至1^和多个设置信号S均衡化为止，即它们的η值均衡化为止。简而言之，当输入时钟信号CLK的频率改变时，单位延迟单元的延迟量的变化率始终受到控制并且用于更新内部电压VINT。因此，当输入时钟信号CLK的频率升高时，内部电压VINT的电压电平也升高。另外，当输入时钟信号CLK的频率降低时，内部电压VINT 的电压电平也降低。因此，半导体装置可以执行稳定的操作而没有不必要的内部电压VINT 的电流消耗。图5是图3所示的半导体装置的相位比较单元和第二比较块的实施例的示意图。参见图3和5，在本发明的一个实施例中，多个相位比较单元12_1至12_n被配置为D触发器，每个D触发器接收分频时钟信号CLK_DIV作为输入信号，并根据多个延迟信号 Dl至Dn中相应的延迟信号的控制而输出输出信号。第二比较块20包括多个选择单元，所述多个选择单元被配置为根据第一比较信号叫至叫的控制，选择性地输出多个设置信号S。在此实例中，每个选择单元都包括传输门和多路复用器。而在本发明的另一个实施例中，与图3的实施例不同，可以从半导体装置中省略第二比较块20。电压控制信号VCTRL可以被产生为具有与多个第一比较信号Hi1至mn相对应的电压电平，以及可以根据电压控制信号VCTRL的控制来产生内部电压VINT。在以此方式配置的半导体装置中，内部电压VINT的电压电平不是由多个设置信号S确定，而是根据输入时钟CLK的频率改变而被直接地改变。在此配置中，电压控制单元31可以被配置为根据内部确定的基准，来执行仅升高内部电压VINT或仅降低内部电压VINT的控制。替代地， 电压控制单元31可以被配置为根据内部基准，以提高和/或降低内部电压VINT为方向，来执行控制。另外，电压控制单元31和电压输出单元32可以被配置为通过多个电压控制信号和多个基准，仅在指定的范围内控制内部电压VINT。尽管上面已经描述了一些实施例，但是对于本领域技术人员来说将理解的是，描述的实施例仅仅是示例性的。因此，不应当基于描述的实施例来限制本发明的半导体装置。 确切的说，本发明的半导体装置仅根据所附的权利要求书并结合以上说明书和附图来限定。
权利要求
1.一种用于产生内部电压的半导体装置，所述半导体装置包括控制编码输出块，所述控制编码输出块被配置为输出可变编码，所述可变编码具有与所述内部电压的电压电平相对应的编码值；以及内部电压发生块，所述内部电压发生块被配置为将所述可变编码与设置编码进行比较，并根据比较结果控制所述内部电压的电压电平。
2.如权利要求1所述的半导体装置，还包括设置编码发生块，所述设置编码被块配置为产生所述设置编码。
3.如权利要求2所述的半导体装置，其中，所述设置编码发生块包括锁存单元，所述锁存单元被配置为储存所述设置编码。
4.如权利要求1所述的半导体装置，其中，所述内部电压发生块包括比较单元，所述比较单元被配置为将所述设置编码与所述可变编码进行比较，以输出比较结果；电压控制单元，所述电压控制单元被配置为输出与所述比较单元的比较结果相对应的电压控制信号；以及电压输出单元，所述电压输出单元被配置为根据所述电压控制信号的控制来输出所述内部电压。
5.一种用于产生内部电压的半导体装置，所述半导体装置包括比较块，所述比较块包括多个单位延迟单元，所述多个单位延迟单元根据所述内部电压的电压电平而使时钟信号延迟可控的延迟量，所述比较块被配置为将所述时钟信号的相位与所述多个单位延迟单元的输出信号的相位进行比较，以输出多个比较信号；以及内部电压发生块，所述内部电压发生块被配置为根据所述多个比较信号来控制所述内部电压的电压电平。
6.如权利要求5所述的半导体装置，其中，所述比较块还包括多个相位比较单元，所述多个相位比较单元被配置为将所述时钟信号的相位与所述多个单位延迟单元的输出信号的相位进行比较。
7.如权利要求5所述的半导体装置，其中，所述内部电压发生块包括电压控制单元，所述电压控制单元被配置为输出与所述多个比较信号相对应的电压控制信号；以及电压输出单元，所述电压输出单元被配置为响应于所述电压控制信号的控制而输出所述内部电压。
8.一种用于产生内部电压的半导体装置，所述半导体装置包括第一比较块，所述第一比较块包括多个单位延迟单元，所述多个单位延迟单元根据所述内部电压的电压电平而使时钟信号延迟可控的延迟量，并且所述第一比较块被配置为将所述时钟信号的相位与所述多个单位延迟单元的输出信号的相位进行比较，以输出多个第一比较信号；第二比较块，所述第二比较块被配置为将多个设置信号与所述多个第一比较信号进行比较，以输出多个第二比较信号；以及内部电压发生块，所述内部电压发生块被配置为根据所述多个第二比较信号来控制所述内部电压的电压电平。
9.如权利要求8所述的半导体装置，还包括设置信号发生块，所述设置信号发生块被配置为产生所述多个设置信号。
10.如权利要求9所述的半导体装置，其中，所述设置信号发生块包括锁存单元，所述锁存单元被配置为储存所述多个设置信号。
11.如权利要求8所述的半导体装置，其中，所述第一比较块还包括多个相位比较单元，所述多个相位比较单元被配置为将所述时钟信号的相位与所述多个单位延迟单元的输出信号的相位进行比较。
12.如权利要求8所述的半导体装置，其中，所述第二比较块包括多个选择单元，所述多个选择单元被配置为根据所述多个第一比较信号的控制来选择性地输出所述多个设置信号。
13.如权利要求8所述的半导体装置，其中，所述内部电压发生块包括电压控制单元，所述电压控制单元被配置为输出与所述多个第二比较信号相对应的电压控制信号；电压输出单元，所述电压输出单元被配置为根据所述电压控制信号的控制来输出所述内部电压。
14.如权利要求8所述的半导体装置，还包括时钟分频块，所述时钟分频块被配置为对输入时钟信号进行分频，以输出所述时钟信号。
15.一种用于产生内部电压的半导体装置，所述半导体装置包括可变编码发生单元，所述可变编码发生单元输出可变编码，所述可变编码具有取决于时钟信号的频率和所述内部电压的编码值；内部电压发生块，所述内部电压发生块根据所述可变编码来调节所述内部电压的电平。
16.如权利要求15所述的半导体装置，其中，所述可变编码发生单元包括比较块，所述比较块输出多个比较信号作为所述可变编码，所述多个比较信号具有取决于所述时钟信号的频率和所述内部电压的值。
17.如权利要求16所述的半导体装置，其中，所述比较块包括多个单位延迟单元，所述多个单位延迟单元根据所述内部电压的电压电平而使所述时钟信号延迟可控的延迟量，以输出多个延迟信号；以及多个相位比较单元，所述多个相位比较单元将所述多个延迟信号的相位与所述时钟信号的相位进行比较，以输出所述多个比较信号。
18.如权利要求15所述的半导体装置，其中，所述可变编码发生单元包括第一比较块，所述第一比较块输出多个第一比较信号，所述多个第一比较信号具有取决于时钟信号的频率和所述内部电压的值；第二比较块，所述第二比较块将所述多个第一比较信号的值与设置信号的值进行比较，以输出第二比较信号作为所述可变编码。
19.如权利要求18所述的半导体装置，其中，所述第一比较块包括多个单位延迟单元，所述多个单位延迟单元根据所述内部电压的电压电平而使所述时钟信号延迟可控的延迟量，以输出多个延迟信号；以及多个相位比较单元，所述多个相位比较单元将所述多个延迟信号的相位与所述时钟信号的相位进行比较，以输出所述多个第一比较信号。
20.如权利要求15所述的半导体装置，其中，所述内部电压发生块包括电压控制单元，所述电压控制单元响应于所述可变编码而输出电压控制信号；以及电压输出单元，所述电压输出单元根据所述电压控制信号的控制来输出所述内部电压。
全文摘要
本发明提供一种用于产生内部电压的半导体装置，包括控制编码输出块；和内部电压发生块。控制编码输出块被配置为输出可变编码，所述可变编码具有与内部电压的电压电平相对应的编码值。内部电压发生块被配置为将可变编码与设置编码进行比较，并根据比较结果控制内部电压的电压电平。
文档编号G11C5/14GK102169710SQ20101021502
公开日2011年8月31日 申请日期2010年7月1日 优先权日2010年2月25日
发明者尹元柱, 李铉雨, 金基汉 申请人:海力士半导体有限公司