专利名称：闪存装置的制作方法
技术领域：
本发明涉及一种内存装置，且特别是有关于一种布局面积较小的内存装置。
背景技术：
随着半导体技术的进步，目前内存装置可以储存非常大量的数据。请参照图1，图 1是现有闪存装置的电路方块图。内存装置10具有多个存储区段(sector) SECT0R_1 SECT0R_4与路径晶体管QARl QAR4，该等存储区段SECT0R_1 SECT0R_4的每一都具有多个字符线WLnl WLn8 (η为由1至4的整数)、多个选择信号线SSELnl、SSELn2 (η为由1 至4的整数)与多个全域位线GBLl GBL4。请参照图2，图2是根据图1的存储区段的电路图。图1中，该等存储区段 SECT0R_1 SECT0R_4的每一的细部电路如同图2所示，该等字符线WLnl WLn8 (η为由1 至4的整数)分别连接至多个字符串WL_STRING_1 WL_STRING_8的多个晶体管QijG与 j为由1至8的整数)。区域位线LBLj (j为由1至8的整数)连接至该等晶体管Qlj Q8j 的漏极与选择晶体管QSELjW漏极，字符线WLi (i为由1至8的整数)连接至该等晶体管 Qil Qi8的栅极。区域低电压线LARVSS连接至该等晶体管Qu (i与j为由1至8的整数) 的源极。全域位线GBLk(k为由1至4的整数)连接于该选择晶体管QSEL2kYQSEL2kW源极， 选择信号线SSELnl (η为由1至4的整数)连接于该等选择晶体管QSEL21rl (k为由1至4的整数)的栅极，选择信号线SSELn2(n为由1至4的整数)连接于该等选择晶体管QSEL2k(k 为由1至4的整数)的栅极。区域低电压线LARVSS水平地连接至各路径晶体管QAR的漏极，而路径晶体管QAR的源极连接全域低电压线GARVSS连接，路径晶体管QAR的栅极则受控于区段选择信号线ASEL。由图1与图2可知，该等存储区段SECT0R_1 SECT0R_4的每一的内部都有一个区域低电压线LARVSS，以连接于每一个需要低电压的晶体管的源极。传统的作法，是将该等存储区段SECT0R_1 SECT0R_4的该等区域低电压线LARVSS水平地拉出，并透过多个路径晶体管QARl QAR4与全域低电压线GARVSS连接。但此种作法会导致内存装置10的布局面积变得较大，而降低面积的使用效率与增加内存装置10的制造成本。
发明内容
本发明的一目的在于提供一种闪存装置，其可减少周边电路占用的面积并提高面积的使用效率。为达上述目的及其它目的，本发明的闪存装置包括多个存储区段以及多个路径晶体管。该等存储区段的每一具有区域低电压线。该等路径晶体管分别对应一个存储区段， 该等路径晶体管配置于该等存储区段的排列方向上，该等路径晶体管的其中之一配置于相邻的两个存储区段之间，其栅极连接于区段选择信号线，其漏极连接于对应的存储区段的该区域低电压线，其源极连接于全域低电压线，且其中全域低电压线实质上以90度的角度横跨其栅极。
藉此，本发明将路径晶体管置放于存储区段两两之间本来就具有的空间，因而不会增加存储单元原本的面积，并且该全域低电压线以90度的角度横跨路径晶体管的栅极， 如此一来可节省路径晶体管于周边电路占用的面积，并且能够降低闪存装置的制造成本。
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中图1是现有闪存装置的电路方块图；图2是根据图1的存储区段的电路图；图3是本发明的闪存装置的布局图；图4是根据图3的存储区段的部份电路方块图。附图标号10,30内存装置SECT0R_1 SECT0R_4 存储区段QARl QAR4 路径晶体管WLnl (η为由1至4的整数)字符线SSELnl、SSELn2(n为由1至4的整数)选择信号线WL_STRING_1 ~ WL_STRING_8 字符串Qij (i与j为由1至8的整数)晶体管QSELnGc为由1至4的整数)选择晶体管GBLl GBL4 全域位线LBLj (j为由1至8的整数)区域位线SEL、ASEL1 ASEL4 区段选择信号线QAR、QARl QAR4 路径晶体管QSEL1 QSEL8 选择晶体管LARVSS 区域低电压线GARVSS 全域低电压线LBL1 LBL4 区域位线ASEL区段选择信号线
具体实施例方式为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。为了减少闪存装置的布局面积，本发明提供了一种布局面积较小的闪存装置。本发明利用每个存储区段间原本即会存在的空白区域(未配置电子组件的区域)来配置每一个路径晶体管，以省下路径晶体管于周边电路占用的面积，使整体电路面积的使用率提高。 请参照图3，图3是本发明的闪存装置在一实施例的电路方块图。闪存装置30具有多个存储区段SECT0R_1 SECT0R_4与分别对应该等存储区段的多个路径晶体管QARl QAR4，该等存储区段SECT0R_1 SECT0R_4的每一都具有多个字符线WLnl WLn8 (η为由1至4 的整数)、多个选择信号线SSELnl、SSELn2(n为由1至4的整数)与多个全域位线GBLl GBL4。在布局时，多个区域低电压线LARVSS与全域低电压线GARVSS可被配置于不同层。例如，多个区域低电压线LARVSS配置于一基板的上层，然而，全域低电压线GARVSS被配置于该基板的下层。本发明的实施例中，每一路径晶体管配置于该等存储区段的排列方向上，并且，部分的路径晶体管配置于相邻的两个存储区段之间，最后一存储区段对应的路径晶体管则非处于相邻两个存储区段之间。例如图3所示，路径晶体管QARl被配置于该等存储区段SECT0R_1与SECT0R_2 之间，路径晶体管QARl的栅极连接于区段选择信号线ASELl，路径晶体管QARl的源极连接全域低电压线GARVSS，且路径晶体管QARl的源极连接存储区段SECT0R_1的区域低电压线 LARVSS。透过上述的配置方式，全域低电压线GARVSS会以差距90度的角度横跨路径晶体管QARl的栅极。路径晶体管QAR2被配置于该等存储区段SECT0R2与SECT0R3之间，路径晶体管QAR2的栅极连接于区段选择信号线ASEL2，路径晶体管QAR2的源极连接全域低电压线 GARVSS，且路径晶体管QAR2的源极连接存储区段SECT0R_2的区域低电压线LARVSS。透过上述的配置方式，全域低电压线GARVSS会以差距90度的角度横跨路径晶体管QAR2的栅极。路径晶体管QAR3被配置于该等存储区段SECT0R3与SECT0R4之间，路径晶体管QAR3的栅极连接于区段选择信号线ASEL3，路径晶体管QAR3的源极连接全域低电压线 GARVSS，且路径晶体管QAR3的源极连接存储区段SECT0R_3的区域低电压线LARVSS。透过上述的配置方式，全域低电压线GARVSS会以差距90度的角度横跨路径晶体管QAR3的栅极。路径晶体管QAR4则被配置于存储区段SECT0R4之下，而未处于相邻的两个存储区段之间。路径晶体管QAR4的栅极连接于区段选择信号线ASEL4，路径晶体管QAR4的源极连接全域低电压线GARVSS，且路径晶体管QAR4的源极连接存储区段SECT0R_4的区域低电压线LARVSS。透过上述的配置方式，全域低电压线GARVSS会以差距90度的角度横跨路径晶体管QAR4的栅极。原本存储区段SECT0R1 SECT0R4两两之间便有一段空间，本发明将路径晶体管 QARl QAR3置放于存储区段SECT0R1 SECT0R4两两之间的该段空间，而且全域低电压线GARVSS会以差距90度的角度横跨该等路径晶体管QARl QAR4的栅极。如此一来，本发明所提供的闪存装置30将可以减少很多的布局面积。另外，该等区段选择信号线ASELnl ASELn4 (η为由1至4的整数)配置于基板的中间层，且该等区段选择信号线ASELnl ASELn4以差距90度的角度分别横跨该等存储区段SECT0R_1 SECT0R4的区域低电压线LARVSS与全域低电压线GARVSS。该等字符线 WLnl WLn8 (η为由1至4的整数)与该等选择信号线SSELnl、SSELn2 (η为由1至4的整数)亦可以基板的中间层，而该等全域位线GBLl GBL4可以配置于基板的下层。该等字符线WLnl WLn8 (η为由1至4的整数)与该等选择信号线SSELnl、SSELn2会以差距90 度的角度横跨该等全域位线GBLl GBL4、该等存储区段SECT0R_1 SECT0R4的区域低电压线LARVSS与全域低电压线GARVSS。接着，请参照图4，图4是根据图3的存储区段的部份电路方块图，该图式主要用来示意路径晶体管QAR的连接，故未绘示存储区段中用来存储信息的晶体管。路径晶体管 QAR配置于选择晶体管QSEL1与QSEL2的下方。区域低电压线LARVSS、区域位线LBL1 LBL4 被配置于基板的上层，全域低电压线GARVSS与该等全域位线GBLl、GBL2被配置于基板的下层，区段选择信号线ASEL与该等选择信号线SSELnl、SSELn2(n为由l至4的整数)配置于基板的中间层。路径晶体管QAR的源极连接全域低电压线GARVSS，且路径晶体管QAR的漏极连接区域低电压线LARVSS。透过上述的配置方式，全域低电压线GARVSS会以差距90度的角度横跨路径晶体管QAR的栅极。综上所述，本发明将路径晶体管置放于存储区段两两之间本来就具有的空间，因而不会增加存储单元原本的面积，并且该全域低电压线以差距90度的角度横跨路径晶体管的栅极，如此一来可节省路径晶体管于周边电路占用的面积，而能够降低闪存装置的制造成本。以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种闪存装置，其特征在于，所述闪存装置包括多个存储区段，所述存储区段的每一具有一区域低电压线；以及多个路径晶体管，分别对应一个存储区段，所述路径晶体管配置于所述存储区段的排列方向上，所述路径晶体管的其中之一配置于相邻的两个存储区段之间，其一栅极连接于一区段选择信号线，其一漏极连接于对应的存储区段的所述区域低电压线，且其一源极连接于一全域低电压线，其中所述全域低电压线实质上以90度的角度横跨所述栅极。
2.如权利要求1所述的闪存装置，其特征在于，所述存储区段具有多个字符线、多个全域位线与多个选择信号线。
3.如权利要求2所述的闪存装置，其特征在于，所述存储区段具有以多个晶体管所组成的多个字符串与多个选择晶体管。
4.如权利要求1所述的闪存装置，其特征在于，所述闪存装置实作于一基板，所述区域低电压线与所述全域低电压线配置于所述基板的不同层。
5.如权利要求2所述的闪存装置，其特征在于，所述闪存装置实作于一基板，所述字符线、所述选择信号线配置于所述基板的第二层，所述区域低电压线与所述全域低电压线分别配置于所述基板的第一与第三层。
全文摘要
本发明公开了一种闪存装置，其包括多个存储区段以及多个路径晶体管。该等存储区段的每一具有区域低电压线。该等路径晶体管分别对应一个存储区段，该等路径晶体管配置于该等存储区段的排列方向上，该等路径晶体管的其中之一配置于相邻的两个存储区段之间，其栅极连接于区段选择信号线，其漏极连接于对应的存储区段的该区域低电压线，其源极连接于全域低电压线，且其中全域低电压线实质上以90度的角度横跨其栅极。藉此可节省路径晶体管于周边电路占用的面积，并且能够降低闪存装置的制造成本。
文档编号G11C7/10GK102385903SQ20101027407
公开日2012年3月21日 申请日期2010年9月1日 优先权日2010年9月1日
发明者赤荻高尾 申请人:宜扬科技股份有限公司