专利名称：带有操控电路的三值型阻变存储单元及其读写实现方法
技术领域：
本发明涉及一种存储单元技术领域，具体涉及一种带有操控电路的三值型阻变存 储单元及其读写实现方法。
背景技术：
阻变存储器是一种利用阻变元件在高阻态与低阻态之间可实现可逆转换为基本 工作原理并作为记忆方式，以双极性阻变存储器为例，目前采用的均是以阻变元件的高阻 态及低阻态两电阻态作为二进制数据“0”及“ 1，，来实现存储功能，对阻变元件施加合适的 电压激励，使其能由高电阻变为低电阻SET或由低电阻变为高电阻RESET，实现信息的擦 写。而用一足够小的电压则能感测电阻状态的同时不改变电阻状态，实现读出信息，且采用 ITlR结构的阻变存储器的存储密度是Ibit/阻变元件。
和FLASH等传统存储器相比，阻变存储器在速度、功耗、低压操作等方面均表 现出优异性能。从器件特性及热耗散的角度来看，阻变存储器是最适合等比例缩小 (Scaling-down)的一种结构，但是目前使用传统ITlR结构阻变存储单元的存储密度远远 不能满足实际存储密度的要求，若能够从电路设计上提升其存储密度即集成规模，则可以 在不改变工艺的前提下提高阻变存储器的存储密度，具有重要的实际应用意义。发明内容
为了克服上述现有技术存在的不足，本发明的目的在于提供一种带有操控电路的 三值型阻变存储单元及其读写实现方法，在阻变存储器于0值和1值之间具有足够的窗口 的前提下，通过控制SET或者RESET过程中流过阻变元件电流值处于两者之间从而定义第 三状态，再经过对应的读出和编码方式，通过一个三值型阻变存储单元实现:3bit存储，而 将存储密度提高至1. 5bit/阻变元件，满足了实际存储密度的需求。
为了达到上述目的，本发明所采用的技术方案是
一种带有操控电路的三值型阻变存储单元，包括三值型阻变存储单元，所述的三 值型阻变存储单元的输入端组和输出端组分别与中间状态写入电路的输出端组和读出电 路的输入端组对应连接。
所述的三值型阻变存储单元包括第一 ITlR结构和第二 ITlR结构，第一 ITlR结构 由第一阻变元件R0和漏极与该第一阻变元件Rtl —端相连接的第一 NMOS传输管M0组成，第 二 ITlR结构由第二阻变元件R1和漏极与该第二阻变元件R1 —端相连接的第二 NMOS传输 管M1组成，第一阻变元件Rtl的另一端与第一位线BLtl相连接，第二阻变元件R1的另一端与 第二位线BL1相连接，第一 NMOS传输管M0的源极和第二 NMOS传输管M1的源极分别接到第 一源线SLtl和第二源线SL1上，而字线WL经第一传输门Ttl和第二传输门T1分别接至第一 NMOS传输管M0的栅极和第二 NMOS传输管M1的栅极，所述的第一传输门Ttl的控制端、第二 传输门T1的控制端、第一 NMOS传输管M0的栅极和第二 NMOS传输管M1的栅极构成了三值 型阻变存储单元的输入端组，而所述的第一阻变元件Rtl与第一位线BLtl相连接端和第二阻变元件R1与第二位线BL1相连接端构成了三值型阻变存储单元的输出端组。
所述的中间状态写入电路包括第三NMOS传输管N4和第四NMOS传输管N5,第三 NMOS传输管N4的漏极和第四NMOS传输管N5的漏极与所述的三值型阻变存储单元的中间状 态电压Vm相连接，第一中间状态写入使能信号WRMtl和第二中间状态写入使能信号WRM1分 别和第三NMOS传输管N4的栅极和第四NMOS传输管N5的栅极相连接，另外第一中间状态写 入使能信号WRMtl和第二中间状态写入使能信号WRM1还分别与第一反相器inV(l的输入端和 第二反相器inVl的输入端相连接，第一反相器inV(1的输出端、第二反相器inVl的输出端、 第三NMOS传输管N4的源极和第四NMOS传输管N5的源极构成了中间状态写入电路的输出 端组，且第一反相器inV(l的输出端和第二反相器inVl的输出端分别与所述的第一传输门Ttl 的控制端和第二传输门T1的控制端相连接，第三NMOS传输管N4的源极和第四NMOS传输管 N5的源极分别与第一 NMOS传输管M0的栅极和第二 NMOS传输管M1的栅极相连接。
所述的读出电路包括第三传输门T2和第四传输门T3，所述的第三传输门T2的输出 端和第四传输门T3的输出端分别与第一电流源Itl和第二电流源I1相连接，第三传输门T2 的控制端、第四传输门T3的控制端和读出电路使能信号Read_en相连接，第三传输门T2的 输入端、第五NMOS传输管Ntl的源极和第七NMOS传输管N2的源极相连接，第四传输门T3的 输入端、第六NMOS传输管N1的源极和第八NMOS传输管N3的源极相连接，第一三值读出电 路选通信号SELtl、第五NMOS传输管Ntl的栅极和第六NMOS传输管N1的栅极相连接，第二三 值读出电路选通信号SEL1、第七NMOS传输管队的栅极和第八NMOS传输管N3的栅极相连 接，第五NMOS传输管Ntl的漏极和第六NMOS传输管N1的漏极分别与第一灵敏放大器SA1的 一个输入端和第二灵敏放大器SA2的一个输入端相连接，第一灵敏放大器SA1的另一个输入 端、第二灵敏放大器SA2的另一个输入端和第一参考电压VMfl相连接，第七NMOS传输管N2 的漏极和第八NMOS传输管N3的漏极分别与第三灵敏放大器SA3的一个输入端和第四灵敏 放大器SA4的一个输入端相连接，第三灵敏放大器SA3的另一个输入端、第四灵敏放大器SA4 的另一个输入端和第二参考电压Vrefh相连接，第一灵敏放大器SA1W输出端、第二灵敏放大 器SA2的输出端、第三灵敏放大器SA3的输出端和第四灵敏放大器SA4的输出端分别和4-3 编码器的四个输入端相连接，另外所述的第三传输门T2的输入端和第四传输门T3的输入端 构成了读出电路的输入端组，所述的第一阻变元件R0与第一位线BLtl相连接端和第二阻变 元件队与第二位线BL1相连接端分别和第三传输门T2的输入端和第四传输门T3的输入端 相连接。
所述的带有操控电路的三值型阻变存储单元的写实现方法为首先将预设的连续 时间段顺序分为第一写时间段τω、第二写时间段Ttll以及第三写时间段Ttl2，然后在预设的 第一写时间段Tqq阶段设置字线WL、第一三值读出电路选通信号SEL。、第二三值读出电路选 通信号SEL1、第一中间状态写入使能信号WRMtl、第二中间状态写入使能信号WRM1以及读出 使能信号ReacLen为低电平；而在第二写时间段Ttll阶段，当需要写入数据“ 1”时，将字线WL 升高至高电平，此时第一中间状态写入使能信号WRMtl和第二中间状态写入使能信号WRM1信 号保持低电平，随即第一传输门Ttl和第二传输门T1导通，致使连至字线WL的第一 NMOS传 输管M0和第二 NMOS传输管M1也导通，并且第一阻变元件Rtl和第二阻变元件R1被访问，当 第一源线SLtl和第二源线SL1接低电平而第一位线BLtl和第二位线BL1接高电平，调整第一 源线SLtl和第一位线BLtl形成的电压降使其大于第一阻变元件Rtl在SET过程中的阻变阈值，以及第二源线SL1和第二位线BL1形成的电压降使其大于第二阻变元件R1在SET过程中的 阻变阈值，由此第一阻变元件Rtl和第二阻变元件R1转变成低阻态，即完成了写入数据“1” ； 当需要写入数据“0”时，将第一源线SLtl和第二源线SL1接高电平而第一位线BLtl和第二位 线BL1接低电平，调整第一源线SLtl和第一位线BLtl形成的电压降使其大于第一阻变元件Rtl 在RESET过程中的阻变阈值，以及第二源线SL1和第二位线BL1形成的电压降使其大于第二 阻变元件R1在RESET过程中的阻变阈值，由此第一阻变元件Rtl和第二阻变元件R1转变成 高阻态，即完成了写入数据“0” ；而当需要写入中间状态“M”时，将第一中间状态写入使能 信号WRMtl和第二中间状态写入使能信号WRM1信号拉至高电平，随即第一传输门Ttl和第二 传输门T1截止，且将中间状态写入电压Vm控制在能产生一介于所述的低阻态及高阻态之间 的值，从而完成了中间状态“M”的写入；而在第三写时间段Ttl2时将将第一三值读出电路选 通信号SELtl、第二三值读出电路选通信号SEL1、第一中间状态写入使能信号WRMtl、第二中间 状态写入使能信号WRM1以及读出使能信号Read_en均降为低电平，结束三值型阻变存储单 元的写操作。
所述的带有操控电路的三值型阻变存储单元的读实现方法为三值型读操作，先将 预设的连续时间段顺序分为第一读时间段Tltl、第二读时间段T11以及第三读时间段T12，然 后在第一读时间段Tltl将字线WL、第一三值读出电路选通信号SELtl、第二三值读出电路选通 信号SEL1、第一中间状态写入使能信号WRMtl、第二中间状态写入使能信号WRM1以及读出使 能信号ReacLen设置为低电平；而在第二读时间段T11,将第一中间状态写入使能信号WRMtl 和第二中间状态写入使能信号WRM1信号接入低电平，随即第三NMOS传输管N4和第四NMOS 传输管N5截止，同时第一传输门Ttl和第二传输门T1导通，致使连至字线WL的第一 NMOS传 输管M0和第二 NMOS传输管M1也导通，接着将读出使能信号Read_en由低电平变为高电平， 则第三传输门T2和第四传输门T3导通，启动第一电流源Itl和第二电流源1工分别对第一阻变 元件Rtl和第二阻变元件R1通以一恒定值电流，产生压降，如果该压降如果小于预设的下限 值\，则为逻辑值“ 1”，该压降如果大于预设的上限值Vh，则为逻辑值“0”，而压降在预设的 上限值和下限值之间为\，则为逻辑值“M”，与此同时控制第一三值读出电路选通信号SELtl 和第二三值读出电路选通信号SEL1产生一高电平脉冲信号，将第一灵敏放大器SA1、第二灵 敏放大器SA2、第三灵敏放大器SA3和第四灵敏放大器SA4导通，随后与第一参考电压VMfl以 及VMfh作比较后输出到4-3编码器，4-3编码器处理后输出的值就是读出值；最后在第三 读时间段T12内将第一三值读出电路选通信号SEL。、第二三值读出电路选通信号SEL1、第一 中间状态写入使能信号WRMtl、第二中间状态写入使能信号WRM1以及读出使能信号Read_en 均降为低电平，结束三值型读操作。
通过提供一种带有操控电路的三值型阻变存储单元及其读写实现方法，在RRAM 于0值和1值之间具有足够的窗口的前提下，通过控制SET或者RESET过程中流过阻变元 件电流值处于两者之间从而定义一第三状态，再经过对应的读出和编码方式，将存储密度 提高至1. 5bit/阻变元件，满足了实际存储密度的需求。
图1为三值型阻变存储单元及其操控电路的具体电路结构。
图2为二值型阻变存储单元中阻变元件的基本特性曲线及二值状态的选取的示意图。
图3为三值型阻变存储单元中阻变元件的基本特性曲线及三值状态的选取的示 意图。
图4为三值型阻变存储单元的写操作时序图。
图5为三值型阻变存储单元的读操作时序图。
具体实施方式
下面结合附图和实施例对本发明作更详细的说明。
如图2所示为二值型阻变存储单元中阻变元件的基本特性曲线及二值状态的选 取的示意图，图中“H”和“L”分别为二值型操作时所定义的逻辑值“1”和“0”，处于“H”态 时阻变元件属于高阻态，施加恒定电流I对应的电压VH是大电压降，反之，“L”态对应的是 低电阻态，施加恒定电流I对应的电压VL是小电压降，这样就定义“H”为高阻态及“L”为低 阻态，由此实现由高电阻变为低电阻SET过程或由低电阻变为高电阻RESET过程。而本发 明中三值型阻变存储单元中阻变元件的基本特性及所选取的三个状态，如图3所示，其“H” 与“L”态的选取与图2所示相同，而“M”是三值存储中所定义的第三个状态，具有一介于高 阻态及低阻态之间的中间阻值，称为中间状态“M”，也可定义为“M”为中阻态。
如图1所示，带有操控电路的三值型阻变存储单元，包括三值型阻变存储单元，所 述的三值型阻变存储单元的输入端组和输出端组分别与中间状态写入电路的输出端组和 读出电路的输入端组对应连接。
所述的三值型阻变存储单元包括第一 ITlR结构和第二 ITlR结构，第一 ITlR结构 由第一阻变元件R0和漏极与该第一阻变元件Rtl —端相连接的第一 NMOS传输管M0组成，第 二 ITlR结构由第二阻变元件R1和漏极与该第二阻变元件R1 —端相连接的第二 NMOS传输 管M1组成，第一阻变元件Rtl的另一端与第一位线BLtl相连接，第二阻变元件R1的另一端与 第二位线BL1相连接，第一 NMOS传输管M0的源极和第二 NMOS传输管M1的源极分别接到第 一源线SLtl和第二源线SL1上，而字线WL经第一传输门Ttl和第二传输门T1分别接至第一 NMOS传输管M0的栅极和第二 NMOS传输管M1的栅极，所述的经第一传输门Ttl的控制端、第 二传输门T1的控制端、第一 NMOS传输管M0的栅极和第二 NMOS传输管M1的栅极构成了三 值型阻变存储单元的输入端组，而所述的第一阻变元件Rtl与第一位线BLtl相连接端和第二 阻变元件R1与第二位线BL1相连接端构成了三值型阻变存储单元的输出端组。
所述的中间状态写入电路包括第三NMOS传输管N4和第四NMOS传输管N5,第三 NMOS传输管N4的漏极和第四NMOS传输管N5的漏极与所述的三值型阻变存储单元的中间状 态电压Vm相连接，第一中间状态写入使能信号WRMtl和第二中间状态写入使能信号WRM1分 别和第三NMOS传输管N4的栅极和第四NMOS传输管N5的栅极相连接，另外第一中间状态写 入使能信号WRMtl和第二中间状态写入使能信号WRM1还分别与第一反相器inV(l的输入端和 第二反相器inVl的输入端相连接，第一反相器inV(1的输出端、第二反相器inVl的输出端、 第三NMOS传输管N4的源极和第四NMOS传输管N5的源极构成了中间状态写入电路的输出 端组，且第一反相器inV(l的输出端和第二反相器inVl的输出端分别与所述的第一传输门Ttl 的控制端和第二传输门T1的控制端相连接，第三NMOS传输管N4的源极和第四NMOS传输管 N5的源极分别与第一 NMOS传输管Mtl的栅极和第二 NMOS传输管M1的栅极相连接。8
所述的读出电路包括第三传输门T2和第四传输门T3，所述的第三传输门T2的输出 端和第四传输门T3的输出端分别与第一电流源Itl和第二电流源I1相连接，第三传输门T2 的控制端、第四传输门T3的控制端和读出电路使能信号Read_en相连接，第三传输门T2的 输入端、第五NMOS传输管Ntl的源极和第七NMOS传输管N2的源极相连接，第四传输门T3的 输入端、第六NMOS传输管N1的源极和第八NMOS传输管N3的源极相连接，第一三值读出电 路选通信号SELtl、第五NMOS传输管Ntl的栅极和第六NMOS传输管N1的栅极相连接，第二三 值读出电路选通信号SEL1、第七NMOS传输管队的栅极和第八NMOS传输管N3的栅极相连 接，第五NMOS传输管Ntl的漏极和第六NMOS传输管N1的漏极分别与第一灵敏放大器SA1的 一个输入端和第二灵敏放大器SA2的一个输入端相连接，第一灵敏放大器SA1的另一个输入 端、第二灵敏放大器SA2的另一个输入端和第一参考电压VMfl相连接，第七NMOS传输管N2 的漏极和第八NMOS传输管N3的漏极分别与第三灵敏放大器SA3的一个输入端和第四灵敏 放大器SA4的一个输入端相连接，第三灵敏放大器SA3的另一个输入端、第四灵敏放大器SA4 的另一个输入端和第二参考电压Vrefh相连接，第一灵敏放大器SA1W输出端、第二灵敏放大 器SA2的输出端、第三灵敏放大器SA3的输出端和第四灵敏放大器SA4的输出端分别和4-3 编码器的四个输入端相连接，另外所述的第三传输门T2的输入端和第四传输门T3的输入端 构成了读出电路的输入端组，所述的第一阻变元件R0与第一位线BLtl相连接端和第二阻变 元件队与第二位线BL1相连接端分别和第三传输门T2的输入端和第四传输门T3的输入端 相连接。
如图4所示，所述的带有操控电路的三值型阻变存储单元的写实现方法为首先将 预设的连续时间段顺序分为第一写时间段Ttltl、第二写时间段Ttll以及第三写时间段Ttl2，然 后在预设的第一写时间段Ttltl阶段设置字线WL、第一三值读出电路选通信号SELtl、第二三 值读出电路选通信号SEL1、第一中间状态写入使能信号WRMtl、第二中间状态写入使能信号 WRM1以及读出使能信号Read_en为低电平；而在第二写时间段Ttll阶段，当需要写入数据 “1”时，将字线WL升高至高电平，此时第一中间状态写入使能信号WRMtl和第二中间状态写 入使能信号WRM1信号保持低电平，随即第一传输门Ttl和第二传输门T1导通，致使连至字线 WL的第一 NMOS传输管Mtl和第二 NMOS传输管M1也导通，并且第一阻变元件Rtl和第二阻变 元件R1被访问，当第一源线SLtl和第二源线SL1接低电平而第一位线BLtl和第二位线BL1接 高电平，调整第一源线SLtl和第一位线BLtl形成的电压降使其大于第一阻变元件Rtl在SET过 程中的阻变阈值，以及第二源线SL1和第二位线BL1形成的电压降使其大于第二阻变元件R1 在SET过程中的阻变阈值，由此第一阻变元件Rtl和第二阻变元件R1转变成低阻态，即完成 了写入数据“1”；当需要写入数据“0”时，将第一源线SLtl和第二源线SL1接高电平而第一 位线BLtl和第二位线BL1接低电平，调整第一源线SLtl和第一位线BLtl形成的电压降使其大 于第一阻变元件Rtl在RESET过程中的阻变阈值，以及第二源线SL1和第二位线BL1形成的 电压降使其大于第二阻变元件R1在RESET过程中的阻变阈值，由此第一阻变元件Rtl和第二 阻变元件队转变成高阻态，即完成了写入数据“0” ；而当需要写入中间状态“M”时，将第一 中间状态写入使能信号WRMc^n第二中间状态写入使能信号WRM1信号拉至高电平，随即第一 传输门Ttl和第二传输门T1截止，且将中间状态写入电压Vm控制在能产生一介于所述的低 阻态及高阻态之间的值，从而完成了中间状态“M”的写入；而在第三写时间段Ttl2时将将第 一三值读出电路选通信号SEL。、第二三值读出电路选通信号SEL1、第一中间状态写入使能9信号WRMtl、第二中间状态写入使能信号WRM1以及读出使能信号Read_en均降为低电平，结 束的三值型阻变存储单元的写操作。
如图5所示，所述的带有操控电路的三值型阻变存储单元的读实现方法为三值型 读操作，先将预设的连续时间段顺序分为第一读时间段Tltl、第二读时间段T11以及第三读时 间段T12，然后在第一读时间段Tltl将字线WL、第一三值读出电路选通信号SELtl、第二三值读 出电路选通信号SEL1、第一中间状态写入使能信号WRMtl、第二中间状态写入使能信号WRM1 以及读出使能信号ReacLen设置为低电平；而在第二读时间段T11,将第一中间状态写入使 能信号WRMtl和第二中间状态写入使能信号WRM1信号接入低电平，随即第三NMOS传输管N4 和第四NMOS传输管N5截止，同时第一传输门Ttl和第二传输门T1导通，致使连至字线WL的 第一 NMOS传输管M0和第二 NMOS传输管M1也导通，接着将读出使能信号Read_en由低电平 变为高电平，则第三传输门T2和第四传输门T3导通，启动第一电流源Itl和第二电流源I1分 别对第一阻变元件Rtl和第二阻变元件R1通以一恒定值电流，产生压降，如果该压降如果小 于预设的下限值\，则为逻辑值“ 1 ”，该压降如果大于预设的上限值VH，则为逻辑值“0”，而 压降在预设的上限值和下限值之间为VM，则为逻辑值“M”，与此同时控制第一三值读出电路 选通信号SELtl和第二三值读出电路选通信号SEL1产生一高电平脉冲信号，将第一灵敏放大 器SA1、第二灵敏放大器SA2、第三灵敏放大器SA3和第四灵敏放大器SA4导通，随后与第一 参考电压以及VMfh作比较后输出到4-3编码器，4-3编码器处理后输出的值就是读出 值；最后在第三读时间段T12内将第一三值读出电路选通信号SELtl、第二三值读出电路选通 信号SEL1、第一中间状态写入使能信号WRMtl、第二中间状态写入使能信号WRM1以及读出使 能信号Read_en均降为低电平，结束三值型读操作。
这样当第一 ITlR结构和第二 ITlR结构使用三值型存储功能时，它们可以联合起 来表示32 = 9中状态。选取9种状态中的8种状态进行编码，可以实现!Bbit逻辑值存储， 具体编码方式如表1所示
表1三值型阻变存储单元编码表
权利要求
1.一种带有操控电路的三值型阻变存储单元，包括三值型阻变存储单元，其特征在于 所述的三值型阻变存储单元的输入端组和输出端组分别与中间状态写入电路的输出端组 和读出电路的输入端组对应连接。
2.根据权利要求1所述的带有操控电路的三值型阻变存储单元，其特征在于所述的 三值型阻变存储单元包括第一 ITlR结构和第二 ITlR结构，第一 ITlR结构由第一阻变元件 R0和漏极与该第一阻变元件Rtl —端相连接的第一 NMOS传输管M0组成，第二 ITlR结构由第 二阻变元件R1和漏极与该第二阻变元件R1 —端相连接的第二 NMOS传输管M1组成，第一阻 变元件Rtl的另一端与第一位线BLtl相连接，第二阻变元件R1的另一端与第二位线BL1相连 接，第一 NMOS传输管M0的源极和第二 NMOS传输管M1的源极分别接到第一源线SLtl和第二 源线SL1上，而字线WL经第一传输门Ttl和第二传输门T1分别接至第一 NMOS传输管M0的栅 极和第二 NMOS传输管M1的栅极，所述的经第一传输门Ttl的控制端、第二传输门T1的控制 端、第一 NMOS传输管Mtl的栅极和第二 NMOS传输管M1的栅极构成了三值型阻变存储单元的 输入端组，而所述的第一阻变元件Rtl与第一位线BLtl相连接端和第二阻变元件R1与第二位 线BL1相连接端构成了三值型阻变存储单元的输出端组。
3.根据权利要求2所述的带有操控电路的三值型阻变存储单元，其特征在于所述的 中间状态写入电路包括第三NMOS传输管N4和第四NMOS传输管N5,第三NMOS传输管N4的漏 极和第四NMOS传输管N5的漏极与所述的三值型阻变存储单元的中间状态电压Vm相连接， 第一中间状态写入使能信号WRMtl和第二中间状态写入使能信号WRM1分别和第三NMOS传输 管N4的栅极和第四NMOS传输管N5的栅极相连接，另外第一中间状态写入使能信号WRMtl和 第二中间状态写入使能信号WRM1还分别与第一反相器inV(l的输入端和第二反相器inVl的 输入端相连接，第一反相器inV(l的输出端、第二反相器inVl的输出端、第三NMOS传输管N4 的源极和第四NMOS传输管N5的源极构成了中间状态写入电路的输出端组，且第一反相器 inv0的输出端和第二反相器inVl的输出端分别与所述的第一传输门Ttl的控制端和第二传 输门T1的控制端相连接，第三NMOS传输管N4的源极和第四NMOS传输管N5的源极分别与 第一 NMOS传输管M0的栅极和第二 NMOS传输管M1的栅极相连接。
4.根据权利要求3所述的带有操控电路的三值型阻变存储单元，其特征在于所述的 读出电路包括第三传输门T2和第四传输门T3，所述的第三传输门T2的输出端和第四传输门 T3的输出端分别与第一电流源Itl和第二电流源I1相连接，第三传输门T2的控制端、第四传 输门T3的控制端和读出电路使能信号Read_en相连接，第三传输门T2的输入端、第五NMOS 传输管Ntl的源极和第七NMOS传输管队的源极相连接，第四传输门T3的输入端、第六NMOS 传输管N1的源极和第八NMOS传输管N3的源极相连接，第一三值读出电路选通信号SELtl、第 五NMOS传输管Ntl的栅极和第六NMOS传输管N1的栅极相连接，第二三值读出电路选通信号 SEL1、第七NMOS传输管队的栅极和第八NMOS传输管N3的栅极相连接，第五NMOS传输管Ntl 的漏极和第六NMOS传输管N1的漏极分别与第一灵敏放大器SA1的一个输入端和第二灵敏 放大器SA2的一个输入端相连接，第一灵敏放大器SA1的另一个输入端、第二灵敏放大器SA2 的另一个输入端和第一参考电压相连接，第七NMOS传输管队的漏极和第八NMOS传输 管N3的漏极分别与第三灵敏放大器SA3的一个输入端和第四灵敏放大器SA4的一个输入端 相连接，第三灵敏放大器SA3的另一个输入端、第四灵敏放大器SA4的另一个输入端和第二 参考电压U目连接，第一灵敏放大器SA1W输出端、第二灵敏放大器SA2W输出端、第三灵敏放大器SA3的输出端和第四灵敏放大器SA4的输出端分别和4-3编码器的四个输入端相 连接，另外所述的第三传输门T2的输入端和第四传输门T3的输入端构成了读出电路的输入 端组，所述的第一阻变元件Rtl与第一位线BLtl相连接端和第二阻变元件R1与第二位线BL1 相连接端分别和第三传输门T2的输入端和第四传输门T3的输入端相连接。
5.根据权利要求4所述的带有操控电路的三值型阻变存储单元的实现方法，其特征在 于所述的带有操控电路的三值型阻变存储单元的写实现方法为首先将预设的连续时间段 顺序分为第一写时间段Tcitl、第二写时间段Ttll以及第三写时间段Ttl2，然后在预设的第一写 时间段Tqq阶段设置字线WL、第一三值读出电路选通信号SEL。、第二三值读出电路选通信号 SEL1、第一中间状态写入使能信号WRMtl、第二中间状态写入使能信号WRM1以及读出使能信 号Read_en为低电平；而在第二写时间段Ttll阶段，当需要写入数据“1”时，将字线WL升高 至高电平，此时第一中间状态写入使能信号WRMtl和第二中间状态写入使能信号WRM1信号保 持低电平，随即第一传输门Ttl和第二传输门T1导通，致使连至字线WL的第一 NMOS传输管 M0和第二 NMOS传输管M1也导通，并且第一阻变元件Rtl和第二阻变元件R1被访问，当第一 源线SLtl和第二源线SL1接低电平而第一位线BLtl和第二位线BL1接高电平，调整第一源线 SL0和第一位线BLtl形成的电压降使其大于第一阻变元件Rtl在SET过程中的阻变阈值，以 及第二源线SL1和第二位线BL1形成的电压降使其大于第二阻变元件R1在SET过程中的阻 变阈值，由此第一阻变元件Rtl和第二阻变元件R1转变成低阻态，即完成了写入数据“1”;当 需要写入数据“0”时，将第一源线SLtl和第二源线SL1接高电平而第一位线BLtl和第二位线 BL1接低电平，调整第一源线SLtl和第一位线BLtl形成的电压降使其大于第一阻变元件Rtl在 RESET过程中的阻变阈值，以及第二源线SL1和第二位线BL1形成的电压降使其大于第二阻 变元件R1在RESET过程中的阻变阈值，由此第一阻变元件Rtl和第二阻变元件R1转变成高 阻态，即完成了写入数据“0” ；而当需要写入中间状态“M”时，将第一中间状态写入使能信 号WRMtl和第二中间状态写入使能信号WRM1信号拉至高电平，随即第一传输门Ttl和第二传 输门T1截止，且将中间状态写入电压Vm控制在能产生一介于所述的低阻态及高阻态之间的 值，从而完成了中间状态“M”的写入；而在第三写时间段Ttl2时将将第一三值读出电路选通 信号SELtl、第二三值读出电路选通信号SEL1、第一中间状态写入使能信号WRMtl、第二中间状 态写入使能信号WRM1以及读出使能信号Read_en均降为低电平，结束的三值型阻变存储单 元的写操作。
6.根据权利要求4所述的带有操控电路的三值型阻变存储单元的实现方法，其特征在 于所述的带有操控电路的三值型阻变存储单元的读实现方法为三值型读操作，先将预设 的连续时间段顺序分为第一读时间段Tltl、第二读时间段T11以及第三读时间段T12，然后在 第一读时间段Tltl将字线WL、第一三值读出电路选通信号SEL。、第二三值读出电路选通信号 SEL1、第一中间状态写入使能信号WRMtl、第二中间状态写入使能信号WRM1以及读出使能信 号Read_en设置为低电平；而在第二读时间段T11,将第一中间状态写入使能信号WRMtl和第 二中间状态写入使能信号WRM1信号接入低电平，随即第三NMOS传输管N4和第四NMOS传输 管N5截止，同时第一传输门Ttl和第二传输门T1导通，致使连至字线WL的第一 NMOS传输管 M0和第二 NMOS传输管M1也导通，接着将读出使能信号Read_en由低电平变为高电平，则第 三传输门T2和第四传输门T3导通，启动第一电流源Itl和第二电流源I1分别对第一阻变元 件Rtl和第二阻变元件R1通以一恒定值电流，产生压降，如果该压降如果小于预设的下限值Vl,则为逻辑值“1”，该压降如果大于预设的上限值VH，则为逻辑值“0”，而压降在预设的上 限值和下限值之间为VM，则为逻辑值“M”，与此同时控制第一三值读出电路选通信号SELtl和 第二三值读出电路选通信号SEL1产生一高电平脉冲信号，将第一灵敏放大器SA1、第二灵敏 放大器SA2、第三灵敏放大器SA3和第四灵敏放大器SA4导通，随后与第一参考电压VMfl以及 Vrefh作比较后输出到4-3编码器，4-3编码器处理后输出的值就是读出值；最后在第三读时 间段T12内将第一三值读出电路选通信号SEL。、第二三值读出电路选通信号SEL1、第一中间 状态写入使能信号WRMtl、第二中间状态写入使能信号WRM1以及读出使能信号Read_en均降 为低电平，结束三值型读操作。
全文摘要
一种带有操控电路的三值型阻变存储单元及其读写实现方法，在RRAM于0值和1值之间具有足够的窗口的前提下，通过控制SET或者RESET过程中流过阻变元件电流值处于两者之间从而定义一第三状态，再经过对应的读出和编码方式，将存储密度提高至1.5bit/阻变元件，满足了实际存储密度的需求。
文档编号G11C11/4193GK102034535SQ20101059811
公开日2011年4月27日 申请日期2010年12月15日 优先权日2010年12月15日
发明者任天令, 徐建龙, 王林凯, 贾泽 申请人:清华大学