专利名称：具有开关的相变存储器的高能效置位写入的制作方法
具有开关的相变存储器的高能效置位写入发明背景发明领域本发明涉及包含半导体器件的电子设备领域，更具体地涉及改善具有开关的相变存储器(PCMS)的写置位操作。
关联技术的讨论动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)技术广泛地用来将信息存储入电子系统。然而，DRAM和SRAM两者是易失性存储器，每当电力中断时，它们会丧失所存储的信息。为了避免丧失数据和/或代码，尤其对于例如移动互联网设备(MID)或移动站之类的便携式电子系统而言，需要将某些信息存入非易失性存储器中。闪存是一种类型的非易失性存储器。然而，尽管拥有高密度，但由于信息是作为电荷而被存储在浮栅中的，因此闪存可能无法被缩放至非常小的尺寸。每个位的电子数的减少会最终降低所存储的信息的可靠性。具有开关的相变存储器(PCMS)是一种可缩放至极小尺寸的非易失性存储器。由于可通过选择位线和字线的某种组合对每个存储器单元进行单独寻址，因此PCMS器件可配置成允许位选择性擦除。
在说明书的结束部分，具体指出并清楚要求了本发明的主题。然而，本发明，不管是其构成还是操作方法，连同其目的、特征和优势，可通过在结合附图阅读的同时参照下面的详细描述得以最好的理解，在附图中图I示出根据本发明一个实施例的、被组织成位线和字线的具有开关的相变存储器(PCMS)的阵列；图2示出根据本发明一个实施例的、双向阈值开关(OTS)的对数电流相对于电压的曲线图；图3示出根据本发明一个实施例的、处于复位状态的相变存储器(PCM)的对数电流相对于电压的曲线图；图4示出根据本发明一个实施例的、PCMS的对数电流相对于电压的曲线图；图5示出根据本发明一个实施例的、PCM的对数电压相对于电流的曲线图；图6示出根据本发明一个实施例的、存储器单元阵列的阈值电压的累积概率曲线图。图7示出根据本发明一个实施例的、具有带导电细丝的无定形体积的相变存储器存储元件；以及图8示出包含本发明各实施例的电子设备的方框图。本发明的详细i兑明在后面的详细说明中，对高能效PCMS的许多具体细节进行阐述以提供对本发明的透彻理解。然而，本领域内技术人员将理解，本发明没有这些具体细节也能投入实践。在其它实例中，公知的方法、过程、组件和电路未被详细描述，这是为了不使本发明变得晦涩难懂。提供方法以减少相变存储器(PCM)存储元件的写入能耗将是业内的一大进步。PCM元件可配置成包含例如双向阈值开关(OTS)等开关的组合器件，以形成PCMS器件。可使用通常用来对具有完全结晶化的PCM存储元件的PCMS器件进行置位的能量的仅仅一部分来对PCMS器件复位。由于与复位PCM存储元件所需的时间相比，使整个PCM存储元件结晶化需要相对更长的时间，所以会产生更高的能耗。有益的是提供一种装置和方法，所述装置和方法提供一 PCMS器件，该PCMS器件可使用原本对PCMS器件进行置位所需的能量的仅仅一部分来置位。使用包含PCMS的高能效存储器件和相关方法有利于将其用于那些使用存储器件的电子设备，特别是具有有限能源 的那些电子设备，例如电池驱动站等，所述电池驱动站包括蜂窝电话、移动互联网设备、上网本以及其它移动设备。一种这样的方法包括使用一个或多个低能量置位脉冲对具有双向阈值开关(OTS)和PCM存储元件的相变存储器开关(PCMS)作写入(置位)操作，其中所述一个或多个低能量置位脉冲不使相变材料完全结晶化，而是在若非如此则为无定形的体积中形成一个或多个结晶细丝、导电细丝或部分结晶化的区域。尽管该置位过程可能不需要将相变材料的电阻减小至在传统相变存储器(其中不存在例如OTS之类的快速回归选择器)中观察到的程度，然而它可充分地减小相变材料的阈值电压，以在界限电压读出期间允许PCMS单元的快速回归。另一方法可包括使用低能量置位脉冲，以起动双向阈值开关(OTS)并对相变存储器开关(PCMS)的PCM存储元件中的相变材料(PCM)作写入操作，其中在对PCM写入和使用界限电压对PCMS进行读出后，所述PCM存储元件包括无定形体积。现在参见附图，图I示出根据本发明一个实施例的、被组织成位线105和字线110的PCMS 50的阵列。如本发明一个实施例中所示，在图I中，PCMS包括相变存储器(PCM)元件20、加热元件15以及快速回归选择器或存取元件10。在一替代实施例中，PCMS不包括加热元件15。PCM存储元件20包括相变材料。在本发明的一个实施例中，相变材料可包括两个特性(a)在室温下可长时间地(例如若干年)局部处于无定形相，不结晶化；以及(b)如果温度上升至大约100-350摄氏度(C)，无定形相可快速结晶化。
一般来说，相变材料的结晶化时间随着温度升高而减少。例如，如果无定形PCM存储元件20被加热至 150C，它将在一分钟内或左右结晶化。如果无定形PCM例如通过脉冲等手段被非常快速地加热至 300C，它将在I微秒内结晶化。因此，相变材料可在两个相中的一个或两个相的组合中保持局部稳定。对于相变材料，相比无定形相，结晶相在能量方面更为有利(较低的自由能)。可为PCM存储元件20选择具有极大不同特性的多种相变材料类型。相变材料可包括化学计量或非化学计量的化合物。相变材料可包括共晶或包晶材料。相变材料可包括单相或多相材料。相变材料可掺杂以各种元素。在本发明的一个实施例中，相变材料可具有二元组成，三元组成或四元组成。在本发明的另一实施例中，相变材料可具有伪二元组成。如果其包含周期表VI A族中的至少一种元素，则相变材料被称为硫属化物合金。一些相变材料包括来自III A族、V A族和VI A族的元素。实例包括GaSbTe和InSbTe。其它相变材料包括来自IV A族、V A族和VI A族的元素。周期表的III A族包括例如镓和钢等兀素。周期表的IV A族包括例如娃、错和锡等兀素。周期表的V A族包括例如憐、砷、锑和铋等元素。周期表的VI A族包括例如硫、硒和碲等元素。在本发明的一个实施例中，相变材料可包括来自周期表I B族的一个或多个元素，例如银或金等。在本发明的另一实施例中，相变材料也可包括来自周期表VIII B族的一个或多个元素，例如钴或钯等。图2示出例如双向阈值开关(OTS)等快速回归选择器或存取元件10的对数电流相对于电压的曲线图。从处于低电场下的高电阻(复位)状态开始，存取元件10中的电流随着电压增加而以非常小的电流值增加205，直到到达阈值电压Vth ots为止。 在快速回归点210之后，只要高于保持电流Ih ots的电流流过存取元件10，就在存取元件10中维持高导电动态导通(ON)状态215。该瞬态高导电状态是起源于电子性的并且不牵涉到存储元件10中的任何相变。当超出存取元件10的阈值电压Vth ots时，存取元件10从切断(OFF)状态切换至ON状态并使电流流过与存取元件10串联的相变材料存储元件20。在ON状态下，随着流过存取元件10的电流增加，横跨存取元件10的电压保持接近于保持电压(VH ots)。存取元件10可保持在ON状态，直到通过存取元件10的电流低于保持电流(IH ots)为止。低于该值，存取元件10可返回到高阻、非导电OFF状态，直到再次超出Vth _或Ith OTS为止。每当被引导时，存取元件10可在OFF状态和ON状态之间重复和可逆地切换，但其不结晶化。 如果只有I位数据被存储在PCMS 50中，则PCMS 50具有单阶存储单元(SLC)。每个PCMS 50中与2个逻辑状态对应的数据值包括I和O。因此，PCM存储元件20中的相变材料可从一独特的存储器状态(例如复位状态)被写(编程)成另一独特的存储器状态(例如置位状态)。图3示出不具有被串联的快速回归选择器或存取元件10的单个PCM存储元件20的对数电流相对于电压的曲线图。从处于低电场下的高电阻(复位)状态开始，PCM存储元件20中的电流305保持为小，但随着电压增加而非线性地增加，直到达到相变材料的阈
值电压Vth PCM为止。在电压快速回归点310后，只要高于保持电流Ih pcm的电流流过PCM存储元件20，则在PCM存储元件20中保持高导电动态ON状态315。相比前述的PCM结构，本发明的实施例使用如图I所示的PCMS 50结构。PCMS 50结构不同于PCM结构的地方在于，PCMS 50结构包括存储器单元5，该存储器单元具有相变存储器(PCM)存储元件20和快速回归选择器或存取元件10，或者被称为双向阈值开关(OTS)。与存储器单元5的存储元件20中的相变材料相同，存取元件10也表现出阈值切换。然而，存取元件10和存储元件20可包括阈值电压Vth和阈值电流Ith不同的不同类型材料。本发明的实施例关联于由存取元件10表现出的阈值切换和快速回归行为。将存取元件10导通和切断可控制对存储器单元5中的存储元件20的访问。为存取元件10选择一种易玻璃成形材料以使结晶化极为缓慢。在没有电压和电流时，存取元件10在室温下是无定形的。存取元件10在刚加热和施加电压和/或电流时的结晶程度是可忽略的。与存储器单元5的存储元件20中的相变材料不同，存取元件10在电压和电流切断之后返回到无定形状态。如图I所示，PCMS 50中的存储器单元5的阵列可被组织成由位线105组成的列和由字线205组成的行。位线105和字线205包括由例如铜等导电材料形成的导体。在本发明的不同实施例中，PCMS 50中的特征的逻辑配置或实体布置可在布局中改变。存储器单元5可选择地包括加热元件15，该加热元件15紧邻并热接触于PCM存储元件20。加热元件15 (当存在时)可具有喷管或微型沟槽(未示出)的拓扑布局。
加热元件15还包括由导电材料形成的导体。导电材料可包括钛(Ti)、氮化钛(TiN)、钛钨合金(TiW)、碳(C)、碳化硅(SiC)、氮化钛铝(TiAlN)、氮化钛硅(TiSiN)、多晶硅或氮化钽(TaN)，及其它。存取单元10可朝向存储元件20的位线105侧定位(如图I所示)，或朝向存储元件20的字线205侧定位(未示出)。然而，存取元件10不位于加热器15 (当存在时)和存储元件20之间。在存取元件10导通后，电流将流过串联的加热元件15(当存在时)。加热元件15 (当存在时)是阻性元件，它在一个或多个置位或复位写脉冲期间通过例如焦耳加热等将热量传递至存储元件20。如果加热元件15不存在，则焦耳加热主要发生在存储元件20中。可对阵列中位线105和字线205的具体组合进行寻址，以对存储器单元5进行存取。在选择了耦合于该位线105和该字线205的存储器单元5之后，施加电压电位以对存储器单元5中的该存储元件20作读出或写入。在对PCMS 50的读出操作期间，将界限点电压施加于存储器单元5，以询问存储元件20中的相变材料的状态。如果存储器单元5处于置位状态，则存储器单元5起动，通过感测电路可感测到电流。然而，如果存储器单元5处于复位状态，则没有起动，通过感测电路感测不到电流。图I中尚未示出PCMS 50器件架构中的某些特征，以避免使本发明晦涩难懂。未示出的一些特征的例子包括充当电流源、脉冲发生器、读出放大器和电压预充电器的晶体管电路。一旦OTS 10和PCM存储元件20串联，便建立起PCMS 50的组合阈值电压Vth rcMS。如果PCMS 50中的PCM存储元件20是完全结晶的，则Vth pcm为零或基本为零，由此存取元件的Vth ots必须等于Vth rcMS。如图4所示，本发明的实施例构想一种高能效写入过程，以对PCMS 50的存储元件20中的相变材料置位。根据本发明的实施例，可在写入(置位)过程中使用一个或多个低能脉冲。收集对于特定PCMS 50技术的置位-复位和复位-置位的充分统计，并用统计结果为本发明中的写入(置位)过程确定电流(振幅)相对于时间(脉宽)的最佳曲线。这将适应PCMS 50的存储单元5中的PCM存储元件20中的可变性，包括相变材料。当使用PCMS 50结构时，PCM存储元件20中的相变材料不需要象在传统的仅有PCM的存储器中那样被完全置位成Vth pcm = 0o完全结晶的相变材料具有Vth pcm = O,而无定形相变材料具有Vth pcm = 1-4V，这依赖于相变材料的成份和存储器单元5的几何形状。在完全结晶的相变材料中Vth pcm = O的阈值电压将对应于PCM存储元件20两侧的电压降VrcM(在电流电平Ith ots处的)，即VpcmOIth ots = O. OOlV (作为示例，假设Ith QTS = I μ A且在PCM存储元件20中的置位电阻为1000欧姆)。然而，在PCMS结构中，相变材料可置位至一状态，其中VpcmOIth ots < O. 4V (其中Vpcm是图4和图5中的电压470)，与之对应的PCMS电流-电压曲线为405。PCMS 50可配置成具有用于对PCMS 50写入置位状态的第一电路以及用于对PCMS 50写入复位状态的第二电路，其中第一电路是比第二电路更低电流的电路。替代地，可使用相同的电路来对PCMS 50写入置位状态和复位状态。如图7所示，产生ー导电细丝705，该导电细丝705可以是PCM存储元件20的无定形体积710中的结晶化细丝，其中PCM存储元件20包含结晶体积715、无定形体积710，并且导电细丝705允许ー个或多个置位脉冲的能量远低于使PCM存储元件20的相变材料完全结晶化至Vth pcm = O的传统置位脉冲的能量。此外根据本发明的实施例，置位脉冲电流的振幅是复位脉冲电流的振幅的10-15%或更小。在另ー实施例中，置位脉冲电流的振幅是复位脉冲的将近I %。在本发明如图7所示的实施例中，导电细丝705从加热元件15延伸通过无定形体积710直至PCM存储元件20的结晶体积715。尽管VrcM@ITH 0TS显著地下降至O. 4V，然而相变材料的电阻下降得不会像从其最初复位电阻值开始下降那么多，并因此仍然相当高，例 如可以是完全结晶单元的最小置位电阻的10-100倍。ー个或多个低能量置位脉冲在仅有PCM的存储器中可能无法获得足够的电阻反差，在仅有PCM的存储器中，測量电阻以确定单元的状态。VPCMiITH 0TS由于导电细丝705很容易下降至O. 4V或更低的水平，但电阻不会下降地那么快。O. 4V被用作电压降470的示例，它相比相变材料的复位状态下的Vth pcm = 1-4V来说是较低的。电压降470的其它值可从O. 1-0. 5V的范围内选择。图5示出在没有例如OTS之类的开关的情形下两种不同相变材料(即第一相变材料510和第二相变材料520)的对数电压相对于电流的曲线图。在两种情形下，相变材料在施加ー电流振幅(水平轴)之前已被预调至(无定形)复位状态。垂直轴表示在一固定的给定电流Ith ots下在PCM存储元件20两侧的电压降VrcM，该给定电流Ith ots可代表OTS的阈值电流(尽管OTS在本例中未曾出现)并例如可以为I μ A。由于在包含OTS的PCMS单元中需要较低的电流就能将材料编程至VrcM@ITH 0TS < O. 4V(电压降470)的状态，因此相变材料510比相变材料520具有更陡的置位曲线并且可能是存储元件20更适合的候选材料。这两种相变材料可享有相同的复位曲线530。在读出过程中，界限电压需要比Vth ots略高，例如高过ー电压降470。一旦在读出过程中存取元件10发生快速回归，则由于存在与存储器単元5的两个端子的连接性相关联的寄生电阻电容积RC，因此电压从存取单元10转移至PCM存储元件20。在界限读出过程中，如果相变材料处的转移电压减去例如O. 4V的电压降470 (其不再需要通过转移来提供)大于PCM存储元件20的阈值电压Vth rcM，则存储器单元5中的PCM存储元件20也将经历一触发的电子阈值切換，并像存取单元10已在较早时间快速回归那样快速回归410。因此，存取元件10充当放大器，并且存取元件10在PCM上的电压降下降。通过这种界限读出机制，如果存储器単元5中PCM存储元件20的阈值电压小于快速回归电压210和电压降470之和，那么当界限电压大于存储元件20的OTS 10阈值电压和电压降470之和且电流等于OTS 10阈值电流时，存储器単元5中的相变材料将快速回归。
在前述示例中，对于单个存储器单元，可使用在电压范围450(图4)内的界限读出电压。在本发明的一个实施例中，电压范围450为2-4V宽。图6示出PCMS 50的存储器単元5的阵列的、累积概率相对于阈值电压的曲线图。用200表示的直线代表在PCMS 50置位状态下的阈值电压的分布(完全结晶，因此等于OTS的阈值电压)，并且用300表不的直线代表在PCMS 50复位状态下的阈值电压的分布。在存储器单元5的阵列中，读出界限电压必须落在电压范围630内，并因此必须比具有最高OTS阈值电压610的PCMS 50存储器单元5高上一电压降470，例如O. 4V。另外，读出界限电压必须比具有最低复位阈值电压620的PCMS 50存储器单元5更低。因此，相对于需要相变材料完全结晶的相变存储器的传统电阻读出方案，可放松对电压界限点读出的置位电阻需求。存储器単元5不需要被编程至低阻状态，而这却是传统方案读出电阻所必需的。如图5所示，状态540、550的电阻可能仍然相当高，例如是完全结晶的相变材料的最小置位电阻的10-100倍。结果，由于相变材料不需要完全结晶化，放松的置位需求允许通过对置位写入操作使用ー个或多个低能量置位脉冲而使用较低的置位能量，其中结合PCMS 50结构使用了一置位方法(即，当存在例如OTS之类的表现出阈值切换的存取元件10时)但不减少读出窗大小或信噪比。在仅有PCM的存储器的传统读出方案中，相比完全结晶置位状态，该置位方法将增加置位电阻，例如以因子10-100増大，并因此显著减小读出窗大小和信噪比。因此，置位-复位能量比不需要高达100 I或甚至10 I,而可接近I : I。例如，置位电流可比不使用存取元件10的仅有PCM的存储器低10-20倍。使用这ー读出机制，置位电流振幅可如复位电流的I %那样低并且不需要高过复位电流的最多10-15%。作为ー不例，由于置位仅在存储兀件20的无定形体积内形成ー导电细丝，其中该导电细丝可以是结晶细丝或部分结晶细丝，因此如果复位电流在I. 5mA左右，则存储器単元5可以用大约15 μ A的电流来置位。复位电流依赖于存储器单元5的架构和尺寸。例如，对于小得多的単元或不同架构(未示出)，复位电流可显著低于I. 5mA，例如为O. 2mA。然而，置位振幅则成比例地减小，以使O. 5% -20%的复位电流仍然足以使存储元件20的无定形体积内的导电细丝结晶化。电流的持续时间依赖于(a)存取元件10的导热性、(存储元件20中的)相变材料、加热器15 (如果有的化)以及周围的材料，(b)(位中)无定形体积的形状和尺寸，以及(c)PCMS 50的器件架构(逻辑和实体布局)。在本发明的一个实施例中，置位脉宽(电流的持续时间)为大约250-500纳秒。在本发明的另ー实施例中，置位脉宽为大约125-250纳秒。在本发明的又一实施例中，置位脉宽为大约45-125纳秒。在本发明的又一实施例中，置位脉宽为大约10-45纳秒。在一些相变材料中，需要的脉宽可以高达500纳秒，但脉冲振幅非常低，因此仍然能获得所要求的低
能量或功率。与存取单元10相似的特征可施加于基于半导体开关元件(thyristor)的选择器，例如SCR或DIAC。在本发明的一个实施例中，存取单元10包括半导体开关元件(未示出)。 半导体开关元件具有阳极、阴极和栅极。半导体开关元件中的两个晶体管(通过其相应的基极电流)彼此馈给，由此半导体开关元件作为互补再生开关工作。在导通之后，即使(通过字线)施加至栅极的电压被撤去，半导体开关元件也保持导通。因此，半导体开关元件可通过施加至栅极的短脉冲被触发或激活，但来自字线的电压信号在整个存取时间段不需要保持为高。用于未选择的位线的半导体开关元件不导通，因为它们被有效地短路。此外，通过未选择的位线的任何漏电被大为減少。在适当的情况下，可通过将电压降低至低于预定最小保持电压，例如通过使阳极和阴极短路，例如通过将(耦合于阳极的)位线拉低至(耦合于阴极的)源极线的电压，从而使半导体开关元件截止或解除激活，所述源极线在本发明ー个实施例中可以是接地的。如果例如位线-源极线电压之类的阳极-阴极电压保持为低，例如低于2伏，则半导体开关元件充当开路并电隔离存储元件。然而，如果位线电压上升至源极线电压之上，例 如显著多于2伏，则半导体开关元件击穿，电压快速回归，半导体开关元件被激活，并且半导体开关元件导通。当半导体开关元件导通时，相关的存储元件变得电耦合于位线并可供存取，例如用于程序(写入)或读出操作。在本发明的另ー实施例中，存取元件10包括具有四层结构的半导体控制的整流器(SCR)，例如形成在衬底(未示出)上的垂直取向的pnpn结构。在本发明的又一实施例中，存取单元10包括ー对SCR，该对SCR共享形成在衬底(未示出)内的横向取向的pnpn结构。处于复位状态下的相变材料中的无定形体积在图7中被图示为无定形半球或圆顶。替代地，对于存储元件20中的无定形体积可使用其它拓扑布局。例如，依赖于PCMS 50的器件架构，无定形体积可包括无定形线(未示出)或无定形桥(未示出)。此外，在另ー实施例中，加热元件15可以不存在。另外，其它实施例甚至可在复位过程中使用完全无定形的PCM存储元件20而基本上不留下结晶体积。在图7所示的本发明的实施例中，ー个或多个高能效写脉冲在PCMS 50的无定形体积710(例如无定形圆顶)中形成导电细丝705。导电细丝705可以是结晶的。导电细丝705可通过将一系列毗邻的微小定域成核中心聚合到无定形圆顶内而形成，或者可以不那样。PCM存储元件20可与其它电极材料(未示出)直接毗邻和电接触。15 ii A或更高的置位电流可以高于PCM存储元件20或存取元件10的阈值电流，该阈值电流在两种情形下一般在0. I ii A和10 ii A之间。因此，PCM存储元件20和存取元件10两者在置位脉冲(写入)阶段处于导通状态。如果PCM存储元件20处于导通状态，高导电的细丝可能已存在，然后当切断置位脉冲时，该细丝将保持导电(或变得結晶)。如图7所示，尽管无定形体积710或圆顶可保持几乎相同的尺寸，然而导电细丝最终完全延伸通过无定形体积710或圆顶，并允许电流流过。形成导电细丝减少了相变材料的阈值电压，但可以不必将电阻减小至传统上用于相变材料的基于电阻的读出方案所需的水平。为了在PCM存储元件20中将VrcM@ITH 0TS减小至0. 4V，导电细丝705——例如结晶细丝或部分结晶化的区域——必须从加热器15 (当存在吋)完全延伸通过无定形圆顶710，在这之外的相变材料一直是结晶的。图8示出包含本发明各实施例的电子设备的方框图。电子设备800可包括耦合至互连网络或总线804的一个或多个主处理器或中央处理单元(CPU) 802 (它在本文中统称为“多个处理器802”或更常见地统称为“处理器802”)。处理器802可以是任何类型的处理器，例如通用处理器、网络处理器(它可处理在计算机网络上通信的数据)等，(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外，处理器802可具有单核或多核设计。具有多核设计的处理器802可将不同类型的处理器核集成到同一集成电路(IC)管芯上。另外，具有多核设计的处理器802可实现为对称或非対称的多处理器。处理器802可包括ー个或多个高速缓冲存储器803，高速缓冲存储器803在各实施例中可以是专用的和/或共享的。一般，高速缓冲存储器803存储与被存储在别处或早先计算得到的原始数据对应的数据。为了减少存储器访问等待时间，一旦将数据存入高速缓冲存储器803，可通过存取经高速缓存的副本而不是重取或重新计算该原始数据来实现将来的使用。在各实施例中，高速缓冲存储器803包括图I的PCMS 50。芯片集806可附加地耦合至互连网络804。芯片集806可包括存储器控制中枢(MCH) 808。替代地，处理器802和MCH 808可合并以形成单个芯片。MCH 808可包括耦合至存储器812的存储器控制器810。存储器812可存储数据，例如包括由处理器802或与电子设备800的组件通信的任何其它设备执行的指令序列。在各实施例中，存储器812包括一个或多个易失性存储或例如图I的PCMS 50之类的非易失性存储器设备。存储器812在各实施例中可包括下面列出的ー个或多个操作系统(0/S)832、应用834、设备驱动器836、缓冲器838、功能驱动器840和/或协议驱动器842。处理器802 执行各种命令，并利用通过无线电862耦合至网络845的ー个或多个计算设备来处理ー个或多个分组。在各实施例中，应用834可利用0/S 832，例如通过设备驱动器836和/或功能驱动器840，与电子系统800的各种组件通信。如图8所示，通信设备830包括第一网络协议层850和第二网络协议层852，用于实现物理(PHY)层，以在无线电862上发送/接收网络分组至/自基站、接入点和/或其它站(未示出)。通信设备830可进ー步包括直接存储器存取(DMA)引擎854，该DMA引擎854可将分组数据写至缓冲器838，以发送和/或接收数据。额外地，电子设备800可包括控制器856，该控制器856可包括例如可编程处理器之类的逻辑，以执行与通信设备相关的操作。在各实施例中，控制器856可以是MAC (媒体存取控制)组件。通信设备830可进ー步包括任何类型的易失性存储设备/包含图I的PCMS 50的非易失性存储设备中的存储器858。在各实施例中，通信设备830可包括存储固件(或软件)的固件存储设备860，所述固件(或软件)可用来管理由通信设备830的诸个组件执行的各种功能。存储设备860可以是任何类型的存储设备，例如包含图I的PCMS 50的非易失性存储设备。前面已阐述了许多实施例和众多细节以提供对本发明的透彻理解。本领域内技术人员将理解，一个实施例中的许多特征可等同地适用于其它实施例。本领域内技术人员也将理解，对本文描述的那些具体材料、过程、尺寸、浓度等作出各种等效替代的能力。要理解，本发明的详细说明应当被视为示例性的而非限定性的，其中本发明的范围应当由下面给出的权利要求书确定。
权利要求
1.一种方法，包括 使用低能量置位脉冲起动存取设备并对相变存储器开关(PCMS)的PCM存储元件中的相变材料(PCM)作写入操作，其中在对PCM作写入操作后，所述PCM存储元件包括无定形的体积；以及 使用界限电压对PCMS作读出操作。
2.如权利要求I所述的方法，其特征在于，OTS和所述存储元件是串联的。
3.如权利要求I所述的方法，其特征在于，所述存取设备是没有相变的0TS。
4.如权利要求I所述的方法，其特征在于，所述低能量置位脉冲包括置位电流，该置位电流明显低于根据电阻读出方案而用于相变存储器的置位电流。
5.如权利要求4所述的方法，其特征在于，置位脉冲电流的振幅是复位脉冲电流的振幅的10-15%或更低。
6.如权利要求I所述的方法，其特征在于，还包括使用多个置位脉冲对PCM存储元件中的所述相变材料(PCM)作写入操作。
7.如权利要求5所述的方法，其特征在于，所述置位脉冲电流在所述相变材料的无定形体积中形成导电细丝。
8.—种相变存储器开关(PCMS)，包括 存储器单元，所述存储器单元包括存取设备和相变材料(PCM)存储元件，所述PCM存储元件包括无定形体积和在所述无定形体积内的导电细丝；以及 源，所述源将读出界限电压或电流施加至所述存储元件。
9.如权利要求8所述的相变存储器开关，其特征在于，所述读出界限电压足以起动所述存取设备。
10.如权利要求9所述的相变存储器开关，其特征在于，所述无定形体积是部分结晶化的。
11.如权利要求8所述的相变存储器开关，其特征在于，还包括加热元件和所述PCM存储元件内的结晶体积，其中所述导电细丝将所述加热元件连接于所述结晶体积。
12.如权利要求8所述的相变存储器开关，其特征在于，处于置位状态下的PCM存储元件的电阻闻于基本结晶的PCM存储兀件的电阻。
13.如权利要求8所述的相变存储器开关，其特征在于，还包括对PCMS写入置位状态的第一电路以及对PCMS写入复位状态的第二电路。
14.如权利要求13所述的相变存储器开关，其特征在于，所述第一电路是比所述第二电路更低电流的电路。
15.—种系统,包括 处理器；以及 具有开关的相变存储器(PCMS)，其中所述PCMS包括 存取设备；以及 与所述存取设备串联的相变存储器(PCM)存储元件，其中所述PCM存储元件包括无定形体积和所述无定形体积内的导电细丝。
16.如权利要求15所述的系统，其特征在于，读出电压足以起动所述0TS。
17.如权利要求15所述的系统，其特征在于，所述无定形体积是部分结晶的。
18.如权利要求15所述的系统，其特征在于，还包括加热元件和所述PCM存储元件内的结晶体积，其中所述导电细丝将所述加热元件连接于所述结晶体积。
19.如权利要求15所述的系统，其特征在于，处于置位状态的PCM存储元件的电阻高于基本结晶的PCM存储元件的电阻。
20.如权利要求15所述的系统，其特征在于，还包括对PCMS写入置位状态的第一电路以及对PCMS写入复位状态的第二电路。
全文摘要
本文大体描述了具有开关的相变存储器的高能效置位写入的装置和方法的实施例。描述和要求了其它实施例。
文档编号G11C16/34GK102656641SQ201080056313
公开日2012年9月5日 申请日期2010年10月15日 优先权日2009年12月8日
发明者D·考, E·卡波夫, G·司帕迪尼, J·卡尔布 申请人:英特尔公司