存储器阵列及相关联制造方法

专利名称：存储器阵列及相关联制造方法
技术领域：
本技术一般来说是针对存储器阵列及相关联制造方法。
背景技术：
存储器单元(例如，浮动栅极晶体管或PCRAM单元)通常以连接到由多个字线及位线形成的栅格的阵列布置。所 述字线彼此大体平行且垂直于所述位线。所述存储器单元中的每一者形成所述阵列的一节点，且每一节点连接到特定对的字线及位线。在操作中，可通过给特定对的字线及位线通电、同时使剩余字线及位线浮动或对剩余字线及位线相反地偏置来个别地存取每一存储器单元。然而，所述存储器阵列的常规布置每节点不可容纳一个以上存储器单元。如果所述存储器阵列每节点包含连接到一对字线及位线的两个存储器单元，那么给所述对字线及位线通电将同时给两个平行存储器单元通电。因此，可能不个别地寻址或存取所述两个存储器单元。因此，可能需要对存储器阵列的某些改进以每节点容纳一个以上存储器单元
发明内容


图IA是根据本技术的实施例的非正交存储器阵列的示意性电路图。图IB是图IA的非正交存储器阵列中的存储器节点的示意性电路图。图2是根据本技术的实施例的图I中的非正交存储器阵列的一个实施方案的透视图。图3是根据本技术的实施例的图2中的非正交存储器阵列的俯视图。图4A是根据本技术的实施例的对图2中的非正交存储器阵列有用的两单元存储器子组合件的透视图。图4B是根据本技术的实施例的对图2中的非正交存储器阵列有用的另一两单元存储器子组合件的横截面图。图5A到5K是根据本技术的实施例的经历对形成图2的非正交存储器阵列的数个实施例有用的过程的衬底材料的一部分的俯视图及横截面图。图6是根据本技术的其它实施例的经配置以每节点容纳多个存储器单元的正交存储器阵列的示意性电路图。图7是根据本技术的实施例的图6中的正交存储器阵列的一个实施方案的俯视图。图8A到8F是根据本技术的实施例的经历对形成图7的正交存储器阵列的数个实施方案有用的过程的半导体衬底的一部分的俯视图及横截面图。
具体实施方式
下文参考存储器阵列及相关联制造方法来描述本技术的数个实施例。下文参考半导体衬底描述某些实施例的许多细节。全文中，使用术语“半导体衬底”来包含各种制品，例如，包含个别集成电路裸片、传感器裸片及/或具有其它半导体特征的裸片。可使用下文所描述的工艺中的数个工艺来在晶片或晶片的一部分上形成存储器阵列。所述晶片或晶片部分(例如，晶片形式)可包含未经单个化的晶片或晶片部分或经重新填充的载体晶片。所述经重新填充的载体晶片可包含由粘合剂材料(例如，柔性粘合剂)及大体刚性框架环绕的经单个化的元件(例如，裸片)。在图I到8F中且在下文中阐明某些实施例的许多特定细节以提供对这些实施例的透彻理解。数个其它实施例可具有不同于本发明中所描述配置、组件及/或工艺的配置、组件及/或工艺。因此，所属领域的技术人员将了解，可在不具有图I到8F中所展示的实施例的细节中的数个细节的情况下实践额外实施例。图IA是根据本技术的数个实施例的非正交存储器阵列100的一部分的示意性电路图，且图IB是图IA的非正交存储器阵列中的存储器节点106的示意性电路图。如本文中所使用，术语“正交”通常描述为垂直的位置关系。术语“非正交”通常描述为倾斜或斜交的位置关系。如图I中所展示，存储器阵列100可包含栅格101及由栅格101携载的多个存储器节点106。尽管图IA中仅展示存储器阵列100的某些组件，但在某些实施例中，存储器阵列100还可包含外围电路、寄存器及/或其它适合的组件。栅格101可包含多个接触线102及多个存取线104。接触线102彼此大体平行，且存取线104彼此大体平行。在所图解说明的实施例中，接触线102包含第一到第七接触线102a到102g，且存取线104包含第一到第四存取线104a到104d。在其它实施例中，接触线102及存取线104可包含更大或更小数目个线。接触线102与存取线104可相对于彼此非正交。在所图解说明的实施例中，个别接触线102与存取线104成约63°的角度a。在其它实施例中，个别接触线102与存取线104可基于接触线102与存取线104的尺寸及/或相对布置而成其它适合的角度，如下文参考图3所更详细论述。在进一步实施例中，接触线102与存取线104也可大体正交、同时经配置以容纳具有两个存储器单元的存储器节点106，如下文参考图6到8F所更详细论述。存储器节点106个别地连接到接触线102及存取线104。如图IB中所展示，个别存储器节点106可包含彼此串联连接的第一整流器108a、第一存储器单元110a、第二存储器单元IlOb及第二整流器108b。第一整流器108a及第二整流器108b的输入端子形成电耦合到对应第二存取线104的输入点114。第一整流器108a及第二整流器108b的输出端子分别电连接到对应的第一存储器单元IlOa及第二存储器单元110b。在所图解说明的实施例中，第一整流器108a及第二整流器108b各自包含一二极管。在其它实施例中，第一整流器108a及第二整流器108b也可包含双极晶体管、结场效应晶体管(“JFET”)、金属氧化物场效应晶体管(“M0SFET”)及/或其它适合类型的整流装置。第一存储器单元IlOa及第二存储器单元IlOb (统称为“存储器单元110”)可包含任何适合的存储器单元配置。举例来说，在特定实施例中，存储器单元110可包含由硫属化物玻璃构造而成的相变随机存取存储器(“PCRAM”)组件，如下文参考图4A及4B所更详细描述。在一个实施例中，PCRAM结构可在两个状态之间切换。在其它实施例中，PCRAM结构可在四个、八个或另一数目个状态之间切换。在进一步实施例中，存储器单元110可包含浮动栅极晶体管及/或其它适合类型的存储器结构。
存储器节点106可包含经由任选第三整流器112电连接到对应接触线102 (例如，分别电连接到第四接触线102d及第五接触线102e，如图IB中所展示)的第一输出点107a及第二输出点107b。在所图解说明的实施例中，第三整流器112包含二极管。在其它实施例中，第三整流器112也可包含双极晶体管，JFET、M0SFET及/或其它适合类型的整流装置。在进一步实施例中，可省略第三整流器112，且直接电链接(例如，金属迹线、金属导线及/或其它导电耦合器)可将输出点107a及107b直接连接到对应接触线。存储器阵列100的数个实施例的一个特征是存储器节点106中的存储器单元110个别地连接到不同对的接触线102及存取线104以形成不同电路。举例来说，如图IB中所 展示，第一存储器单元IlOa连接于第四存取线104d与第五接触线102e之间，从而形成第一电路。第二存储器单元IlOb连接到第四存取线104d及第四接触线102d，从而形成第二电路。所述第一与第二电路彼此电隔离。前述特征允许个别地寻址或存取个别存储器节点106中的存储器单元110中的每一者。举例来说，可通过给(I)第四存取线104d及第四接触线102d或(2)第四存取线104d及第五接触线102e通电来个别地存取存储器节点106的第一存储器单元IlOa及第二存储器单元110b。如图IB中所展示，为了存取第一存储器单元110a，可给第四存取线104d及第五接触线102e通电(例如，通过相对于其它存取线反转极性)。因此，电流可经由由输入点114、第一整流器108a、第一存储器单元110a、第一输出点107a及任选第三整流器112形成的路径在第四存取线104d与第五接触线102e之间流动。因此，可变更或存取存储于第一存储器单元IlOa中的状态及/或其它信息。在存取第一存储器单元IlOa时，第二存储器单元IlOb可保持其电流状态，因为第四接触线102d被相反地偏置或保持浮动。在存取第一存储器单元I IOa之后，可通过给第四存取线104d及第四接触线102d通电同时相反地偏置第五接触线102e或使第五接触线102e浮动来存取第二存储器单元110b。图2是图I中的非正交存储器阵列100的一个实施方案的透视图，且图3是根据本技术的实施例的图2中的非正交存储器阵列100的俯视图。在图2及3中，为清楚起见而移除存储器阵列100的组件间绝缘物。共同参考图2及3两者，存储器阵列100可包含多个接触线102、经由多个导电触点116与接触线102直接接触并堆叠于其上的多个存储器节点106，及与存储器节点106直接接触的多个存取线104。接触线102及存取线104可成基于两个邻近接触线102之间的第一距离a及两个存取线104之间的第二距离b的角度a。举例来说，可根据以下公式确定角度a (X - arctan —
Ka )在其它实施例中，可基于其它适合的尺寸及/或条件而确定a的值。个别接触线102及存取线104可包含迹线、通道及/或由经掺杂多晶硅、金属、金属合金及/或其它适合的材料构造而成的其它适合的结构。导电触点116可包含一定体积的金属(例如，铜、铝或金)、金属合金(例如，焊料)及/或其它适合的导电材料。存储器节点106可包含两个存储器单元IlOa及110b，如下文参考图4A及4B所更详细描述。尽管将接触线102及存取线104展示为具有大体矩形形状，但在其它实施例中，接触线102及存取线104可包含弯曲部、孔口、台阶及/或其它结构特征。
图4A是根据本技术的实施例的对图2中的非正交存储器阵列100有用的两单元存储器节点106的透视图。如图4A中所展示，存储器节点106包含大体矩形存储器电介质130，电介质130具有第一侧壁132a、第二侧壁132b及第一侧壁132a与第二侧壁132b之间的顶壁134。存储器电介质130可包含二氧化硅、氮化硅及/或其它适合的绝缘材料。存储器节点106还可在存储器电介质130的 顶壁134上包含经掺杂材料131。在所图解说明的实施例中，经掺杂材料131包含第一 N型区136a、第二 N型区136b及其之间的P型区138。P型区138在第一 N型区136a与第二 N型区136b之间以形成两个背对背P/N结作为第一整流器108a及第二整流器108b (图I)。尽管图4A中图解说明两个N型区，但在某些实施例中，存储器节点106可包含由一个N型区分离的两个P型区。在进一步实施例中，存储器节点106可包含用于形成JFET、MOSFET及/或其它适合的整流器的其它组件及/或结构。存储器节点106还包含与第一侧壁132a直接接触的第一存储器结构140a，及与第二侧壁132b直接接触的第二存储器结构140b。在一个实施例中，第一存储器结构140a及第二存储器结构140b (统称为“存储器结构140”)可包含硫属化物玻璃层。在其它实施例中，存储器结构140可包含浮动栅极晶体管及/或其它适合的材料及/或结构。尽管将存储器结构140展示为大体矩形，但在其它实施例中，存储器结构140可具有其它配置。举例来说，如图4B中所展示，第一存储器结构140a及第二存储器结构140b具有L形状且与绝缘材料142 (例如，氧化硅)直接接触。在进一步实施例中，存储器结构140可具有其它适合的配置。图5A到5K是根据本技术的实施例的经历对形成图2的非正交存储器阵列100的数个实施例有用的过程的半导体衬底材料150的一部分的俯视图及横截面图。在所图解说明的实施例中，出于图解说明目的，衬底材料150包含P型掺杂剂。所属领域的技术人员将理解，衬底材料150也可包含N型掺杂剂或其可为本征的(即，未经掺杂)。图5A及5B是在其中形成接触线102的过程的初始阶段期间衬底材料150的俯视图及横截面图。如图5A及5B中所展示，可使用化学气相沉积(CVD)、等离子增强化学气相沉积(PECVD)、原子层沉积(ALD)及/或另一适合的技术将N型硅材料151毯覆沉积到衬底材料150上，或可通过反掺杂所述P型硅衬底形成N型硅材料151。随后，可经由旋涂或另一适合的沉积技术将光致抗蚀剂(未展示)沉积于N型硅材料151上。接着，可图案化所述光致抗蚀剂以形成多个沟槽。如下文中所使用的术语“图案化”通常是指将所要图案印制于光致抗蚀剂上且随后使用光刻及/或另一适合的技术移除所述光致抗蚀剂的某些部分以在所述光致抗蚀剂中形成所要图案的工艺。借助经图案化的光致抗蚀剂，可移除N型硅材料151的若干部分以形成第一沟槽153。适合的移除技术可包含湿蚀刻、干蚀刻、反应性离子蚀刻及/或其它适合的技术。在所图解说明的实施例中，第一沟槽153延伸穿过N型硅材料151进入到衬底材料150中。在其它实施例中，第一沟槽153延伸穿过N型硅材料151以与衬底材料150介接。在进一步实施例中，第一沟槽153部分地延伸穿过N型硅材料151而未到达衬底材料150。在部分地移除N型硅材料151之后，可用绝缘材料填充第一沟槽153以隔离接触线102。举例来说，在一个实施例中，可将毯覆绝缘材料152 (例如，氧化硅)沉积到衬底材料150上且接着将其移除以暴露N型硅材料151的顶表面151a。适合的移除技术包含化学机械抛光、电化学机械抛光及/或其它适合的技术。图5C及是在其中形成任选第三整流器112的过程的任选阶段期间衬底材料150的俯视图及横截面图。参考图5C及两者，可通过首先借助光致抗蚀剂(未展示)图案化衬底材料150以识别所要植入区域而形成第三整流器112。接着，可使用扩散、离子植入及/或另一适合的技术植入P型掺杂剂。在一个实施例中，所述P型掺杂剂可具有高于衬底材料150的浓度的浓度。在其它实施例中，所述P型掺杂剂可具有其它所要浓度。图5E及5F是在其中形成导电触点116的过程的另一阶段期间衬底材料150的俯视图及横截面图。参考图5E及5F两者，可将接触电介质156沉积到衬底材料150上。接着，可借助光致抗蚀剂图案化接触电介质156并将其部分地移除以形成多个第二沟槽157。
在所图解说明的实施例中，第二沟槽157具有T形状，其中第一端158a与任选第三整流器112直接接触，且第二端158b与接触电介质156大体成一平面。在其它实施例中，第二沟槽157可具有矩形、椭圆形、部分地球形及/或另一适合类型的形状。在形成第二沟槽157之后，可将导电材料158沉积到接触电介质156上且随后对其进行抛光以填充第二沟槽157。导电材料158可包含钨、铜、铝、金及/或另一适合的材料。图5G及5H是在其中形成多个存储器节点106的过程的另一阶段期间衬底材料150的俯视图及横截面图。在此阶段期间，可将存储器电介质130及N型材料136连续地沉积到接触电介质156的顶表面156a上。随后，可借助光致抗蚀剂(未展示)图案化N型材料136并用P型掺杂剂对其进行掺杂以在第一 N型区136a与第二 N型区136b之间形成P型区138。在形成P型区138之后，所述过程接着可包含图案化N型材料136并移除N型材料136及存储器电介质130的若干部分以形成如图5G中所展不的柱160。柱160中的每一者可具有第一侧壁160a、第二侧壁160b及其之间的顶壁160c。第一侧壁160a及第二侧壁160b个别地对应于一对邻近导电触点116。随后，可将保形存储器结构140沉积于柱160及接触电介质156的顶表面156a上。接着，可对存储器结构140进行间隔物蚀刻及/或以其它方式选择性地移除存储器结构140以分别在柱160的第一侧壁160a及第二侧壁160b上形成第一存储器结构140a及第二存储器结构140b。接着，可图案化并蚀刻柱160以形成个别存储器节点106，如图5J中所展
/Jn o尽管前述描述论述形成如图4A中所展示的存储器结构140，但在某些实施例中，所述过程可包含用于形成如图4B中所展示的存储器结构140的阶段。如图51中所展示，所述过程可包含将存储器结构140的保形层沉积到柱160及接触电介质156的顶表面156a上。接着，可将绝缘材料142沉积到存储器结构140上并对其进行抛光以暴露柱160。接着可共同地对绝缘材料142及存储器结构140进行间隔物蚀刻以形成L形存储器结构140。图5J及5K是在其中形成存取线104的过程的另一阶段期间衬底材料150的俯视图及横截面图。如图5K中所展示，可将存取电介质162沉积到接触电介质156及存储器节点106上并对其进行抛光以形成大体平坦表面162a。如图5J中所展示，可图案化并蚀刻存取电介质162以形成第三沟槽164，从而暴露个别存储器节点106的P型区138。随后，可将导电材料166(例如,铜)沉积于第三沟槽164中及存取电介质162的顶表面162a上。接着，可对所沉积的导电材料166进行抛光使得仅保留第三沟槽164中的那些部分，因此形成存取线104。图6是正交存储器阵列200的一部分的示意性电路图，且图7是根据本技术的实施例的图6中的存储器阵列200的一个实施方案的俯视图。存储器阵列200可包含在结构及功能上大体类似于图I中的存储器阵列100的那些组件的组件。如此，类似识别编号通常指类似结构及/或组件。参考图6及7两者，存储器阵列200可包含栅格201及由栅格201携载的多个存储器节点206 (分别个别地识别为第一到第十六存储器节点206a到206p)。栅格201可包含多个第一存取线202 (分别个别地识别为第一到第四接触线202a到202d)及多个第二存取线204 (分别个别地识别为第一到第八存取线204a到204h)。第一存取线202及第二存取线204可相对于彼此大体正交。第一存取 线202及第二存取线204可包含由金属、金属合金、经掺杂半导体材料及/或其它适合的材料构造而成的大体导电迹线。存储器节点206个别地连接到第一存取线202及第二存取线204。如图6中所展示，个别存储器节点106可包含彼此串联连接的第一存储器单元110a、第一整流器108a、第二整流器108b及第二存储器单元110b。第一整流器108a及第二整流器108b的输入端子共享电连接到对应第一存取线202的输入点114。第一整流器108a及第二整流器108b的输出端子分别电连接到第一存储器单元IlOa及第二存储器单元110b，所述存储器单元又连接到对应的第二存取线204。共享共同第一存取线202的存储器节点206中的任何者并不共享共同第二存取线204。举例来说，第一存储器节点206a及第二存储器节点206b两者均连接到第一存取线202a。然而，此两个存储器节点206a及206b并不共享共同第二存取线204。而是，第一存储器节点206a连接到第一存取线204a及第二存取线204b、而第二存储器节点206b连接到第三存取线204c及第四存取线204d。在操作中，可通过给一对对应第一存取线202及第二存取线204通电来寻址或存取个别存储器节点206中的存储器单元110中的每一者。举例来说，可通过给第一存取线202c及第二存取线204c与204d中的一者来存取第十存储器节点206 j的存储器单元110。如图6中所展示，第一存取线202c及第二存取线204c是通过相对于另一第一存取线202及第二存取线204具有相反极性来通电的(如由加粗线所指示)。因此，电流从第一存取线202c经由连接节点114、第一整流器108a及第一存储器单元IlOa流动到第二存取线204c。因此，可改变或读取存储于第一存储器单元IlOa中的状态及/或其它信息。在存取第一存储器单元IlOa时，不变更第二存储器单元110b，因为以与第一存取线202c相同的极性来偏置连接到第二存储器单元IlOb的第二存取线204d。在存取第一存储器单元IlOa之后，可通过给第一存取线202c及第二存取线204d通电来存取第二存储器单元110b。因此，电流从第一存取线202c经由连接节点114、第二整流器108b及第二存储器单元IlOb流动到第二存取线204d。图8A到8F是根据本技术的实施例的经历对形成图6的正交存储器阵列200的数个实施例有用的过程的半导体衬底材料250的一部分的俯视图及横截面图。在所图解说明的实施例中，出于图解说明目的，衬底材料250包含P型掺杂剂。所属领域的技术人员将理解，衬底材料250还可包含N型掺杂剂或者也可不对衬底材料250进行掺杂。图8A及SB是在其中形成第二存取线204的过程的初始阶段期间衬底材料150的俯视图及横截面图。如图8A及SB中所展示，可使用化学气相沉积(CVD)、等离子增强气相沉积(PEVD)及/或另一适合的技术或通过用N型掺杂剂反掺杂所述P型衬底将N型硅材料251毯覆沉积到衬底材料250上。随后，可使用光刻图案化N型硅材料251并将其部分地移除以形成多个第一沟槽253。在所图解说明的实施例中，第一沟槽253延伸穿过N型硅材料251进入到衬底材料250中。在其它实施例中，第一沟槽253延伸穿过N型硅材料251以与衬底材料250介接。在进一步实施例中，第一沟槽253部分地延伸穿过N型硅材料251而未到达衬底材料250。在部分地移除N型硅材料251之后，可用绝缘材 料填充第一沟槽253以隔离接触线102 (未展示)。举例来说，在一个实施例中，可将毯覆绝缘材料252沉积到衬底材料250上且接着将其移除以暴露N型材料251的顶表面251a。图SC及8D是在所述过程的其中遵循大体类似于上文参考图5E及5F所论述的工艺的工艺形成导电触点216的另一阶段期间衬底材料150的俯视图及横截面图。图SE及8F是在所述过程的其中遵循大体类似于上文参考图5G及5H所论述的工艺的工艺形成存储器触点206的另一阶段期间衬底材料250的俯视图及横截面图。然而，不同于图5G及5H中所图解说明的实施例，个别柱160并不共享共同导电触点116。而是，每一导电触点116仅与一个柱160相关联。随后，所述过程可包含通过图案化并蚀刻柱160来形成个别存储器节点。所述过程可接着包含遵循大体类似于参考图5J及5K所论述的工艺的工艺在所形成的存储器节点106上方形成第一存取线202。依据前述内容，将了解，本文中已出于说明性目的描述了本技术的特定实施例，但可在不背离本发明的情况下作出各种修改。除其它实施例的元件之外或替代其它实施例的元件，还可将一个实施例的元件中的许多元件与其它实施例组合。因此，本发明不受除所附权利要求书以外的限制。
权利要求
1.一种存储器结构，其包括 存取线，其沿第一方向延伸； 第一接触线及第二接触线，其沿不同于所述第一方向的第二方向延伸，所述第一与第二接触线彼此大体平行； 存储器节点，其包含 第一存储器单元，其电连接于所述存取线与所述第一接触线之间以形成第一电路；及第二存储器单元，其电连接于所述存取线与所述第二接触线之间以形成与所述第一电路电独立的第二电路。
2.根据权利要求I所述的存储器结构，其中所述第一及第二接触线与所述存取线形成斜角。
3.根据权利要求I所述的存储器结构，其中 所述第一与第二方向形成约63°的斜角；且 所述存储器节点进一步包含 第一整流器，其具有第一输入端子及第一输出端子； 第二整流器，其具有第二输入端子及第二输出端子； 所述第一整流器的所述第一输入端子及所述第二整流器的所述第二输入端子电连接到所述存取线； 所述第一及第二存储器单元包含硫属化物玻璃； 所述第一存储器单元电连接到所述第一整流器的所述第一输出端子及所述第一接触线；且 所述第二存储器单元电连接到所述第二整流器的所述第二输出端子及所述第二接触线。
4.根据权利要求I所述的存储器结构，其中 所述第一与第二方向形成约63°的斜角；且 所述第一与第二电路彼此电隔离。
5.根据权利要求I所述的存储器结构，其中 所述第一与第二方向形成斜角；且 所述存储器节点进一步包含 第一整流器，其具有第一输入端子及第一输出端子； 第二整流器，其具有第二输入端子及第二输出端子； 所述第一整流器的所述第一输入端子及所述第二整流器的所述第二输入端子电连接到所述存取线；且 所述第一整流器的所述第一输出端子及所述第二整流器的所述第二输出端子分别电连接到所述第一及第二存储器单元。
6.根据权利要求I所述的存储器结构，其进一步包括 第一接触整流器，其在所述第一存储器单元与所述第一接触线之间；及 第二接触整流器，其在所述第二存储器单元与所述第二接触线之间。
7.根据权利要求I所述的存储器结构，其中 所述第一与第二方向形成斜角；所述存储器节点进一步包含 第一整流器，其具有第一输入端子及第一输出端子； 第二整流器，其具有第二输入端子及第二输出端子； 所述第一整流器的所述第一输入端子及所述第二整流器的所述第二输入端子电连接到所述存取线；且 所述第一整流器的所述第一输出端子及所述第二整流器的所述第二输出端子分别电连接到所述第一及第二存储器单元；且 所述存储器结构进一步包括第一接触整流器，所述第一接触整流器在所述第一存储器单元与所述第一接触线之间；及 第二接触整流器，其在所述第二存储器单元与所述第二接触线之间。
8.根据权利要求I所述的存储器结构，其中所述第一及第二接触线相对于所述存取线大体正交。
9.根据权利要求I所述的存储器结构，其中 所述第一及第二接触线相对于所述存取线大体正交； 所述存储器节点进一步包含 第一整流器，具有第一输入端子及第一输出端子； 第二整流器，具有第二输入端子及第二输出端子；且 所述第一整流器的所述第一输入端子及所述第二整流器的所述第二输入端子电连接到所述存取线。
10.一种存储器结构，其包括 多个存取线，其沿第一方向延伸； 多个接触线，其沿不同于所述第一方向的第二方向延伸，个别接触线与个别存取线形成多对存取线与接触线； 多个存储器节点，其电连接到所述存取线与接触线，个别存储器节点包含 第一存储器单元，其电连接于第一对存取线与接触线之间 '及第二存储器单元，其电连接于第二对存取线与接触线之间，所述第一及第二对存取线与接触线彼此电隔尚。
11.根据权利要求10所述的存储器结构，其中所述接触线与所述存取线形成斜角。
12.根据权利要求10所述的存储器结构，其中 所述个别存储器节点进一步包含 第一整流器，其具有第一输入端子及第一输出端子； 第二整流器，其具有第二输入端子及第二输出端子； 所述第一整流器的所述第一输入端子及所述第二整流器的所述第二输入端子电连接到所述存取线；且 所述第一整流器的所述第一输出端子及所述第二整流器的所述第二输出端子分别电连接到所述第一及第二存储器单元。
13.根据权利要求10所述的存储器结构，其进一步包括 第一接触整流器，其在所述第一存储器单元与所述个别接触线之间；及 第二接触整流器，其在所述第二存储器单元与所述个别接触线之间。
14.根据权利要求10所述的存储器结构，其中所述接触线相对于所述存取线大体正交。
15.根据权利要求10所述的存储器结构，其中 所述接触线相对于所述存取线大体正交； 所述接触线包含第一接触线及第二接触线； 所述存取线包含第一存取线及第二存取线； 所述存储器节点包含第一存储器节点及第二存储器节点； 所述第一存储器节点包含 第一存储器单元，其电连接到所述第一接触线； 第一整流器，其具有电连接到所述第一存取线的第一输入端子及电连接到所述第一存储器单元的第一输出端子，所述第一接触线、所述第一存储器单元、所述第一整流器及所述第一存取线形成第一电路； 第二存储器单元，其电连接到所述第二接触线 '及 第二整流器，其具有电连接到所述第一存取线的第二输入端子及电连接到所述第二存储器单元的第二输出端子，所述第二接触线、所述第二存储器单元、所述第二整流器及所述第一存取线形成第二电路；且所述第二存储器节点包含 第一存储器单元，其电连接到所述第一接触线； 第一整流器，其具有电连接到所述第二存取线的第一输入端子及电连接到所述第一存储器单元的第一输出端子，所述第一接触线、所述第一存储器单元、所述第一整流器及所述第二存取线形成第三电路； 第二存储器单元，其电连接到所述第二接触线； 第二整流器，其具有电连接到所述第二存取线的第二输入端子及电连接到所述第二存储器单元的第二输出端子，所述第二接触线、所述第二存储器单元、所述第二整流器及所述第二存取线形成第四电路； 所述第一、第二、第三及第四电路彼此电隔离。
16.根据权利要求10所述的存储器结构，其中 所述接触线相对于所述存取线大体正交； 所述接触线形成第一对接触线及邻近于所述第一对接触线的第二对接触线；且 所述第一与第二对接触线彼此电隔离。
17.根据权利要求10所述的存储器结构，其中 所述接触线相对于所述存取线大体正交； 所述接触线形成第一对接触线及邻近于所述第一对接触线的第二对接触线； 所述存储器节点包含电连接到所述存取线中的一者及所述第一对接触线的第一存储器节点，以及电连接到所述存取线中的所述一者及所述第二对接触线的第二存储器节点；且 所述第一与第二存储器节点彼此电隔离。
18.根据权利要求10所述的存储器结构，其中 所述接触线相对于所述存取线大体正交；所述接触线包含第一及第二接触线； 所述存取线包含第一及第二存取线； 所述存储器节点包含电连接到所述第一存取线以及所述第一及第二接触线的第一存储器节点，以及电连接到所述第二存取线以及所述第一及第二接触线的第二存储器节点；且 所述第一与第二存储器节点彼此电隔离。
19.根据权利要求10所述的存储器结构，其中 所述接触线相对于所述存取线大体正交； 所述接触线包含第一及第二接触线； 所述存取线包含第一及第二存取线； 所述存储器节点包含第一存储器节点及第二存储器节点； 所述第一存储器节点包含 第一存储器单元，其电连接于所述第一存取线与所述第一接触线之间，从而形成第一电路；及 第二存储器单元，其电连接于所述第一存取线与所述第二接触线之间，从而形成第二电路； 所述第二存储器节点包含 第一存储器单元，其电连接于所述第二存取线与所述第一接触线之间，从而形成第三电路；及 第二存储器单元，其电连接于所述第二存取线与所述第二接触线之间，从而形成第四电路；且 所述第一、第二、第三与第四电路彼此电隔离。
20.根据权利要求10所述的存储器结构，其中 所述接触线相对于所述存取线大体正交； 所述接触线包含第一及第二接触线； 所述存取线包含第一及第二存取线； 所述存储器节点包含第一存储器节点及第二存储器节点； 所述第一存储器节点包含 第一存储器单元及第一整流器，其电连接于所述第一存取线与所述第一接触线之间，从而形成第一电路；及 第二存储器单元及第二整流器，其电连接于所述第一存取线与所述第二接触线之间，从而形成第二电路； 所述第二存储器节点包含 第一存储器单元及第一整流器，其电连接于所述第二存取线与所述第一接触线之间，从而形成第三电路 '及 第二存储器单元及第二整流器，其电连接于所述第二存取线与所述第二接触线之间，从而形成第四电路；且 所述第一、第二、第三与第四电路彼此电隔离。
21.—种存储器结构,其包括电介质，其具有第一侧壁、第二侧壁及所述第一与第二侧壁之间的第三壁； 第一存储器单元，其在所述第一侧壁上； 第二存储器单元，其在所述第二侧壁上；及 经掺杂材料，其在所述电介质的所述第三壁上，所述经掺杂材料具有第一部分、第二部分及所述第一与第二部分之间的第三部分，所述第一及第二部分包含第一掺杂剂，所述第三部分包含不同于所述第一掺杂剂的第二掺杂剂。
22.根据权利要求21所述的存储器结构，其中 所述电介质具有大体矩形形状； 所述第一及第二存储器单元包含硫属化物玻璃； 所述经掺杂材料的所述第一及第二部分包含N型材料；且 所述经掺杂材料的所述第三部分包含P型材料。
23.根据权利要求21所述的存储器结构，其中所述第一及第二存储器单元包含硫属化物玻璃层。
24.根据权利要求21所述的存储器结构，其中 所述电介质为第一电介质； 所述第一及第二存储器单元具有L形状；且 所述存储器结构进一步包含由所述第一及第二存储器单元部分包封的第二电介质。
25.一种用于制造存储器结构的方法，其包括 在衬底材料中形成第一接触线及第二接触线，所述第一及第二接触线沿第一方向延伸； 将存储器节点电连接到所述第一及第二接触线，所述存储器节点包含电连接到所述第一接触线的第一存储器单元及电连接到第二接触线的第二存储器单元； 在所述衬底材料中及/或所述衬底材料上形成存取线，所述存取线沿不同于所述第一方向的第二方向延伸；及 将所述存取线电连接到所述第一及第二存储器单元，所述存取线、所述第一存储器单元及所述第一接触线形成第一电路，所述存取线、所述第二单元及所述第二接触线形成与所述第一电路电隔离的第二电路。
26.根据权利要求25所述的方法，其中 形成第一接触线及第二接触线包含 将导电材料沉积到所述衬底材料上； 移除所述所沉积导电材料的一部分； 用剩余的导电材料形成所述第一及第二接触线；及 用绝缘材料使所述第一与第二接触线绝缘； 将存储器节点电连接到所述第一及第二接触线包含 将第一电介质沉积到所述第一及第二接触线上； 在所述第一电介质中形成多个开口，所述开口暴露所述第一及第二接触线；及在所述开口中沉积第一导电材料，且借此在所述存储器节点与所述第一及第二接触线之间形成多个导电触点；且 在所述衬底材料中及/或所述衬底材料上形成存取线包含将第二电介质沉积到所述导电触点及所述存储器节点上； 在所述第二电介质中形成沟槽，所述沟槽暴露所述存储器节点的至少一部分且沿与所述第一方向成斜角的第二方向延伸；及 在所述沟槽中沉积第二导电材料，且借此形成所述存取线。
27.根据权利要求25所述的方法，其中 形成第一接触线及第二接触线包含 将导电材料沉积到所述衬底材料上； 移除所述所沉积导电材料的一部分； 用剩余的导电材料形成所述第一及第二接触线；及 用绝缘材料使所述第一与第二接触线绝缘；且 在所述衬底材料中形成存取线包含 将电介质沉积到所述存储器节点上； 在所述电介质中形成沟槽，所述沟槽暴露所述存储器节点的至少一部分且沿与所述第一方向成约63°的角度的第二方向延伸；及 在所述沟槽中沉积导电材料，且借此形成所述存取线。
28.根据权利要求25所述的方法，其中 形成第一接触线及第二接触线包含 将导电材料沉积到所述衬底材料上； 移除所述所沉积导电材料的一部分； 用剩余的导电材料形成所述第一及第二接触线，所述第一与第二接触线在其之间具有第一宽度a ;及 用绝缘材料使所述第一与第二接触线绝缘； 在所述衬底材料中形成存取线包含 将电介质沉积到所述存储器节点上； 在所述电介质中形成第一沟槽及第二沟槽，所述第一及第二沟槽在其之间具有第二宽度b且沿形成根据以下公式的角度a的第二方向延伸 a = arctan (b/a);及 在所述第一及第二沟槽中沉积导电材料，且借此形成第一存取线及第二存取线。
29.根据权利要求25所述的方法，其中 形成第一接触线及第二接触线包含 将导电材料沉积到所述衬底材料上； 移除所述所沉积导电材料的一部分； 用剩余的导电材料形成所述第一及第二接触线；及 用绝缘材料使所述第一与第二接触线绝缘；且 在所述衬底材料中形成存取线包含 将电介质沉积到所述存储器节点上； 在所述电介质中形成沟槽，所述沟槽暴露所述存储器节点的至少一部分且沿大体正交于所述第一方向的第二方向延伸；及在所述沟槽中沉积导电材料，且借此形成所述存取线。
30.一种用于制造存储器结构的方法，其包括 在衬底材料上形成柱，所述柱具有与所述衬底材料直接接触的电介质及在所述电介质上的经掺杂材料，所述柱具有第一侧壁及第二侧壁； 在所述柱及所述衬底材料上沉积存储器材料；及 从所述柱及所述衬底材料选择性地移除所述存储器材料的一部分，使得所述存储器材料的第一部分保留于所述第一侧壁上且所述存储器材料的第二部分保留于所述第二侧壁上。
31.根据权利要求30所述的方法，其中在衬底材料上形成柱包含 在所述衬底上沉积所述电介质； 在所述电介质上沉积所述经掺杂材料；及 选择性地移除所述电介质及所述经掺杂材料的一部分以形成所述柱。
32.根据权利要求30所述的方法，其中在衬底材料上形成柱包含 在所述衬底上沉积所述电介质； 在所述电介质上沉积所述经掺杂材料，所述经掺杂材料包含第一掺杂剂； 选择性地移除所述电介质及所述经掺杂材料的一部分以形成所述柱；且所述方法进一步包含将第二掺杂剂选择性地引入到所述经掺杂材料中，所述第二掺杂剂不同于所述第一掺杂剂。
33.根据权利要求30所述的方法，其中在衬底材料上形成柱包含 在所述衬底上沉积所述电介质； 在所述电介质上沉积所述经掺杂材料，所述经掺杂材料包含N型掺杂剂； 选择性地移除所述电介质及所述经掺杂材料的一部分以形成所述柱；且所述方法进一步包含将P型掺杂剂选择性地引入到所述经掺杂材料中且在所述经掺杂材料中形成第一 P/N结及第二 P/N结。
34.根据权利要求30所述的方法，其中沉积存储器材料包含沉积含有硫属化物玻璃的存储器材料。
35.根据权利要求30所述的方法，其中 所述柱包含所述第一与第二侧壁之间的第三壁； 沉积存储器材料包含将含有硫属化物玻璃的存储器材料沉积到所述第一及第二侧壁以及所述第三壁上；且 选择性地移除所述存储器材料的一部分包含从所述柱的所述第三壁及所述衬底材料选择性地移除所述存储器材料的一部分，使得所述存储器材料的所述第一部分保留于所述第一侧壁上且所述存储器材料的所述第二部分保留于所述第二侧壁上。
36.根据权利要求30所述的方法，其中 所述柱包含所述第一与第二侧壁之间的第三壁； 沉积存储器材料包含将含有硫属化物玻璃的存储器材料沉积到所述第一及第二侧壁以及所述第三壁上；且 选择性地移除所述存储器材料的一部分包含对所述存储器材料进行间隔物蚀刻，使得所述存储器材料的所述第一部分保留于所述第一侧壁上且所述存储器材料的所述第二部分保留于所述第二侧壁上。
37.根据权利要求30所述的方法，其中 所述电介质为第一电介质；且 所述方法进一步包含 在所述存储器材料上沉积第二电介质；及 通过对所述存储器材料及所述第二电介质进行间隔物蚀刻来选择性地移除所述存储器材料的一部分，使得所述存储器材料及所述第二电介质的第一部分保留于所述第一侧壁上且所述存储器材料及所述第二电介质的第二部分保留于所述第二侧壁上。
38.根据权利要求30所述的方法，其中 所述电介质为第一电介质；且 所述方法进一步包含 在所述存储器材料上沉积第二电介质； 通过对所述存储器材料及所述第二电介质进行间隔物蚀刻来选择性地移除所述存储器材料的一部分，使得所述存储器材料及所述第二电介质的第一部分保留于所述第一侧壁上且所述存储器材料及所述第二电介质的第二部分保留于所述第二侧壁上；及 在移除所述存储器材料的一部分之后移除所述柱的一部分，且借此形成多个离散节点。
全文摘要
本文中揭示存储器阵列及相关联制造方法。在一个实施例中，存储器阵列包含沿第一方向延伸的存取线以及沿不同于所述第一方向的第二方向延伸的第一接触线及第二接触线。所述第一与第二接触线彼此大体平行。所述存储器阵列还包含存储器节点，所述存储器节点包含电连接于所述存取线与所述第一接触线之间以形成第一电路的第一存储器单元，及电连接于所述存取线与所述第二接触线之间以形成不同于所述第一电路的第二电路的第二存储器单元。
文档编号G11C7/12GK102648496SQ201080056056
公开日2012年8月22日 申请日期2010年10月8日 优先权日2009年11月12日
发明者刘峻 申请人:美光科技公司