SONOS存储器的工艺方法与流程

本发明涉及半导体制造领域，特别是指一种SONOS存储器的工艺方法。

背景技术：

非挥发性存储器(NVM)技术，主要有浮栅(floating gate)技术、分压栅(split gate)技术以及SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)技术。SONOS技术应用广泛，具有操作电压低，速度快，容量大等优点。目前半导体制造技术中常用的SONOS存储器阵列如图1所示，1是衬底，2是多晶硅栅极，3是氧化层/氮化硅/氧化层三明治结构(ONO，包括顶部氧化层303，中间氮化硅层302，沟道氧化层301)。其中氮化硅层302用于电荷存储，沟道氧化层301为电荷擦写通道，顶部氧化层303用于防止存储电荷挥发.4是N型源、漏注入区，5是绝缘介质侧墙(氮化硅或氧化硅材质)。

SONOS存储器在编程操作时，对于编程的单元通过在栅极2上加正电压，P阱1及N型源漏区4加负电压，利用FN隧道效应将电子通过沟道氧化层301存储到氮化硅层302。在擦除操作时在栅极2上加负压，而N型源漏区4加正压将氮化硅302上存储的电荷擦除。

目前ONO层3一直延伸到侧墙5下方，所有整个源漏区与栅极交叠的区域沟道氧化层的厚度与器件单元沟道区上方完全一致。在编程操作时未选中的单元的电压条件为栅极和P阱加负压，而N型源端浮空，漏端加正压，如果原来单元ONO已经存储了电子，N型源漏区附近ONO内存储的电子数就会减少，并随其他单元编程次数累计，这一现象就是漏端干扰(Drain Disturb)。结合如图2所示的SONOS存储器阵列示意图，图中包含A、B、C以及用于说明的Target共4个示例存储单元，当图中Target单元被编程时，未被选中且已经被编程过的B存储单元将会受到干扰，即Drain Disturb。

图3所示的表格是存储区阵列工作时的偏压数据，包括擦除Erase、编程Program、读Read电压。经过测量分析，B存储单元在发生Drain Disturb时的几个偏压数据V_WLS/V_BL/V_BPW/V_SL分别为-3.8V/0.6V/-3.8V/Float，由于SONOS管子为N型耗尽管，所以Drain端的电压会严重影响到器件的沟道的电势。当B存储单元的沟道电势增加后，会将原来俘获在氮化物中的电子拉向沟道，因此降低了器件program状态的阈值电压V_TP，如果Drain Disturb的作用时间偏长就会导致存储数据出错。

常规的SONOS存储器的制造流程大致包括形成ONO层，形成多晶硅层然后刻蚀、退火，之后多晶硅表面再氧化，在多晶硅表面形成很薄的氧化层，之后形成LDD及卤族注入，形成侧墙，源漏注入等工艺。这种工艺由于栅极侧墙的厚度较小，形成之后漏端和栅极之间有较大的重叠区域，漏端电压容易耦合到沟道中，沟道表面电势较高，引起Drain Disturb。

技术实现要素：

本发明所要解决的技术问题在于提供一种SONOS存储器的工艺方法，以改善SONOS存储器漏极干扰的问题。

为解决上述问题，本发明所述的SONOS存储器的工艺方法，包括如下的工艺步骤：

第1步，在硅衬底上形成ONO介质层，淀积多晶硅并刻蚀形成栅极后退火；再在多晶硅栅极表面形成薄氧化层；

第2步，淀积一层介质层并刻蚀，在多晶硅栅极两侧形成第一层侧墙；

第3步，进行LDD注入，以及卤族离子注入；

第4步，淀积介质层并刻蚀，在多晶硅栅极两侧再形成第二层侧墙；

第5步，进行源区、漏区的注入，形成SONOS存储器。

进一步地，所述第1步，采用化学气相沉积法形成ONO介质层,然后光刻定义并刻蚀以保留沟道区上方的ONO层。

进一步地，所述第2步，淀积的介质层包括但不仅限于氧化硅或氮化硅。

进一步地，所述第4步，淀积的介质层包括但不仅限于氧化硅或氮化硅。

进一步地，所述第二层侧墙覆盖在第一层侧墙外围，形成两层叠加的更厚的复合侧墙，使LDD注入、卤族离子注入以及第5步的源区、漏区注入都向远离多晶硅栅极的方向移动，减小漏区与多晶硅栅极的重叠区域。

进一步地，所述两层侧墙减小漏区与多晶硅栅极的重叠区域，但仍需保证漏区与多晶硅栅极的重叠区域≥0μm。

进一步地，所述第一层侧墙沿沟道长度方向的厚度为

本发明通过在LDD和卤族离子注入之前介质层淀积工艺步骤，使得在LDD和卤族离子注入之前，多晶硅栅极的侧壁被较厚的介质层侧墙包裹，即形成LDD和卤族离子注入之前的第一层侧墙，使得原来的漏、栅重叠区向远离栅极边缘的方向移动，减小了漏、栅的重叠区域，漏端耦合到沟道中的电压减小，因此从漏端耦合到沟道中的电压被削弱，降低了沟道表面的电势，Drain Disturb得到改善。

附图说明

图1是现有SONOS存储器的剖面结构示意图。

图2是SONOS存储器阵列的结构示意图。

图3是SONOS存储器阵列工作时的偏压数据。

图4是本发明形成双层侧墙的SONOS存储器剖面结构示意图。

图5是隧穿氧化层中垂直电场强度分布图。

附图标记说明

1是衬底，2是多晶硅栅极，3是ONO层(包括氧化层301，氮化层302，氧化层303),4是源区及漏区，5是侧墙(第二层)。

具体实施方式

本发明所述的SONOS存储器的工艺方法，包括如下的工艺步骤：

第1步，在硅衬底上采用化学气相沉积法形成ONO介质层,然后光刻定义并刻蚀以保留沟道区上方的ONO层，淀积多晶硅并刻蚀形成栅极后退火；再在多晶硅栅极表面形成薄氧化层。

第2步，淀积一层如氧化硅或氮化硅的介质层并刻蚀，在多晶硅栅极两侧形成第一层侧墙。第一层侧墙沿沟道长度方向的厚度为

第3步，进行LDD注入，以及卤族离子注入。

第4步，淀积一层如氧化硅或氮化硅的介质层并刻蚀，在多晶硅栅极两侧再形成第二层侧墙；所述第二层侧墙覆盖在第一层侧墙外围，形成两层叠加的更厚的复合侧墙，使LDD注入、卤族离子注入以及第5步的源区、漏区注入都向远离多晶硅栅极的方向移动，减小漏区与多晶硅栅极的重叠区域。

第5步，进行源区、漏区的注入，以及后续的常规工艺，形成SONOS存储器。

本发明将栅极侧墙形成内外两层，在LDD注入之前形成第一层侧墙，在源区及漏区注入之前形成第二层及外层侧墙，如图4所示。通过在LDD和卤族离子注入之前形成第一层侧墙，使得原来的漏、栅重叠区向远离栅极边缘的方向移动，减小了漏、栅的重叠区域，如图4中虚线圈注处，漏端耦合到沟道中的电压减小，因此从漏端耦合到沟道中的电压被削弱，降低了沟道表面的电势，Drain Disturb得到改善。

图5所示的是在Vg＝Vb＝-3.8V,Vd＝1.6V,Vs处于floating(Drain Disturb条件)情况下的隧穿氧化层(Tunneling Oxide)中垂直电场分布图，包含传统工艺形成的器件、第一侧墙厚度为及时的隧穿氧化层中的电场仿真曲线(沟道表面的电势越小使得底部隧穿氧化层中的电场越小，漏端干扰越弱)，在本发明结构中，隧穿氧化层中垂直电场明显比传统结构的要低，从而降低了Drain Disturb的影响。

本发明通过增加栅极侧墙的厚度，降低了从漏端耦合到沟道表面的电压使得沟道表面电势降低，从而使得底部隧穿氧化层中的电场降低，抑制了编程时非选中单元的漏极干扰现象。不会影响正常的编程和擦除操作。

以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。