专利名称：用于修整芯片上产生的电压参考的裸片到裸片变化的方法和设备的制作方法
技术领域：
一实施例大体来说涉及集成电路(1C)，且更具体来说涉及经配置以促进对裸片上产生的电压参考信号的裸片到裸片变化的修整的1C。
背景技术：
PLD是众所周知的一种集成电路，其可经编程以执行指定的逻辑功能。一种PLD，现场可编程门阵列(FPGA)，通常包含可编程拼片(tile)阵列。这些可编程拼片可包含(例如)输入/输出块(Ι0Β)、可配置逻辑块(CLB)、专用随机存取存储器块(BRAM)、乘法器、数字信号处理块(DSP)、处理器、时钟管理器、延迟锁定环(DLL)、多吉比特收发器(MGT)等等。每一可编程拼片通常包含可编程互连和可编程逻辑两者。可编程互连通常包含大量通过可编程互连点(PIP)互连的不同长度的互连线。可编程逻辑实施用户设计的逻辑，所述用户设计使用可能包含(例如)函数发生器、寄存器、算术逻辑等等的可编程元件。通常通过将配置数据流加载到界定可编程元件如何配置的内部配置存储器单元中来对可编程互连和可编程逻辑编程。配置数据可从存储器(例如，从外部PR0M)读取或通过外部装置写入到FPGA中。因而，个别存储器单元的集体状态确定FPGA的功能。另一种PLD为复杂可编程逻辑装置或CPLD。CPLD包含通过互连开关矩阵连接在一起且连接到输入/输出(I/o)资源的两个或两个以上“功能块”。CPLD的每一功能块包含与可编程逻辑阵列(PLA)和可编程阵列逻辑(PAL)装置中所使用类似的二级与/或(AND/OR)结构。在某些CPLD中，配置数据存储在非易失性存储器中的芯片上。在其它CPLD中，配置数据存储在非易失性存储器中的芯片上，接着作为初始配置序列的一部分下载到易失性存储器。对于所有这些PLD来说，装置的功能性由用于配置装置的可重新配置资源的数据位元来决定。数据位元可存储在易失性存储器(例如，静态存储器单元(如FPGA和某些CPLD中))中、非易失性存储器(例如，快闪存储器(如某些CPLD中))中或任一其它类型的存储器单元中。某些PLD (例如，可从加利福尼亚州圣何塞市赛灵思公司(Xilinx，Inc. of SanJose, California)购得的赛灵思Xilinx Virtex FPGA)可经编程以并入有具有预先设计的功能性(即“核”)的块。核可包含配置位元的预定集合，所述配置位元对FPGA编程以执行一个或一个以上功能。或者，核可包含描述设计的逻辑和连通性的源代码或示意图。典型核可提供(但不限于)DSP功能、存储器、存储元件和数学函数。某些核包含针对特定系列的FPGA的最佳平面设计布局。核也可能是可参数化的，即允许用户输入参数以激活或改变某一核功能性。由于PLD在单一衬底上利用集成电路(IC)处理而实施，因此PLD性能某种程度上依赖于过程变化。因此，电压参考电路(例如带隙参考电路和稳压参考电路)所产生的电压量值呈现出变化。因此，为解决过程所引起的变化，电压参考电路经设计以产生低于或高于最佳电压量值的降级电压量值。由于过程引起的变化的缘故，降级电压参考电路未得到优化，这使得PLD的性能降级并引起可从所有过程、电压和温度角落上的PLD实现的性能水平的不确定性。因此，需要促进对芯片上电压参考电路中的过程相关变化的测量和调整。
发明内容
为克服现有技术的局限性，以及为克服在阅读并理解本说明书后将变得显而易见的其它局限性，各实施例会揭示用于测量和调整芯片上电压参考电路的裸片到裸片变化的设备和方法。
根据一个实施例，一种对集成电路内的电压参考电路进行编程的方法可包括获得目标电压量值；执行边界扫描以测量由电压参考电路产生的实际电压量值；迭代集成电路的配置位元设置以将由电压参考电路产生的实际电压量值编程为与目标电压量值相比在可接受的误差量值内；以及利用经迭代的配置位元设置对eFuse编程以将实际电压量值永久编程为在可接受的误差量值内。在此实施例中，获得目标电压量值可包括利用索引到集成电路的当前操作温度的查找表来寻找目标电压量值。所述方法可进一步包括从多个待编程的电压参考电路中选择一个电压参考电路，其中所述选择基于集成电路的当前操作温度。所述执行边界扫描以测量由电压参考电路产生的实际电压量值可包括利用测试接入端口来测量由选定电压参考电路产生的电压量值。所述迭代集成电路的配置位元设置以对由电压参考电路产生的实际电压量值编程可包括使由选定电压参考电路产生的电压量值与目标电压量值相比较以确定误差量值。所述迭代集成电路的配置位元设置以对由电压参考电路产生的实际电压量值编程可进一步包括确定选定电压参考电路的编程解析度是否低于误差量值。在此实施例中，所述迭代集成电路的配置位元设置以对由电压参考电路产生的实际电压量值编程可进一步包括用选定电压参考电路的编程解析度除误差量值以确定后续配置位元设置。所述迭代集成电路的配置位元设置以对由电压参考电路产生的实际电压量值编程可进一步包括利用后续配置位元设置配置集成电路来对选定的电压参考电路重新编程。所述利用经迭代的配置位元设置对eFuse编程以将实际电压量值永久编程为在可接受的误差量值内可包括利用后续配置位元设置来对与选定电压参考电路相关联的eFuse编程。与第一电压参考电路相关联的eFuse可经编程以沿电阻器阵列选择分接点从而对由选定电压参考电路产生的实际电压量值编程。根据另一实施例，一种用以修整电压量值的变化的电压调节电路可包括查找表，其用以提供目标电压量值；边界扫描电路，其用以测量由电压参考电路产生的实际电压量值；处理器，其用以迭代集成电路的配置位元设置以将由电压参考电路产生的实际电压量值编程为与目标电压量值相比在可接受的误差量值内；以及eFuse，其利用经迭代配置位元设置编程以将实际电压量值永久编程为在可接受的误差量值内。根据另一实施例，电压调节电路可包括第一带隙参考，其经配置以提供具有第一温度特性的第一带隙电压，所述第一温度特性通过第一配置位元设置来编程。电压调节电路进一步包括第二带隙参考，其经配置以提供具有第二温度特性的第二带隙电压，所述第二温度特性通过第二配置位元设置来编程。电压调节电路进一步包括选择电路，其耦合到第一和第二带隙参考，所述选择电路经配置以当电压调节电路的温度低于阈值温度时选择第一带隙电压且当电压调节电路的温度高于阈值温度时选择第二带隙电压。电压调节电路进一步包括调节器，其经耦合以接收选定带隙电压且经配置以将调节器电路的输出电压调节为与选定带隙电压成比例。在此实施例中，第一带隙参考可包括第一可编程分压器，其经耦合以接收第一经调节电源电压和第一参考电压，且经配置以响应于第一配置位元设置而提供第一分压，所述第一分压的量值低于第一经调节电源电压的量值且高于第一参考电压的量值；以及第一运算放大器，其经耦合以接收第一分压和第二参考电压，且经配置以提供第一反馈信号从而调节第一经调节电源电压。第二带隙参考可包括第二可编程分压器，其经耦合以接收第二经调节电源电压和第三参考电压，且经配置以响应于第二配置位元设置而提供第二分压，所述第二分压的量值低于第二经调节电源电压的量值且高于第三参考电压的量值；以及第二运算放大器，其经耦合以接收第二分压和第四参考电压，且经配置以提供第二反馈信号从而调节第二经调节电源电压。
在此实施例中，电压调节电路可进一步包括第三可编程分压器，其经耦合以接收第一带隙电压，且经配置以响应于第三配置位元设置而将第一带隙电压乘以增益因数。选择电路可包括比较器，其经耦合以接收第一和第二带隙电压，且经配置以响应于第一和第二带隙电压的比较而提供控制信号；以及多路复用器，其经耦合以接收第一和第二带隙电压以及控制信号，且经配置以响应于控制信号而选择待提供于多路复用器的输出处的第一和第二带隙电压中的一个。调节器可包括第三运算放大器，其经耦合以在第一输入处接收选定带隙电压且在第二输入处接收反馈信号，且经配置以响应于选定带隙电压的量值与反馈信号的量值之间的差而提供误差信号；电压产生器，其经耦合以接收误差信号，且经配置以响应于误差信号而提供经调节的输出电压；以及第四可编程分压器，其经耦合以接收经调节的输出电压，且经配置以响应于第四配置位元设置而将经调节的输出电压乘以增益因数。电压调节电路可进一步包括第一、第二、第三和第四存储器单元，其经配置以在经迭代的配置事件期间提供第一、第二、第三和第四配置位元设置。另外，电压调节电路可进一步包括第一、第二、第三和第四eFuse，其经配置以在电压调节电路的最终操作期间提供第一、第二、第三和第四配置位元设置。
根据另一实施例，一种对芯片上电压产生电路进行编程的方法可包括对第一带隙参考编程以产生展现大体中立温度特性的第一带隙信号；对第二带隙参考编程以产生展现大体负温度特性的第二带隙信号；当温度达到阈值温度时，将第一带隙信号的量值编程为与第二带隙信号的量值相等；当温度低于阈值温度时，将输出电压调节为与第一带隙信号成比例；以及当温度高于阈值温度时，将输出电压调节为与第二带隙信号成比例。在此实施例中，此方法可进一步包括在将输出电压调节为第一和第二参考信号时，对调节增益进行编程。
在审阅以下详细描述并参看图式后，各个方面和优势将变得显而易见，图式中图I说明示范性现场可编程门阵列(FPGA)的架构； 图2A说明图I的FPGA架构内实施的电压调节架构；
图2B说明图2A的电压调节架构内实施的带隙参考的温度特性；图2C说明经选择以用于由图2A的电压调节架构调节的带隙参考信号；图3说明图2A的电压调节架构内实施的带隙参考的示意图；图4说明可编程逻辑装置配置控制器；图5说明对图2A的电压调节架构的电压参考电路进行编程的方法的流程图；以及图6A-6E说明由图2A的电压调节架构产生的电压波形以及可能会受图5的流程图影响的相关联可编程范围。
具体实施例方式一般来说，各实施例应用于集成电路(IC) (PLD为其子集)的领域。具体而言，提供一种用于在半导体裸片(裸片)内实施测量和调整机制的方法和设备，其促进调整由芯片上的一个或一个以上电压参考产生电路所产生电压的量值的能力。在第一实施例中，可在裸片的晶片分类或最终测试期间所执行的边界扫描的执行期间确定第一带隙参考电路的输出电压量值。接着可将第一带隙参考的输出电压量值与第一目标量值相比较以确定第一带隙参考的测得的输出电压量值与第一目标量值之间存在的误差量。接着，可在裸片的配置事件期间对可编程电路元件(例如可编程电阻器)进行编程，借此下载到裸片的配置存储器空间中的配置位元流对可编程电阻器重新编程以使得第一带隙参考的输出电压量值发生变化。接着，可重新测量由第一带隙参考产生的输出电压量值以确定第一带隙参考的测得的输出电压量值与第一目标量值之间剩余的误差量。边界扫描测量/配置过程可在温度范围内迭代直到第一带隙参考的测得的输出电压量值在所述温度范围上在预定误差阈值内为止。接着，将用于配置可编程电阻器的控制位元用于对第一 eFuse的状态进行编程。JTAG接口(例如)可用于对第一 eFuse的状态进行编程以永久配置可编程电阻器从而实现第一带隙参考的优化操作，如上文论述的测量/配置迭代期间所确定。此过程可针对裸片上可能存在的任何额外带隙参考重复。在第二实施例中，可在裸片的晶片分类或最终测试期间所执行的边界扫描的执行期间确定第一电压调节器电路的输出电压量值。接着可将由第一电压调节器产生的输出电压量值与第二目标量值相比较以确定第一电压调节器的测得的输出电压量值与第二目标量值之间存在的误差量。接着，可在裸片的配置事件期间对可编程电路元件(例如可编程电阻器)进行编程，借此下载到裸片的配置存储器空间中的配置位元流对可编程电阻器重新编程以使得第一电压调节器的输出电压量值发生变化。接着，可重新测量由第一电压调节器产生的输出电压量值以确定第一电压调节器的测得的输出电压量值与第二目标量值之间剩余的误差量。边界扫描测量/配置过程可在温度范围内迭代直到第一电压调节器的测得的输出电压量值在所述温度范围上在预定误差阈值内为止。接着，将用于对可编程电阻器编程的控制位元用于对第二 eFuse的状态进行编程。JTAG接口(例如)可用于对第二 eFuse的状态进行编程以永久配置可编程电阻器从而优化第一电压调节器的操作，如上文论述的测量/配置迭代期间所确定。此过程可针对裸片上可能存在的任何额外电压调节器重复。通过利用经迭代的边界扫描和配置事件，可在晶片分类或最终测试期间对多个电压参考电路的电压特性曲线进行编程以促进裸片性能的优化。因此，可大大消除裸片性能特性的过程相依变化以产生多个大体匹配并优化的裸片。图I例示具有过程相依性能特性的裸片。图I的裸片拥有例如FPGA架构100等集成电路，所述集成电路包含大量不同的可编程拼片，例如多吉比特收发器(MGT) 101、CLB102,BRAM 103、I0B 104、配置和时钟逻辑 CONFIG/CLOCK 105,DSP 106、专用 I/O 107 (包含
配置端口和时钟端口)以及其它可编程逻辑108，例如数字时钟管理器、模/数转换器、系统监控逻辑等等。在某些FPGA中，每一可编程拼片包含可编程互连元件INT 111，可编程互连元件INT 111具有朝向以及来自每一相邻拼片中的对应互连元件的标准化连接。因此，同时获取的可编程互连元件针对所说明的FPGA实施可编程互连结构。INT 111还包含朝向以及来自同一拼片内的可编程逻辑元件的连接，如框102和104的实例所示。举例来说，CLB 102可包含可配置逻辑元件CLE 112，可配置逻辑元件CLE 112可经编程以实施用户逻辑外加单个可编程互连元件INT 111。除一个或一个以上可编程互连元件外,BRAM103还可包含BRAM逻辑元件(BRL) 113。通常，包含在拼片中的互连元件的数量取决于所述拼片的高度(如图I从右到左所测量)。在描绘的实施例中，BRAM拼片具有与4个CLB相同的高度，但也可使用其它数量(例如5个)。除适当数量的可编程互连元件外，DSP拼片106还可包含DSP逻辑元件(DSPL)114。除可编程互连元件INT 111的一个例子外，IOB 104还可包含(例如)输入/输出逻辑元件IOL 115的两个例子。如所属领域的技术人员将清楚，连接到(例如)1/0逻辑元件115的实际I/O垫通过使用各种所说明的逻辑块上方的金属层来制造，且通常不限于输入/输出逻辑元件115的区域。在所描绘的实施例中，裸片中心附近的柱形区域(图I中阴影所示)用于配置、时钟及其它控制逻辑。此柱形区域还可用于产生芯片上带隙以及稳压参考，如下文更详细论述。从此柱形延伸的水平区域109用于在FPGA的宽度上分布时钟、电压参考以及配置信号。利用图I中所说明的架构的一些FPGA包含额外的逻辑块，所述逻辑块使得构成FPGA的大部分的规则柱形结构中断。额外的逻辑块可为可编程块和/或专用逻辑。举例来说，图I所示的处理器块PROC 110可横跨CLB和BRAM的若干柱。请注意，图I仅希望说明示范性FPGA架构。柱中逻辑块的数量、柱的相对宽度、柱的数量和次序、柱中所包含逻辑块的类型、逻辑块的相对尺寸以及互连/逻辑实施方案102、103和104纯粹是示范性的。举例来说，在实际FPGA中，不管CLB在何处出现，通常包含CLB的超过一个相邻柱以促进用户逻辑的有效实施。转向图2A，提供说明电压调节架构的示范性框图，所述电压调节架构可在图I的FPGA 100内实施。在操作中，图2A的电压调节架构产生电压量值(例如Vee)，所述电压量值经调节以与由两个带隙参考(例如，202或204)中的一个产生的电压量值成比例。利用由可编程分压器216选择的倍增因数对调节的比例性进行编程。具体而言，带隙参考202经配置以通过提高温度来产生大体中立的温度特性(TC)252，如图2B中所说明，而带隙参考204经配置以通过提高温度来产生负TC 254。比较器210和多路复用器208互操作为选择电路以选择由带隙参考202或204中的任一个产生的较低输出电压量值。因此，如图2C中所说明，对于低于阈值温度256 (例如85摄氏度)的温度来说，来自带隙参考202的输出电压258被选择为到运算放大器212的反相输入的输入信号。或者，对于高于阈值温度256 (例如85摄氏度)的温度来说，来自带隙参考204的输出电压260被选择为到运算放大器212的反相输入的输入信号。运算放大器212在运算放大器212的反相输入端子处接受由多路复用器208选定的电压，且在运算放大器212的非反相输入处接受如可编程分压器216倍增的来自电压产生器214的反馈信号。接着，运算放大器212基于选定带隙电压与反馈信号之间的差产生
误差号。电压产生器214的传导状态以及因此稳压(例如Vee)的 量值由误差信号选定以与多路复用器208选定的带隙参考电压成比例。比例性的程度通过如可编程分压器216所提供的倍增增益因数响应于运算放大器212的反馈操作而选定。因此，由运算放大器212、电压产生器214和可编程分压器216构成的调节器操作以将电压信号Vm调节为与由带隙参考202或204提供的电压参考信号中的一个成比例。转向图3，说明用于带隙参考202和204的示意图。带隙参考202和204采用可编程分压器324，可编程分压器324在一个实施例中包括耦合到电阻器阵列302-308的多路复用器310 (如所说明)。响应于控制信号BG，多路复用器310沿电阻器阵列302-308选择分接点作为多路复用器310的输出。因此，在多路复用器310的输出处提供由电阻器阵列302-308的电压阶梯的分接点中的一个产生的单一电压。二极管连接的晶体管320的发射极端子耦合到电阻器308的第二端子(如所说明)，而晶体管312的漏极端子耦合到电阻器302的第一端子以及电阻器314的第一端子(如所说明)。二极管连接的晶体管318的发射极端子耦合到电阻器316的第二端子(如所说明)。运算放大器322在运算放大器322的反相端子处接收多路复用器310的输出，而电阻器314与316之间的公用节点耦合到运算放大器322的非反相输入。运算放大器322的输出耦合到晶体管312的栅极端子。在操作中，带隙电压信号Vbs经编程而在不断提高的温度上具有正TC、负TC或大体中立的TC。具体而言，通过对多路复用器310选定的分接点编程(这对可编程分压器324的分压器比进行编程)，电压信号Vbs可展现三个TC中的任一个。举例来说，如上文关于图2A所论述，带隙参考202经编程而具有大体中立的TC，而带隙参考204经编程而具有大体负TC。二极管连接的晶体管320和318以不相等的电流密度操作，其中晶体管318的几何尺寸大于晶体管320的几何尺寸。因此，在晶体管320的发射极端子处的电压信号Vbei展现第一负TC，而在晶体管318的发射极端子处的电压信号Vbe2展现第二负TC。因此，电压信号Vbei与Vbe2之间的差产生正TC，其施加到电阻元件316上并乘以电阻兀件314和电阻兀件316的比。电压信号VBe等于电压信号Vbe2与电阻兀件314和316上的电压的和。响应于对可编程分压器324的电阻比编程，可通过施加到晶体管312的栅极端子的反馈信号来调制电阻元件316上的电压量值。因此，电压信号Vm的TC可经选定而在不断提高的温度上展现正TC、负TC或大体中立的TC。
转回图2A，带隙参考202和204分别经由存储器单元(MC) /eFuse 222和224编程以分别产生具有大体中立TC和大体负TC的带隙参考电压。另外，可编程分压器206和216也分别经由存储器单元(MC) /eFuse 226和228编程，以便增强图2A电压调节架构的可编程操作。在一个实施例中，控制信号BG #1、BG #2、DIV #1和DIV #2的逻辑状态可首先如FPGA 100的配置事件期间所配置经由PLD配置控制器产生。通过边界扫描和配置事件迭代，可确定控制信号BG #1、BG #2, DIV #1和DIV #2的最终逻辑状态。一旦控制信号的最终逻辑状态确定，eFuse就可由PLD配置控制器烧断以如边界扫描和配置事件迭代期间所确定产生最终控制信号。转向图4，例示示范性PLD配置控制器，借此配置数据路由器434促进配置数据到配置存储器空间中的传播，所述配置存储器空间由PLD (例如FPGA 100)的帧数据寄存器416-422以及存储器单元/eFuse帧集424-430构成。配置数据路由器434由配置接口402-406、数据字转换器408-410、多路复用器412以及包处理器414构成。
为对配置存储器空间编程，以配置位元流的形式提供用于配置控制逻辑436的指令以及用于配置存储器空间的数据，所述配置位元流经由配置数据路由器434传送到配置控制逻辑436和配置存储器空间。通过边界扫描逻辑438促进边界扫描操作，其中配置控制逻辑436和边界扫描逻辑438互操作以执行配置事件/边界扫描操作，其选择存储器单元/eFuse帧集424-430的逻辑状态，所述逻辑状态接着提供控制信号，例如图2A的BG #1、BG #2、DIV #1和 DIV #2。配置存储器以平铺在FPGA 100周围的存储器单元/eFuse帧的多个集来布置，借此每一存储器单元/eFuse帧集表示并行配置的配置存储器单元和eFuse的整个行。举例来说，存储器单元/eFuse帧集424的第一存储器单元/eFuse帧对配置存储器空间内的配置存储器单元或eFuse的第一行的第一列进行配置，存储器单元/eFuse帧集424的第二存储器单元/eFuse帧对配置存储器空间内的配置存储器单元或eFuse的第一行的第二列进行配置，等等。存储器单元/eFuse帧集426-430以类似方式布置，以使得存储器单元/eFuse帧集426对配置存储器空间的第二行内所含的列的多重性进行配置，存储器单元/eFuse帧集428对配置存储器空间的第三行内所含的列的多重性进行配置，且存储器单元/eFuse帧集430最后对配置存储器空间的最后一行内所含的列的多重性进行配置。存储器单元/eFuse的每一帧的高度由PLD的特定产生确定。举例来说，较早的FPGA要求配置存储器单元/eFuse帧的高度等于装置本身的高度。然而，较新的FPGA产生将装置的高度分成两行或两行以上，借此每一配置存储器单元/eFuse帧如上文论述被映射到配置存储器单元/eFuse列以及配置存储器单元/eFuse行。在此例子中，配置数据的单一帧被寻址到配置存储器空间内的特定列和行，借此对于每配置存储帧总共1312位元来说，配置数据的每一单一帧由(例如)41位元、32位元数据字构成。然而，应了解，配置存储器帧的尺寸与装置相关且可适于正配置的特定装置可能要求的任何尺寸。配置I/O 402可经配置从而以连续方式或以(例如)8、16或32位元的可配置数据宽度传送配置位元流。具体而言，配置I/o 402可包含串行配置可编程只读存储器(PR0M)，所述PROM存储配置数据，且接着响应于配置时钟信号将配置数据传送到FPGA 100。在串行传送模式下，可针对每一配置时钟循环传送单一配置位元。相反地，针对每一配置时钟循环，并行传送模式可用于以多个位元数据字(例如，8、16或32位元数据字)传送配置数据。接着，数据字转换器408从配置I/O 402接收配置数据，并将配置数据转换成(例如)32位元的预定字宽，其中预定字宽经选定而与多路复用器412、包处理器414以及帧数据寄存器416-422兼容。接着，包处理器414循序地将配置数据字(例如，41位元、32位元配置数据字)的帧传送到由配置控制逻辑436寻址的帧数据寄存器416-422中的一个，其中经寻址的帧数据寄存器对应于正重新配置的配置存储器空间的行。接着，经寻址的帧数据寄存器将配置数据帧传送到由配置控制逻辑436寻址的存储器单元帧，其中经寻址的存储器单元帧对应于正配置的配置存储器空间的特定行的特定列。一旦被写入，配置数据帧就接着可能会通过使配置数据传送的序列反转来验证。内部配置接入端口( ICAP)404提供FPGA 100内部的替代配置接口。因此，ICAP404不需要使用如上文关于配置I/O 402论述的外部配置接口。实际上，ICAP 404表示含有配置数据的内部接入资源，所述配置数据随后如上所述被处理为配置数据帧。联合测试行动组(JTAG)接口 406基于IEEE 1149. I标准，经由针对系统内配置 (ISC)的IEEE 1532标准支持FPGA 100的配置。JTAG接口 406提供单一引脚，所述引脚响应于JTAG测试时钟信号向所有JTAG以及指令寄存器(未图示)提供串行输入。接着，使用指令寄存器(未图示)来接收操作代码(所述操作代码对用于ISC操作的JTAG接口 406进行配置)，借此由JTAG接口 406提供的串行输入向数据字转换器410提供配置位元流。接着，将串行配置位元流经由数据字转换器410转换为例如32位元字，与上文关于数据字转换器408所论述类似。接着，经由多路复用器412向包处理器414提供配置数据字，以用于向帧数据寄存器416-422以及存储器单元/eFuse帧424-430循序分配(如上所述)。也可经由JTAG接口 406使得测试接入端口(TAP)(未图示)变得可用，以使得电压信号(例如，Vm)的量值可经测量并传送到边界扫描逻辑438。一旦传送，就可由边界扫描逻辑438对所述测量进行分析以确定是否需要另一配置事件。接着，如有必要，可由边界扫描逻辑438命令配置控制逻辑436实施额外的配置事件(如上所述)。转向图5，说明响应于(例如)对电压信号Vm的量值的测量而对带隙参考202、204以及可编程分压器206、216进行编程的方法的流程图。在步骤502中，确定eFuse (例如，图2A的222-228)中的任一个之前是否已经编程。如果eFuse中的全部之前均已经编程，那么不需要进一步编程且过程终止。另一方面，如果至少一个eFuse仍待编程，那么执行步骤504以确定所要求的目标电压量值。举例来说，可利用查找表，所述查找表通过集成电路的当前操作温度索引，借此确定在当前温度下调节为带隙参考202或204的电压信号(例如Vre)的目标量值。应注意，由于如上所述，带隙参考202针对低于阈值电压256的温度产生带隙参考且带隙参考204针对高于阈值电压256的温度产生带隙参考，因此使用集成电路的当前操作温度来确定将对带隙参考202或204中的哪一个编程。接着，如上所述，可利用边界扫描逻辑438和JTAG接口 406来测量电压信号(例如Vgg)的实际量值(如步骤506中)。如果电压信号(例如Vre)的实际量值与之前确定的目标量值不同，那么在步骤508中确定误差电压是大于还是小于预定编程解析度。举例来说，用于控制信号(例如，图2A的BG #1)的控制位元的数量可能等于(例如)6。按照查找表条目，用于电压信号(例如Vm)的目标量值在85摄氏度下可能等于(例如)1.5V。按照查找表条目，85摄氏度下的对应解析度可能等于(例如)0. 0048V。所测得的实际电压量值可能等于(例如)I. 478V，这会得到I. 5-1. 478=0. 022V的误差电压量值。误差电压量值除以解析度会得到偏移值5，这表明控制信号(例如BG #1)经由配置事件的重新配置使得误差电压量值减少约5*0. 0048=0. 024V。因此，确定当前的分接设置(即，用于控制信号BG #1的6位元控制字的值)将在步骤510中修正偏移值5，这通过如上所述的配置事件实现。如上所述，可再次利用边界扫描逻辑438和JTAG接口 406来测量电压信号(例如Vee)的经重新编程的值(如调节为带隙参考202或204)(如步骤506中)。如果电压信号(例如Vee)重新编程的值与之前确定的目标量值不同，那么确定误差电压是大于还是小于预定编程解析度。如果预期的误差电压减少O. 024V受到配置步骤510影响，那么不再需要进一步重新编程，且可最终在步骤512中经由如上所述的eFuse编程对用于控制信号BG #1的最终分接设置进行编程。另一方面，如果预期的误差电压减少O. 024V不受影响且需要进一步重 新编程，那么步骤506-510可根据需要重复直到获得可接受的误差电压为止，或直到已执行最大数量的迭代步骤为止。转向图6A-6E，说明温度范围内的示范性电压波形，所述电压波形展现使用如上文关于图2A-2C和图5所论述的编程程序对图2A的电压调节架构的可编程性。举例来说，如上所述，比较器210和多路复用器208互操作为选择电路以选择由带隙参考202或204中的任一个产生的较低输出电压量值。因此，选择来自带隙参考202的输出电压258用于阈值温度256 (例如85摄氏度)下或低于阈值温度256 (例如85摄氏度)的温度，同时选择来自带隙参考204的输出电压260用于高于阈值温度256 (例如85摄氏度)的温度，如图2C中说明。图6A与图2C的电压波形类似，借此可通过如上文关于图5所论述经由MC/eFuse228对用于控制信号DIV #2的对应控制位元设置进行编程而将电压波形258和260的量值编程为上限602或下限604。具体而言，可编程分压器216选择图2A的电压调节架构的电压调节增益。最大增益得到与上限602类似的电压波形，而最小增益得到与下限604类似的电压波形。图6B说明图2A的电压调节架构的可编程性，借此可调节拐点温度(例如，606和608)。换句话说，选择带隙参考电压(VBei)用于低于拐点温度的温度，且选择带隙参考电压(VBe2)用于高于拐点温度的温度。通过沿所说明的方向610向上或向下调节带隙参考电压Vbgi的量值来选择带隙参考电压VBei与VBe2之间发生切换所处的温度(即，拐点温度)。举例来说，如上文关于图5所述，经由MC/eFuse 226对用于控制信号DIV #1的对应控制位元设置进行编程沿方向610调节带隙参考电压VBei的量值。最大增益得到带隙参考电压VBei的最大值，这选择温度拐点(例如606)。最小增益得到带隙参考电压VBei的最小值，这选择温度拐点(例如608)。图6C说明图2A的电压调节架构的可编程性，借此可调整电压波形段258的斜率。举例来说，通过经由MC/eFuse 226对用于控制信号DIV #1的对应控制位元设置进行编程以及经由MC/eFuse 222对用于控制信号BG #1的对应控制位元设置进行编程(如上文关于图5所述)，电压波形段258的斜率经调整而展现正TC与负TC之间的范围(如范围612所说明)，同时维持大体恒定的拐点温度。图6D说明图2A的电压调节架构的可编程性，借此可调整电压波形段260的斜率。举例来说，通过经由MC/eFuse 226对用于控制信号DIV#1的对应控制位元设置进行编程、经由MC/eFuse 224对用于控制信号BG #2的对应控制位元设置进行编程以及经由MC/eFuse 228对用于控制信号DIV #2的对应控制位元设置进行编程(如上文关于图5所述)，电压波形段260的斜率可经调整(如范围614所说明)，同时维持大体恒定的拐点温度。图6E说明图2A的电压调节架构的可编程性，借此提供调整拐点温度(例如，606和608)的替代实施例。举例来说，经由MC/eFuse 226对用于控制信号DIV #1的对应控制位元设置进行编程以及经由MC/eFuse 228对用 于控制信号DIV #2的对应控制位元设置进行编程(如上文关于图5所述)沿方向616调整电压波形段260。通过沿如所说明的方向616向上或向下调整带隙参考电压VBe2的量值来选择带隙参考电压VBei与VBe2之间发生切换所处的温度(即，拐点温度)。通过考虑说明书以及本文所揭示的本发明的实践，所属领域的技术人员将明白各个方面和实施例。希望说明书以及所说明的实施例仅仅被视为实例，本发明的真实范围和精神由所附权利要求书指示。
权利要求
1.一种对集成电路内的电压参考电路进行编程的方法，所述方法包括 获得目标电压量值； 执行边界扫描以测量由所述电压参考电路产生的实际电压量值； 迭代所述集成电路的配置位元设置以将由所述电压参考电路产生的所述实际电压量值编程为与所述目标电压量值相比在可接受的误差量值内；以及 利用所述经迭代的配置位元设置对eFuse编程以将所述实际电压量值永久编程为在所述可接受的误差量值内。
2.根据权利要求I所述的方法，其中获得目标电压量值包括利用索引到所述集成电路的当前操作温度的查找表来寻找所述目标电压量值。
3.根据权利要求I或2所述的方法，其进一步包括从多个待编程的电压参考电路中选择一个电压参考电路，其中所述选择基于所述集成电路的所述当前操作温度。
4.根据权利要求3所述的方法，其中执行边界扫描以测量由所述电压参考电路产生的实际电压量值包括利用测试接入端口来测量由选定电压参考电路产生的电压量值。
5.根据权利要求4所述的方法，其中迭代所述集成电路的配置位元设置以对由所述电压参考电路产生的所述实际电压量值编程包括使由所述选定电压参考电路产生的所述电压量值与所述目标电压量值相比较以确定误差量值。
6.根据权利要求5所述的方法，其中迭代所述集成电路的配置位元设置以对由所述电压参考电路产生的所述实际电压量值编程进一步包括确定所述选定电压参考电路的编程解析度是否低于所述误差量值。
7.根据权利要求6所述的方法，其中迭代所述集成电路的配置位元设置以对由所述电压参考电路产生的所述实际电压量值编程进一步包括用所述选定电压参考电路的所述编程解析度除所述误差量值以确定后续配置位元设置。
8.一种集成电路，其用以修整电压量值的变化，所述集成电路包括 查找表，其用以提供目标电压量值； 边界扫描电路，其用以测量由所述电压参考电路产生的实际电压量值； 处理器，其用以迭代所述集成电路的配置位元设置以将由所述电压参考电路产生的所述实际电压量值编程为与所述目标电压量值相比在可接受的误差量值内；以及 eFuse，其利用所述迭代的配置位元设置编程以将所述实际电压量值永久编程为在所述可接受的误差量值内。
9.一种电压调节电路，其包括 第一带隙参考，其经配置以提供具有第一温度特性的第一带隙电压，所述第一温度特性由第一配置位元设置编程； 第二带隙参考，其经配置以提供具有第二温度特性的第二带隙电压，所述第二温度特性由第二配置位元设置编程； 选择电路，其耦合到所述第一和第二带隙参考，所述选择电路经配置以当所述电压调节电路的温度低于阈值温度时选择所述第一带隙电压，且当所述电压调节电路的所述温度高于所述阈值温度时选择所述第二带隙电压；以及 调节器，其经耦合以接收所述选定带隙参考，且经配置以将所述调节器电路的输出电压调节为与所述选定带隙电压成比例。
10.根据权利要求9所述的电压调节电路，其中所述第一带隙参考包括 第一可编程分压器，其经耦合以接收第一经调节电源电压和第一参考电压，且经配置以响应于所述第一配置位元设置而提供第一分压，所述第一分压的量值低于所述第一经调节电源电压的量值且高于所述第一参考电压的量值；以及 第一运算放大器，其经耦合以接收所述第一分压和第二参考电压，且经配置以提供第一反馈信号从而调节所述第一经调节电源电压。
11.根据权利要求9或10所述的电压调节电路，其中所述第二带隙参考包括 第二可编程分压器，其经耦合以接收第二经调节电源电压和第三参考电压，且经配置以响应于所述第二配置位元设置而提供第二分压，所述第二分压的量值低于所述第二经调节电源电压的量值且高于所述第三参考电压的量值；以及 第二运算放大器，其经耦合以接收所述第二分压和第四参考电压，且经配置以提供第二反馈信号从而调节所述第二经调节电源电压。
12.根据权利要求9至11中任一权利要求所述的电压调节电路，其进一步包括第三可编程分压器，所述第三可编程分压器经耦合以接收所述第一带隙电压且经配置以响应于第三配置位元设置而将所述第一带隙电压乘以增益因数。
13.根据权利要求9至12中任一权利要求所述的电压调节电路，其中所述选择电路包括 比较器，其经耦合以接收所述第一和第二带隙电压，且经配置以响应于所述第一和第二带隙电压的比较而提供控制信号；以及 多路复用器，其经耦合以接收所述第一和第二带隙电压以及所述控制信号，且经配置以响应于所述控制信号而选择待提供于所述多路复用器的输出处的所述第一和第二带隙电压中的一个。
14.一种对芯片上电压产生电路进行编程的方法，所述方法包括 对第一带隙参考编程以产生展现大体中立温度特性的第一带隙信号； 对第二带隙参考编程以产生展现大体负温度特性的第二带隙信号； 当所述温度达到阈值温度时，将所述第一带隙信号的量值编程为与所述第二带隙信号的量值相等； 当所述温度低于所述阈值温度时，将输出电压调节为与所述第一带隙信号成比例；以及 当所述温度高于所述阈值温度时，将所述输出电压调节为与所述第二带隙信号成比例。
15.根据权利要求14所述的方法，其进一步包括在将所述输出电压调节为所述第一和第二参考信号时，对调节增益进行编程。
全文摘要
本发明提供用于在半导体裸片内实施测量和调整机制的方法和设备，其促进对由所述裸片上的一个或一个以上电压参考产生电路产生的电压的量值的调整。在第一实施例中，可测量并调整带隙参考电路(202、204)的输出电压量值。在第二实施例中，可测量并调整电压调节器电路的所述输出电压量值。例如可编程电阻器等可编程电路元件可首先在所述裸片的配置事件期间经编程以确定所述一个或一个以上电压参考产生电路的最佳配置设置。接着使用所述最佳配置设置对一个或一个以上eFuse(222、224、226、228)的状态编程以在所述半导体裸片的寿命持续时间期间维持所述最佳配置设置。
文档编号G11C5/14GK102714052SQ201080056278
公开日2012年10月3日 申请日期2010年9月15日 优先权日2009年10月12日
发明者里昂·L·努业, 马汀·L·沃吉尔 申请人:吉林克斯公司