故障诊断电路的制作方法

专利名称：故障诊断电路的制作方法
技术领域：
本发明涉及半导体技术领域，更具体地，本发明涉及一种用于实现集成电路的故 障诊断的电路。
背景技术：
近年来，各种在逻辑电路中集成了存储器的集成电路芯片，诸如专用集成电路 (ASIC)或微处理器，被开发出来。由于集成电路芯片越来越复杂，因此用于适当地并且彻底 地测试这些芯片的测试装置在数量及复杂度上相应增加。为了降低复杂度并减少对外部测 试装置的依赖，片上测试电路被提供在集成电路中，用于自动地进行至少部分测试。这种电 路通常被称为内置自测试(BIST)电路。
BIST电路是一种在集成电路中设计附加的硬件和软件特征从而允许其使用自 身的电路来执行自测试的技术。对于存储器件中的BIST电路，该存储器件诸如EPR0M、 EEPROM、SRAM、DRAM、快闪存储器或具有嵌入式RAM和ROM的微处理器或微控制器，该BIST 电路通常包括应用、读取并比较测试模型(test pattern)的测试电路，该测试模型被设计 用来暴露存储器件中潜在的物理故障。具体地，BIST电路可以基于一定的算法，例如循环 冗余校验(CRC)算法，生成与存储在存储器中的数据相关的特定特征。此外，BIST电路可 以将该特定特征与在BIST测试过程中获得的测试特征进行比较。如果特定特征与测试特 征之间存在差异，那么该存储器件被认为是有故障的器件。
然而，对于测试工程师而言，BIST测试过程通常是透明的，BIST电路仅能提供一 些测试信息，因此测试工程师或制造工程师难以分析物理故障的根本原因。
因此，需要一种更灵活且低成本的用于集成电路的故障诊断电路。发明内容
为了解决上述问题，根据本发明的一个方面，提供了一种电路。该电路包括多路选 择器与控制器。多路选择器用于接收多个地址信号，并响应于选择信号而将所述多个地址 信号中的一个地址信号选择地输出至可寻址模块，所述可寻址模块具有一组可寻址单元。 控制器用于生成所述多个地址信号中的第一地址信号以及所述选择信号，并响应于所述第 一地址信号读出所述可寻址模块的输出。
根据本发明的另一方面，还提供了一种集成电路。该集成电路包括可寻址模块与 多路选择器。可寻址模块具有一组可寻址单元。多路选择器用于接收多个地址信号，并响 应于选择信号而将所述多个地址信号中的一个地址信号选择地输出至所述可寻址模块。
上文已经概括而非宽泛地给出了本发明内容的特征。本发明内容的附加特征将在 此后描述，其形成了本发明权利要求的主题。本领域技术人员应当理解，可以容易地使用所 公开的构思和具体实施方式
，作为修改和设计其他结构或者过程的基础，以便执行与本发 明相同的目的。本领域技术人员还应当理解，这些等同结构没有脱离所附权利要求书中记 载的本发明的主旨和范围。


为了更完整地理解本公开以及其优点，现在结合附图参考以下描述，其中
图1示出了根据本发明的电路100的一个实施例的框图2示出了图1的电路100的示例性电路图3示出了图2中电路的示例性运行；
图4示出了根据本发明的集成电路400的一个实施例的框图。
除非指明，否则不同附图中的相应标记和符号一般表示相应的部分。绘制附图是 为了清晰地示出本公开内容的实施方式的有关方面，而未必是按照比例绘制的。为了更为 清晰地示出某些实施方式，在附图标记之后可能跟随有字母，其指示相同结构、材料或者过 程步骤的变形。
具体实施方式
下面详细讨论实施例的实施和使用。然而，应当理解，所讨论的具体实施例仅仅示 范性地说明实施和使用本发明的特定方式，而非限制本发明的范围。
图1示出了根据本发明的电路100的一个实施例的框图。该电路100被用于诊断 可寻址模块107的故障，该可寻址模块107具有一组可寻址单元。例如，可寻址模块107是 具有多个存储单元的存储器件，例如R0M、RAM、快闪存储器、反熔丝可编程逻辑阵列、或嵌入 式存储器。多个存储单元通常被以阵列形式排列，这样存储器件包括一些可独立寻址的写 入或读出数据的行、列。应认识到，存储器件还包括用于接收对应于存储单元位置的地址信 号的控制逻辑，这样，该控制逻辑确定在任意给定时刻多个存储单元中的哪个被写入或读 出。本领域技术人员可以理解，电路100可以被用于其它的通过共享接口或控制逻辑来访 问位置的器件。
如图1所示，电路100包括多路选择器101和控制器103。
多路选择器101用于接收多个地址信号，并响应于选择信号而将多个地址信号中 的一个选择地输出至可寻址模块107。
控制器103用于生成多个地址信号中的第一地址信号以及选择信号，并响应于第 一地址信号读出可寻址模块107的输出。
多路选择器101具有用于接收多个地址信号的多个通道。在一个实施例中，多路 选择器101具有两个通道，其中的一个用于接收由控制器103生成的第一地址信号，而其中 的另一个用于接收由BIST模块105提供的多个地址信号中的第二地址信号。具体地，当接 收处于第一态的选择信号时，多路选择器101输出第一地址信号；当接收处于不同于第一 态的第二态的选择信号时，多路选择器101输出第二地址信号。
地址信号被用于选择可寻址模块107内该组可寻址单元中的一个或多个单元。在 接收到具有特定地址值的地址信号后，可寻址模块107定位与该特定地址值相关联的一个 或多个可寻址单元。正如前述，可寻址模块107通常包括一些可寻址的行以及列，因此，多 路选择器101的每个地址信号的通道可以具有多位。例如，如果每个地址信号具有16位， 那么多路选择器101可以针对每个通道相应地具有16位。
为了与可寻址模块107通信地交互，电路100还包括通信接口(未示出)，其用于将控制器103通信地耦接到可寻址模块107与多路选择器101。例如，该通信接口包括I2C 接口、通用串行总线(USB)接口、外设组件互连(PCI)接口或其他接口。优选地，该通信接 口为I2C接口，其需要较少的用于通信的控制逻辑与弓I脚。
在一个实施例中，由控制器103生成的第一地址信号是可编程地址信号，即，第一 地址信号包含可编程的地址值序列，并且地址值与地址值的次序都可以被调整。优选地，控 制器103还包括用于存储一组地址值的第一寄存器组，因而控制器103能够根据该组地址 值生成第一地址信号。在实际应用中，存储在第一寄存器组的地址值可以由编程或调试工 具修改。因此，第一地址信号是可调整的，以使得可寻址模块107中的每个可寻址单元能够 被选择以进行进一步的读或写操作。以这样的方式，控制器103可以通过对第一地址信号 编程来读出多个可寻址单元中的任意单元。这样，可寻址单元中的潜在的故障容易且可灵 活地被找出。
BIST模块105用于提供第二地址信号并响应于第二地址信号读出可寻址模块 107。在一个实施例中，BIST模块105根据嵌入BIST模块105中的一定的算法来生成第二 地址信号。具体地，BIST模块105在接收到来自自动测试设备(ATE)的激活信号后自动地 生成第二地址信号。第二地址信号可以包括对应于至少部分的可寻址单元的一组地址值。 优选地，BIST模块105还用于基于从可寻址模块107读出的数据来对可寻址模块107执行 信号特征分析(signature analysis)。例如，BIST模块105根据一定的算法,例如CRC算 法，生成与存储在可寻址模块107中的数据相关联的特定特征。然后，BIST模块105比较 特定特征与读出数据以确定在可寻址模块107中是否有任何缺陷或故障。本领域技术人员 易于理解，BIST模块105可以是任意的能够结合或不结合用于集成电路芯片的ATE设备来 实现自测试的BIST电路。
根据前述，根据本发明的电路100能够通过选择不同的地址信号来执行器件的自 动测试与手动测试，这使得本发明能够兼容传统ATE设备以及测试例程。此外，由于电路 100能够生成可编程的地址信号来定位被测器件中不同的单元，因此其在应用中很灵活，并 且非常有助于找出被测器件中的潜在故障。与器件内的故障相关联的测试信息能够被测试 工程师或制造工程师使用以诊断故障的根本原因，从而提高产品良率。例如，工程师可以使 用扫描电镜(SEM)来对被测器件进行进一步的检查。
图2示出了图1的电路100的示例性电路图。
如图2所示，该电路包括多路选择器201、控制器203以及可选地BIST模块205。 该电路用于诊断具有一组可寻址单元的可寻址模块207的潜在故障。
多路选择器201具有第一输入通道CH1、第二输入通道CH2、选择控制端SC以及输 出端0P。具体地，第一输入通道CHl耦接到控制器203的第一地址输出端ADD1，用于接收 第一地址信号。第二输入通道CH2耦接到BIST模块205的第二地址输出端ADD2，用于接收 第二地址信号。选择控制端SC耦接到控制器203的地址输出端SEL，用于接收选择信号。 输出端OP耦接到可寻址模块207的地址控制端ADDIN。这样，多路选择器201响应于选择 信号将第一地址信号或第二地址信号选择地输出至可寻址模块207。
控制器203具有第一地址输出端ADD1、选择输出端SEL以及数据输入端DIN。数 据输入端DIN耦接到可寻址模块207的数据输出端Q，用于接收来自可寻址模块207的读出 数据。在本实施例中，控制器203包括第一寄存器组211与第二寄存器组213。第一寄存器组211用于存储对应于可寻址模块207中的可寻址单元的一组地址值，因而控制器203能够根据该组地址值生成第一地址信号。第二寄存器组213用于接收并存储可寻址模块207 的读出数据，即，存储在可寻址模块207中的各个单元的数据。
在一个实施例中，控制器203还用于比较可寻址模块207的读出数据与参考值，并在可寻址模块207的输出不同于该参考值时输出提示信号。提示信号能够被用于指示被测的可寻址模块207的故障。
仍参考图2，电路包括BIST模块205，其用于实现可寻址模块207的自测试。BIST 模块205响应于测试控制信号，该测试控制信号使得BIST模块205运行在测试模式或正常模式。具体地，当BIST模块205运行在正常模式时，BIST模块205将在地址输入端ADD_ sys接收第二地址信号，并在端CSN_sys与端0EN_sys接收运行控制信号。第二地址信号进一步被提供给多路选择器201，而运行控制信号进一步被提供给可寻址模块207的运行控制端CSN与0ΕΝ。运行控制端CSN用于允许或禁止可寻址模块207接收地址信号，而运行控制端OEN用于允许或禁止可寻址模块207在数据输出端Q输出数据。
当BIST模块205运行在测试模式时，BIST模块205自动生成包括一组地址值的第二地址信号，该组地址值对应于可寻址模块207中的多个可寻址单元中的至少一部分， 从而实现可寻址模块207的自测试。优选地，第二地址信号包括对应于可寻址模块207中所有可寻址单元的地址值，因而所有的可寻址单元能够被测试。在实际应用中，生成第二地址信号是由BIST模块205的激活端ACT的激活信号触发的，例如，信号的上升沿。激活信号可以由ATE设备提供。
在一个实施例中，BIST模块205还用于对所述可寻址模块207的读出结果执行信号特征分析，以检查可寻址模块207中是否存在任何的缺陷或故障。信号特征分析的结果被输出在端SIG，而指示信号特征分析结束的终止信号被在端END输出。优选地，该电路能够先通过BIST模块205实现对可寻址模块207的自测试。如果在可寻址模块207中发现任何的故障或自测试中断，则该电路能够进一步地通过控制器203实现手动测试。
在该实施例中，控制器203通过I2C接口耦接到多路选择器201与可寻址模块207。 图3示出了使用I2C接口的电路的示例性运行。接下来，将结合图2和3详细说明该电路的运行。本领域技术人员容易理解，其他的通信接口也能够以相同或相似的方式被使用来访问可寻址模块207。
首先，控制器203对I2C接口执行写操作以生成第一地址信号。具体地，在步骤 302中，当接口空闲时，启动消息被由I2C接口的主控模块发送到接口上；这样，I2C接口被主控模块掌控，而耦接到接口的所有其他模块，例如耦接的寄存器组，能够被相应地调用或寻址。之后，在步骤304中，在启动消息之后，具有8位的标准地址字节被立即发送到接口上， 其中该标准地址字节的最低位用于指示写操作。然后，在步骤306中，第一寄存器组211的一个寄存器可以被寻址以进行写操作，从而存储在该寄存器中的地址值被通过多路选择器 201 (假定第一输入通道CHl被选中)提供给可寻址模块207，该地址值构成了第一地址信号的一部分。当地址值被发送完时写操作结束，而在步骤308中，停止消息被由主控模块发送到接口上，从而该接口被释放。
在步骤310中，在接收到第一地址信号之后，可寻址模块207响应于输入的第一地址信号(即，地址值)定位可寻址单元，然后被定位的可寻址单元的数据能够被由控制器203读出，其将进一步地被存储到控制器203的第二寄存器213中。具体地，控制器203对 I2C接口执行读操作，以接收可寻址单元的数据。类似于写操作，在步骤312中，启动信号被 由I2C接口的主控模块发送到接口上，这样，I2C接口被由主控模块掌控，而耦接到接口的所 有其他模块能够被相应调用或寻址。之后，在步骤314中，在启动消息之后，具有8位的标 准地址字节被立即发送到接口上，其中标准地址字节的最低位用于指示读操作。然后，在步 骤316中，第二寄存器组213的一个寄存器可以被寻址以进行读操作，从而该寄存器被耦接 到I2C接口并且存储在可寻址模块207中的数据被转移到所耦接的寄存器。之后，I2C接口 从所耦接的寄存器读取数据。当数据被发送完时读操作结束，而在步骤318中，停止消息被 由主控模块发送到接口上，从而该接口被释放。
通过重复写和读操作，存储在可寻址模块207中的所有可寻址单元的数据能够被 逐个读出并存储在控制器203中，这些数据将被用于诊断可寻址模块207的状态。
图4示出了根据本发明的集成电路400的一个实施例的框图。
如图4中所示，集成电路400包括具有一组可寻址单元的可寻址模块401与多路 选择器403。
在一些实施例中，该可寻址模块401可以是具有多个存储单元的存储器件，例如 R0M、RAM、快闪存储器、反熔丝可编程逻辑阵列、或嵌入式存储器。多个存储单元通常被以阵 列形式排列，这样存储器件包括一些可独立寻址的写入或读出数据的行、列。应认识到，存 储器件还包括用于接收对应于存储单元位置的地址信号的控制逻辑，这样，该控制逻辑确 定在任意给定时刻多个存储单元中的哪个被写入或读出。本领域技术人员可以理解，可寻 址模块401可以是通过共享接口或控制逻辑来访问位置的其他器件。
多路选择器403用于接收多个地址信号，并响应于选择信号而将多个地址信号中 的一个地址信号选择地输出至可寻址模块401。
在一个实施例中，多路选择器403具有用于接收多个地址信号的多个通道。在一 个实施例中，多路选择器403具有两个通道，其中的一个通道用于接收可编程的第一地址 信号，而其中的另一个通道用于接收由BIST模块405提供的第二地址信号。
地址信号被用于选择可寻址模块401中的该组可寻址单元中的一个或多个单元。 在接收到具有特定地址值的一个地址信号后，可寻址模块401将定位与该特定地址值相关 联的一个或多个可寻址单元。
根据前述，集成电路400具有用于接收或选择不同地址信号的多路选择器403，其 中多路选择器403的一个或多个输入通道可以未被BIST模块405占用。以这样的方式，可 寻址模块401被提供了用于接收除了由BIST模块405生成的第二地址信号之外的一个或 多个地址信号的附加的一个或多个输入通道，这使得可以针对可寻址模块401中特定单元 进行手动诊断。手动诊断有助于定位可寻址模块401的故障。
在一个实施例中，集成电路400还包括BIST模块405,其用于提供第二地址信号并 响应于第二地址信号读出可寻址模块401。在一个实施例中，BIST模块405根据嵌入其中 的一定的算法来生成第二地址信号。具体地，BIST模块405在接收到来自自动测试设备的 激活信号后自动地生成第二地址信号。第二地址信号可以包括对应于至少部分的可寻址单 元的一组地址值，用于故障诊断。优选地，BIST模块405还用于基于从可寻址模块401读 出的数据来对可寻址模块401执行信号特征分析。例如，BIST模块405根据一定的算法，例如CRC算法，生成与存储在可寻址模块401中的数据相关联的特定特征。然后，BIST模 块405比较特定特征与读出数据以确定在可寻址模块401中是否有缺陷或故障。本领域技 术人员易于理解，BIST模块405可以是任意的能够结合或不结合用于集成电路芯片的ATE 设备来实现自测试的BIST电路。
本领域技术人员还将容易地理解的是，材料和方法可以变化，同时仍然处于本发 明的范围之内。还应理解的是，除了用来示出实施方式的具体上下文之外，本发明提供了多 种可应用的创造性构思。因此，所附权利要求意在将这些过程、机器、制品、组合物、装置、方 法或者步骤包括在其范围之内。
权利要求
1.一种电路,包括 多路选择器，用于接收多个地址信号，并响应于选择信号而将所述多个地址信号中的一个地址信号选择地输出至可寻址模块，所述可寻址模块具有一组可寻址单元； 控制器，用于生成所述多个地址信号中的第一地址信号以及所述选择信号，并响应于所述第一地址信号读出所述可寻址模块的输出。
2.根据权利要求1所述的电路，其特征在于，所述第一地址信号包含可编程的地址值序列。
3.根据权利要求1所述的电路，其特征在于，所述控制器包括 第一寄存器组，用于存储一组地址值，并将基于该组地址值的所述第一地址信号提供给所述多路选择器。
4.根据权利要求1所述的电路，其特征在于，所述控制器包括 第二寄存器组，用于接收并存储所述可寻址模块的所述输出。
5.根据权利要求1所述的电路，其特征在于，还包括 通信接口，用于将所述控制器通信地耦接至所述可寻址模块与所述多路选择器。
6.根据权利要求5所述的电路，其特征在于，所述通信接口包括I2C接口，USB接口或PCI 接口。
7.根据权利要求1所述的电路，其特征在于，所述控制器还用于比较所述可寻址模块的输出与参考值，并在所述可寻址模块的所述输出不同于所述参考值时输出提示信号。
8.根据权利要求1所述的电路，其特征在于，还包括 内置自测试模块，用于生成所述多个地址信号中的第二地址信号，并响应于所述第二地址信号读出所述可寻址模块。
9.根据权利要求8所述的电路，其特征在于，所述内置自测试模块还用于基于所述可寻址模块的读出结果对所述可寻址模块执行信号特征分析。
10.根据权利要求1所述的电路，其特征在于，所述可寻址模块包括ROM、RAM或快闪存储器。
11.一种集成电路，包括 可寻址模块，其具有一组可寻址单元； 多路选择器，用于接收多个地址信号，并响应于选择信号而将所述多个地址信号中的一个地址信号选择地输出至所述可寻址模块。
12.根据权利要求11所述的集成电路，其特征在于，还包括 内置自测试模块，用于生成所述多个地址信号中的第二地址信号，并响应于所述第二地址信号读出所述可寻址模块。
13.根据权利要求12所述的集成电路，其特征在于，所述内置自测试模块还用于基于所述可寻址模块的读出结果对所述可寻址模块执行信号特征分析。
14.根据权利要求11所述的集成电路，其特征在于，所述可寻址模块包括ROM、RAM或快闪存储器。
全文摘要
本发明公开了一种故障诊断电路以及集成电路。该电路包括多路选择器与控制器。多路选择器用于接收多个地址信号，并响应于选择信号而将所述多个地址信号中的一个地址信号选择地输出至可寻址模块，所述可寻址模块具有一组可寻址单元。控制器用于生成所述多个地址信号中的第一地址信号以及所述选择信号，并响应于所述第一地址信号读出所述可寻址模块的输出。
文档编号G11C29/12GK103021467SQ20111030494
公开日2013年4月3日 申请日期2011年9月27日 优先权日2011年9月27日
发明者王宏伟, L·莫利纳里 申请人:意法半导体研发(深圳)有限公司, 意法半导体股份有限公司