专利名称：一种电场调制型随机存储单元阵列及存储器的制作方法
技术领域：
本发明涉及一种电场调制型随机存取存储器技术领域，具体的说，本发明涉及一种电场调制型随机存储单元阵列及电场调制型随机存储器。
背景技术：
动态随机存储器(DRAM)是当前计算机的重要组成部分，通常也被人们称为内存。 DRAM单元结构十分简单，由一个晶体管和一个电容组成。但由于电容存在漏电现象，因此存储单元需要进行周期性的刷新。如果存储单元未进行刷新，单元中的信息就会丢失，这就是通常所说的存储数据具有易失性。为了解决DRAM数据易失性的问题，人们提出了许多新型的非易失性随机存储器，如磁随机存储器(MRAM)、铁电随机存储器(FRAM)、相变随机存储器(PRAM)和阻变随机存储器(RRAM)等。然而，由于本身存在的一些问题，上述随机存储器目前还无法实现大规模的产业化。通过电场调控，该存储单元可以在不同电阻态实现可逆转变。该存储单元具有结构简单、单元尺寸小、功耗低以及信噪比高等优点。而实用化的存储器均为大规模的存储器阵列，并且还需要与大规模存储器阵列相匹配的读写电路。因此，本发明提出一种能够支持电场调制型存储单元的阵列设计方案以及与其相匹配的读写电路。
发明内容
本发明的一个目的在于提供一种新型电场调制型存储单元的阵列和随机存储器， 所述存储器包括新型电场调制型存储单元的阵列和相应的读写电路。本发明的目的是通过以下技术方案实现的根据本发明的一个方面，提供一种新型的电场调制型存储单元的阵列。所述存储阵列的存储单元采用无晶体管结构。所述存储单元依靠依次沉积于衬底上的底层、功能层、缓冲层、绝缘层和导电层来实现数据的存储。通过施加电压于底层和缓冲间，可以改变导电层的电阻率，进而实现数据的读和写。每个单元和4条金属导线相连。 其中两条金属导线用于数据的读取，另两条金属导线用于数据的写入。两条数据读取金属导线相互垂直，用于选择交叉处的存储单元进行数据读取；两条数据写入金属导线也相互垂直，用于选择交叉交的存储单元进行数据写入。存储阵列由存储单元组成，并由十字交叉的读取和写入金属导线构成网状结构。根据本发明的另一个方面，提供一种新型的电场调制型存储单元的阵列。所述存储阵列的存储单元采用无晶体管结构。所述存储单元依靠依次沉积于衬底上的底层、功能层和导电层来实现数据的存储。通过施加电压于底层和导电间，可以改变导电层的电阻率，进而实现数据的读和写。每个单元和4条金属导线相连。其中两条金属导线用于数据的读取，另两条金属导线用于数据的写入。两条数据读取金属导线相互垂直，用于选择交叉处的存储单元进行数据读取；两条数据写入金属导线也相互垂直，用于选择交叉交的存储单元进行数据写入。存储阵列由存储单元组成，并由十字交叉的读取和写入金属导线构成网状结构。另外，类似于上述所用读写结构，本发明提出的存储单元多层膜还可以采用底层、基片衬底、功能层、缓冲层、绝缘层和导电层结构。另外，类似于上述所用读写结构，本发明提出的存储单元多层膜还可以采用底层、基片衬底、功能层和导电层结构。另外，类似于上述所用读写结构，本发明提出的存储单元多层膜还可以采用底层、功能衬底层、缓冲层、绝缘层和导电层结构。另外，类似于上述所用读写结构，本发明提出的存储单元多层膜还可以采用底层、功能衬底层和导电层结构。根据本发明的另一个方面，提供一种新型的电场调制型存储单元的阵列。其中存储单元中的电场不采用垂直方向施加方式，而采用面内施加方式。其结构为底层、功能衬底层、绝缘层和导电层结构。是电场施加电极在功能层面内两端，进而实施面内电场的施加。另外，类似于上述所用读写结构，本发明提出的存储单元多层膜还可以采用底层、功能衬底层和导电层结构。根据本发明的又一个方面，提供又一种新型的电场调制型存储单元的阵列。所述存储阵列的存储单元采用具有晶体管结构。所述存储单元依靠依次沉积于晶体管上方的底层、功能层、缓冲层、绝缘层和导电层来实现数据的存储。通过晶体管栅极的金属连接导线和读取数据金属线或写入数据金属线配合对存储单元进行选择。晶体管栅极的金属连接和读取数据金属线以及写入数据金属线相互垂直，用于选择交叉处的存储单元进行数据读取或写入。存储阵列由存储单元组成，并由十字交叉的读取和写入金属导线构成网状结构。本发明还提供了含有上述三种新型的电场调制型存储单元的阵列的随机存储器， 所述随机存储器还包括行解码器、灵敏放大器和列解码器、寄存器、控制电路、读写驱动、寄存器和输入、输入端口等。与现有技术相比，本发明具有下列技术效果I、器件使用寿命长。3、有利于进一步降低器件功耗。4、能够提高数据写入速度。5、能够提高数据写入的可靠性。6、制作工序较少，工艺较简单。
图1A、1B、1C、1D、1E、1F、1G、1H是八种电场调制型存储单元的核心结构示意图；图 2A1、2A2、2A3、2B1、2B2、2B3、2C1、2C2、2C3、2D1、2D2、2D3、2E1、2E2、2E3、2F1、 2F2、2F3、2G1、2G2、2G3、2G4、2G5、2G6是对应于图的七种电场调制型存储单元的核心结构剖面图和俯视图；图3是基于图I和图2中所述的七种电场调制型存储单元的阵列示意图；图4A、4B、4C是具有晶体管的电场调制型存储单元的结构剖面图和俯视图；图5A、5B是具有晶体管的电场调制型存储单兀的两种阵列不意图6是本发明的基于电场调制型存储单元的随机存储器的整体结构示意图；图7a为本发明的纳米多层膜结构示意图；图 7b 为结构 A B0L 1/SUB/B FL/IS0/NM(or FM, or AFM) /CAP ；图 7c 为结构 B SUB/B0L 2/FCL/IS0/NM(or FM, or AFM) /CAP ；图 7d 为结构 C SUB/B0L 2/FCL/BFL/IS0/NM(or FM, or AFM) /CAP ；图 7e 为结构 D SUB/B0L 2/FCL/FM1/NM/FM2/AFM/CAP ；图 7f 为结构 E SUB/B0L 2/FCL/FM/AFM/CAP ；图 7g 为结构 F SUB/B0L 2/FCL/FM1/NM/FM2/CAP ；图7h 为结构 G SUB/B0L 2/FCL/FM/CAP ；图 7i 结构 H B0L 1/SUB/FM1/NM/FM2/AFM/CAP ；图7j 为结构 I :B0L 1/SUB/FM/AFM/CAP ；图 7k 为结构 J B0L 1/SUB/FM1/NM/FM2/CAP ；图71 为结构 K BOL 1/SUB/FM/CAP ；图8a为本发明实施例I的纳米多层膜的结构示意图；图8b为器件电阻R随外加电场E变化关系意图。图9a本发明实施例2的纳米多层膜的结构示意图；图9b为中间导电层为磁性金属Co75Fe25的器件电阻R随外加电场E变化关系不意图；图9c为中间导电层为Co75Fe25，外加变化的电场E与纳米多层膜电阻R的测量结果示意图，并在测量的同时施加IkOe的磁场；图9d为中间导电层为5nm的Al膜，外加变化的电场E与纳米多层膜电阻R的测
量结果示意图；图9e为中间导电层为5nm的IrMn反铁磁合金薄膜，外加变化的电场E与纳米多层膜电阻R的测量结果示意图；图IOa为根据本发明实施例3中以图Ia中的纳米多层膜结构为基础的电场调制型场效应管原理图；图IOb为根据本发明实施例4中以图Ia中的纳米多层膜结构为基础的电场调制型场效应管原理图。图IOc为根据本发明实施例5中以图Ia中的纳米多层膜结构为基础的电场调制型场效应管原理图。图IOd为根据本发明实施例6中以图Ia中的纳米多层膜结构为基础的电场调制
型场效应管原理图。图IOe为根据本发明实施例7中以图Ia中的纳米多层膜结构为基础的电场调制型场效应管原理图。图IOf为根据本发明实施例8中以图Ia中的纳米多层膜结构为基础的电场调制型场效应管原理图。图Ila为根据本发明实施示例3为设计原理以图Ia中的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory, ERAM)原理示意图Ilb为根据本发明实施示例4为设计原理以图Ia 电场驱动型随机存储器(Electric-field-switching Random 示意图；图Ilc为根据本发明实施示例5为设计原理以图Ia 电场驱动型随机存储器(Electric-field-switching Random 示意图；图Ild为根据本发明实施示例6为设计原理以图Ia 电场驱动型随机存储器(Electric-field-switching Random 示意图；图lie为根据本发明实施示例7为设计原理以图Ia 电场驱动型随机存储器(Electric-field-switching Random 示意图；图Ilf为根据本发明实施示例8为设计原理以图Ia 电场驱动型随机存储器(Electric-field-switching Random 示意图。
中的纳米器件为存储单元的 Access Memory, ERAM)原理
中的纳米器件为存储单元的 Access Memory, ERAM)原理
中的纳米器件为存储单元的 Access Memory, ERAM)原理
中的纳米器件为存储单元的 Access Memory, ERAM)原理
中的纳米器件为存储单元的 Access Memory, ERAM)原理
具体实施例方式图I (图IA-图1H)是六种电场调制型存储单元的核心结构示意图，本发明的基于上述电场调制型存储单元的随机存储器具有一种新型的存储器单元架构。在这种架构中， 数据的写入是利用电场对铁电材料中的电极化方向的调控来实现的。这种新的架构则要求存储单元具有特殊的单元结构，如图2和4所示。其中，图2所示单元结构是无晶体管结构， 而图4所示为具有晶体管的形式。对于图示所示的单元结构，其阵列的组成形式如图3所示。而对于具有晶体管的单元，其单元阵列的形式如图5所示。要充分发挥这种新型存储单元的优势，需要与之相匹配的单元结构、阵列结构和读写电路。下面结合附图和实施例对本发明做进一步地描述。[实施例I]本发明提供了另一种新型的电场调制型存储单元的阵列。图2A(图2A1、图2A2、 图2A3)示例性的给出了所述阵列单元的结构示意图。所述单元中多层膜中导电层通过Ia和Ib与2a和2b相连。缓冲层通过Ic与2c 相连。底层通过Id和2d相连。所述单元中多层膜分别通过la，lb，Ic和Id和2a，2b，2c和2d相连。2a和2d为金属导线，用于将所有的存储单元相连。2a和2d处于同一层且相互平行。2b和2c为过渡
金属层。所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且相互平行。所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压， 进而得到高阻态“ I ”或低阻态“O”。
所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“O” “和 “I”的存储。基于此单元结构，按图3的形式构成了存储单元阵列。其中，每个单元分别与4条金属线相连。2a和4a金属线用于数据的读取，分别对应于RLl和RL0，如图3所示。进行数据读取时，在RLl上施加合适的正电压，进而将单元中的数据读取出来。4b和2d金属线用于数据的写入，分别对应于WLO和WL1，如图4所示。进行数据写入时，WLO和WLl间施加合适的电压对功能层中的电耦极矩进行翻转，进而实现导电层的数据的写入。为了在WLl 和WLO间实现压，可以将WLO接地，而WLl导线上施加一个正电压。为了在WLl和WLO间实现负电压，可以将WLl接地，而WLO导线上施加一个正电压。[实施例2]本发明提供了一种新型的电场调制型存储单元的阵列。图2B(图2B1、图2B2、图 2B3)示例性的给出了所述阵列单元的结构示意图。所述单元中多层膜中导电层通过la，Ib和Ic与2a，2b和2c相连。底层通过Id 和2d相连。2a和2d为金属导线，用于将所有的存储单兀相连。2a和2d处于同一层且相互平行。2b和2c为过渡金属层。所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且互相平行。所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压， 进而得到高阻态“ I”或低阻态“O”。所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“O” “和 “I”的存储。基于此单元结构，按图3的形式构成了存储单元阵列。其中，每个单元分别与4条金属线相连。2a和4b金属线用于数据的读取，分别对应于RLl和RL0，如图3所示。进行数据读取时，在RLl上施加合适的正电压，进而将单元中的数据读取出来。4a和2d金属用于数据的写入，分别对应于WLO和WL1，如图4所示。进行数据写入时，WLO和WLl间施加合适的电压对功能层中的电耦极矩进行翻转，进而实现导电层的数据的写入。为了在WLl和 WLO间实现压，可以将WLO接地，而WLl导线上施加一个正电压。为了在WLl和WLO间实现负电压,可以将WLl接地，而WLO导线上施加一个正电压。[实施例3]本发明提供了另一种新型的电场调制型存储单元的阵列。图2C(图2C1、图2C2、 图2C3)示例性的给出了所述阵列单元的结构示意图。所述单元中多层膜中导电层通过Ia和Ib与2a和2b相连。缓冲层通过Ic与2c 相连。衬底背面的底层通过Id和2d相连。所述单元中多层膜分别通过la，lb，Ic和Id和2a，2b，2c和2d相连。2a和2d为金属导线，用于将所有的存储单元相连。2a和2d处于同一层且相互平行。2b和2c为过渡
金属层。所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且相互平行。所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压， 进而得到高阻态“ I ”或低阻态“O”。所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“O” “和 “I”的存储。由其构成的阵列和上述实施例I和2相似，如图3所示。[实施例4]本发明提供了一种新型的电场调制型存储单元的阵列。图2D(图2D1、图2D2、图 2D3)示例性的给出了所述阵列单元的结构示意图。所述单元中多层膜中导电层通过la，Ib和Ic与2a，2b和2c相连。衬底背面的底层通过Id和2d相连。2a和2d为金属导线,用于将所有的存储单兀相连。2a和2d处于同一层且相互平行。2b和2c为过渡金属层。所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且互相平行。所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压， 进而得到高阻态“ I ”或低阻态“O”。所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“O” “和 “I”的存储。由其构成的阵列和上述实施例I和2相似，如图3所示。[实施例5]:本发明提供了另一种新型的电场调制型存储单元的阵列。图2E(图2E1、图2E2、 图2E3)示例性的给出了所述阵列单元的结构示意图。所述单元中多层膜中导电层通过Ia和Ib与2a和2b相连。缓冲层通过Ic与2c 相连。衬底背面的底层通过Id和2d相连。所述单元中多层膜分别通过la，lb，Ic和Id和2a，2b，2c和2d相连。2a和2d为金属导线，用于将所有的存储单元相连。2a和2d处于同一层且相互平行。2b和2c为过渡
金属层。所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且相互平行。所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。
所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压， 进而得到高阻态“ I ”或低阻态“O”。所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“O” “和 “I”的存储。由其构成的阵列和上述实施例I和2相似，如图3所示。[实施例6]:本发明提供了一种新型的电场调制型存储单元的阵列。图2F(图2F1、图2F2、图 2F3)示例性的给出了所述阵列单元的结构示意图。所述单元中多层膜中导电层通过la，Ib和Ic与2a，2b和2c相连。衬底背面的底层通过Id和2d相连。2a和2d为金属导线,用于将所有的存储单兀相连。2a和2d处于同一层且相互平行。2b和2c为过渡金属层。所述过渡金属层2b和2c电极分别通过导通孔3a和3b与导线4a和4b相连。其中，4a和4b为金属导线，用于将所有的存储单元相连。4a和4b处于同一层且互相平行。所述2a和4b导线相互垂直，用于对相交处的单元进行数据的读取。所述2a和4b导线用于读取数据时，在2a和4b之间通过小流并测量两端的电压， 进而得到高阻态“ I ”或低阻态“O”。所述4a和2d导线相互垂直，用于对相交处的单元进行数据的写入。所述4a和2d导线用于实现数据的写入。写入数据时，通过在4a和2d之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“O” “和 “I”的存储。由其构成的阵列和上述实施例I和2相似，如图3所示。[实施例7]:根据实施例1，其中存储单元中的电场不采用垂直方向施加方式，而采用面内施加方式。其结构如图2G(图2G1、图2G2、图2G3、图2G4、图2G5、图2G6)所示，其中电场施加电极在功能层面内两端，进而实施面内电场的施加。[实施例8]:本发明提供又一种新型的电场调制型存储单元的阵列。图4(图4A、图4B、图4C) 示例性的给出了所述阵列单元的结构示意图。所述单元中多层膜的底层通过导通孔3a和晶体管的漏极2c相连。所述单元中晶体管的源极通过Ia和导线2a相连。导线2a将所有的晶体管的源极相连并接地。所述晶体管的栅极通过Ib和导线2b相连。导线2b将所有单元中的栅极相连。所述单元中多层膜的底层通过导通孔4d和金属线5c相连。导电层通过导通孔4c 和金属线5c相连。金属线5c接地。所述单元中多层膜中导电层通过4a和5b相连。缓冲层通过4a与5a相连。所述单元中5a和5b分别通过6a和6b和金属线7a和7b相连接。金属线7a和 7b处于同一层中且相互平行。
9
所述金属线7a和7b均与金属线2b相互垂直。其中，7a和2b用于数据的写入； 7b和2b用于数据的读取。所述7b和2b导线用于读取数据时，在7a和2b之间通过小流并测量两端的电压， 进而得到高阻态“ I ”或低阻态“O”。所述7a和2b导线用于实现数据的写入。写入数据时，通过在7a和2b之上施加合适的正、负电压在功能层中产生电场，来改变导电层的电阻率，进而实现数据的“O” “和 “I”的存储。基于此单元结构，按图5A的形式构成了存储单元阵列。其中，每个单元分别与3 条可操作金属线以及一条地线相连。金属线2b对应于图6中的WRL，用于和读取金属线或写入金属线形成十字交叉结构进而对存储单元进行先择。WRL用于打开单元底部的晶体管。 7b和2b金属线用于数据的读取，其中7b对应于RL金属线，如图5A所示。进行数据读取时，在WRL上施加合适的正电压，进而将单元中晶体管打开。同时， 在RL上施加正电压对所先选择的单元中的数据进行读取。7a和2b金属线用于数据的读取，其中7a对应于WL金属线，如图5A所示。进行数据写入时，在WRL上施加合适的正电压，进而将单元中晶体管打开。同时，在WL上施加电压对所先选择的单元中的数据进行写入。WL和WRL金属线之间施加合适的电、负压对功能层中的电耦极矩进行翻转，进而实现导电层的数据的写入。[实施例9]:根据实施例8提出的阵列单元结构，按如图5B构成的阵列。其中，每个单元分别与3条可操作金属线。另外，每个晶体管的源极都直接通过金属导通孔接地。[实施例10]:根据本发明的一个实施例，提供了一种基于实施例I中提出新型的电场调制型存储单元阵列的随机存储器。图6示出了本实施例的随机存储器的整体结构示意图，包括基本行解码器、灵敏放大器和列解码器、寄存器、控制电路、读写驱动、寄存器和输入、输入端口等。本实施例中的存储阵列及其读写电路可以采用以上各实施例所记载的存储阵列和相应的读写电路。值得指出的是，该实施例中的结构图只是根据存储器设计的一个特殊的例子，对该结构图所做的一些改变比如说改变阵列的结构，改变布线的方式等在本结构设计精神之内的改变都应该包含在并且属于该实施例的设计。[实施例11]:根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例2中提出新型的电场调制型存储单元阵列的随机存储器。[实施例12]:根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例3中提出新型的电场调制型存储单元阵列的随机存储器。[实施例13]:根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例4中提出新型的电场调制型存储单元阵列的随机存储器。[实施例14]:
根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例5中提出新型的电场调制型存储单元阵列的随机存储器。[实施例15]:根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例6中提出新型的电场调制型存储单元阵列的随机存储器。[实施例16]:根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例7中提出新型的电场调制型存储单元阵列的随机存储器。[实施例17]:根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例8中提出新型的电场调制型存储单元阵列的随机存储器。[实施例18]:根据本发明的一个实施例，和实施例10所述类似，提供了一种基于实施例9中提出新型的电场调制型存储单元阵列的随机存储器。其中，本发明上述存储单元可应用下述的纳米多层膜结构。本发明的目的在于提出一种电场调控型纳米多层膜、电场调制型场效应管、开关型电场传感器及电场驱动型随机存储器，以用来在室温下电场调控纳米多层薄膜中获得新型的可逆电致电阻效应，并实现可逆电致电阻效应在电子器件中的应用。该纳米多层膜由下至上依次包括底层、基片、底层、功能层、缓冲层、绝缘势垒层、 中间导电层、覆盖层，其中所述中间导电层为磁性金属、磁性合金或者磁性金属复合层时， 缓冲层和绝缘层可以根据实际需要选择性的添加。所述的中间导电层包括金属层、导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等。所述金属层包括非磁金属层、磁性金属层、反铁磁性层等。当所述的中间导电层非磁金属层或反铁磁性层时，缓冲层和绝缘势垒层必须添加，以便获得较高的信噪比。本发明一种电场调控型纳米多层膜，由下至上依次包括底层；基片衬底；缓冲层绝缘势垒层导电层；顶部覆盖层；其中所述底层为导电材料，作为下电极用于在基片衬底上施加电场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；缓冲层为作为上电极用于在铁电或多铁性材料上施加电场；中间绝缘层为氧化物；顶部覆盖层为保护层，防止中间导电层被氧化。通过在所述的底层和缓冲层(上下电极)之间施加电场， 由于基片衬底(铁电或多铁性材料)的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。在上述纳米多层膜中，所述的底层包括导电金属材料；在上述纳米多层膜中，所述的基片包括铁电或多铁性材料衬底；
在上述纳米多层膜中，所述的缓冲层能够改善基片衬底与多层膜的界面，可作为上电极用于在铁电或多铁性薄膜材料上施加电场；在上述纳米多层膜中，所述导电层能够完美地生长在绝缘势垒层上面，其电导能够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄膜的电极化强度大小及方向的调控。在上述纳米多层膜中，所述的导电层包括非磁金属层、磁性金属层、反铁磁性层、 导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等；在上述纳米多层膜中，所述的非磁金属层由非磁金属或其合金组成，厚度为 2-100nm ；在上述纳米多层膜中，所述的中间导电层是为导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料组成。在上述纳米多层膜中，所述的磁性金属层由磁性金属或其合金制成，厚度为 2-100nm ;或由稀磁半导体材料或半金属材料制成,厚度为2-100nm。在上述纳米多层膜中，所述的磁性金属层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM);间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层(FMl)/非磁性金属层(NM)/第二铁磁性层(FM2)。在上述纳米多层膜中，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FMl)和第二铁磁性层 (FM2)由铁磁性金属或其合金制成，厚度为2 IOOnm;或由稀磁半导体材料或半金属材料制成，厚度为2 lOOnm。在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2 200nm。本发明一种电场调制型纳米多层膜，由下至上依次包括基片衬底；底层；功能层缓冲层绝缘势垒层导电层；顶部覆盖层；其中所述底层为导电材料，作为下电极用于在功能层上施加电场；功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；缓冲层作为上电极用于在铁电或多铁性薄膜材料上施加电场；中间绝缘层为氧化物；顶部覆盖层为保护层，防止中间导电层被氧化。通过在所述的底层和缓冲层(上下电极)之间施加电场。由于功能层(铁电或多铁性材料)的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。在上述纳米多层膜中，所述的基片包括Si衬底、SiC、玻璃衬底或Si-SiO2衬底， MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等。在上述纳米多层膜中，所述的底层包括导电金属材料。
在上述纳米多层膜中，所述的功能层包括铁电或多铁性纳米薄膜，可根据实际需要预先沉积种子层，用于优化与基片衬底的界面，改善铁电或多铁性纳米薄膜的晶体结构。在上述纳米多层膜中，所述的缓冲层能够改善绝缘势垒层和功能层的界面，可作为上电极用于在铁电或多铁性薄膜材料上施加电场。在上述纳米多层膜中，所述导电层能够完美地生长在绝缘势垒层上面，其电导 (电阻)够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄膜的电极化强度大小及方向的调控。在上述纳米多层膜中，所述的导电层包括非磁金属层、磁性金属层、反铁磁性层、 导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等。在上述纳米多层膜中，所述的非磁金属层由非磁金属或其合金组成，厚度为
2-lOOnm。在上述纳米多层膜中，所述的中间导电层是为导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料组成。在上述纳米多层膜中，所述的磁性金属层由磁性金属或其合金制成，厚度为
2-100nm ;或由稀磁半导体材料或半金属材料制成,厚度为2-100nm。在上述纳米多层膜中，所述的磁性金属层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM);间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层(FMl)/非磁性金属层(NM)/第二铁磁性层(FM2)。在上述纳米多层膜中，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FMl)和第二铁磁性层 (FM2)由铁磁性金属或其合金制成，厚度为2 IOOnm ;或由稀磁半导体材料或半金属材料制成，厚度为2 lOOnm。在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2 200nm。本发明提供一种电场调控型纳米多层膜，由下至上依次包括底层基片衬底；磁性层；顶部覆盖层；其中所述底层为导电材料，作为下电极用于在铁电或多铁性材料上施加电场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化。通过在所述的底层和顶部覆盖层(上下电极)之间施加电场，由于基片衬底(铁电或多铁性材料)的电极化强度大小及其方向的改变，影响和改变相邻磁性层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻的产生。在上述纳米多层膜中，所述的基片包括铁电或多铁性材料衬底。在上述纳米多层膜中，所述磁性层能够完美地生长在基片衬底材料上面，其电导能够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄膜的电极化强度大小及方向的调控。
在上述纳米多层膜中，所述的磁性层由铁磁金属或其合金制成，厚度为2-100nm; 或由稀磁半导体材料或半金属材料制成，厚度为2-100nm。在上述纳米多层膜中，所述的磁性层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM);间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层 (FMl)/非磁性金属层(NM)/第二铁磁性层(FM2)。在上述纳米多层膜中，所述反铁磁性层由反铁磁性材料制成，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FMl)和第二铁磁性层 (FM2)由铁磁性金属或其合金制成，厚度为2 IOOnm ;或由稀磁半导体材料或半金属材料制成，厚度为2 lOOnm。在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2 200nm。本发明提供一种电场调控型纳米多层膜，由下至上依次包括基片衬底；底层；功能层磁性层；顶部覆盖层；其中所述的基片衬底为非铁电或多铁性材料；所述底层为导电材料；作为下电极用于在功能层上施加电场；功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化。通过在所述的底层和顶部覆盖层(上下电极)之间施加电场，由于功能层(铁电或多铁性薄膜材料)的电极化强度大小及其方向的改变，影响和改变相邻金属和磁性层的面内电导， 可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。在上述纳米多层膜中，所述的底层包括导电金属材料。在上述纳米多层膜中，所述的基片包括Si衬底、SiC、玻璃衬底或Si-SiO2衬底， MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等。在上述纳米多层膜中，所述的功能层包括铁电或多铁性纳米薄膜。在上述纳米多层膜中，所述磁性层能够完美地生长在功能层的材料上面，其电导能够通过电极化相互作用或者磁电耦合作用受到底部铁电或多铁性薄膜的电极化强度大小及方向的调控。在上述纳米多层膜中，所述的磁性层由铁磁金属或其合金制成，厚度为2-100nm ； 或由稀磁半导体材料或半金属材料制成，厚度为2-100nm。在上述纳米多层膜中，所述的磁性层包括直接或间接钉扎结构，直接钉扎结构包括反铁磁性层(AFM)/铁磁性层(FM);间接钉扎结构包括反铁磁性层(AFM)/第一铁磁性层 (FMl)/非磁性金属层(NM)/第二铁磁性层(FM2)。在上述纳米多层膜中，所述反铁磁性材料包括具有反铁磁性的合金或氧化物。在上述纳米多层膜中，所述铁磁性层(FM)、第一铁磁性层(FMl)和第二铁磁性层 (FM2)由铁磁性金属或其合金制成，厚度为2 IOOnm ;或由稀磁半导体材料或半金属材料制成，厚度为2 lOOnm。在上述纳米多层膜中，所述覆盖层包括由非易氧化金属材料制成的单层或多层薄膜，厚度为2 200nm。本发明提供一种基于电致电阻效应的电场调制型场效应管。根据本发明第一、二、 三、四方面所述的电场调控型纳米多层膜，通过在栅极施加不同的电压，在顶部覆盖层和底层之间形成一定的电场。另在源极和漏极之间施加一定的电压，由于电致电阻效应的产生， 在不同的电场下，多层膜的电阻不同，造成从源极到漏极的电导不同。因此，可以通过栅极电压来调控从源极到漏极的电导或电阻值的大小。本发明提供一种基于电致电阻效应的开关型电场传感器。根据本发明的第一、二、 三、四方面所述的电场调控型纳米多层膜，使得当在外电场作用下，纳米多层膜的电致电阻会发生变化，从而对应的获得高低电阻输出特性。本发明提供一种基于电致电阻效应的、即以电场调控的纳米器件为存储单元的电场驱动型随机存储器(Electric-field-switching Random Access Memory, ERAM)(简称电随机存储器)。本发明提出一种电场调控型纳米多层膜的制备方法，采用磁控溅射并结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法依次沉积底层、缓冲层、绝缘势垒层、导电层及顶部覆盖层；其中所述底层为导电材料，作为下电极用于在铁电或多铁性材料上施加电场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；缓冲层作为上电极用于在铁电或多铁性材料上施加电场；中间的绝缘势垒层为氧化物；顶部覆盖层为保护层，防止中间导电层被氧化；通过在所述的底层和缓冲层之间施加电场，由于基片衬底的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。本发明提出另一种电场调控型纳米多层膜的制备方法，采用磁控溅射并结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法在基片衬底上依次沉积底层、功能层、缓冲层、绝缘势垒层、导电层及顶部覆盖层；其中所述底层为导电材料，作为下电极用于在功能层上施加电场；所述功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；所述缓冲层作为上电极用于在铁电或多铁性薄膜材料上施加电场；所述中间的绝缘势垒层为氧化物；所述顶部覆盖层为保护层，防止中间导电层被氧化，通过在所述的底层和缓冲层之间施加电场，由于功能层的电极化强度大小及其方向的改变，影响和改变相邻导电层的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。本发明提出又一种电场调控型纳米多层膜的制备方法，采用磁控溅射并结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法在基片衬底上依次沉积底层、磁性层及顶部覆盖层；其中所述底层为导电材料，作为下电极用于在铁电或多铁性材料上施加电场；基片衬底为铁电或多铁性材料，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化，通过在所述的底层和顶部覆盖层之间施加电场，由于基片衬底的电极化强度大小及其方向的改变，影响和改变相邻金属层(磁性层)的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。
本发明的提出再一种电场调控型纳米多层膜的制备方法，采用磁控溅射并结合激光辅助沉积、分子束外延、原子层沉积或气相化学反应沉积生长方法在基片衬底上依次沉积底层、功能层、磁性层及顶部覆盖层；其中所述的基片衬底为非铁电或多铁性材料；所述底层为导电材料，作为下电极用于在功能层上施加电场；功能层为铁电或多铁性薄膜，可在电场的作用下改变和调控其电极化强度的大小及其方向；顶部覆盖层作为上电极和保护层，防止中间磁性层被氧化；通过在所述的底层和顶部覆盖层之间施加电场，由于功能层的电极化强度大小及其方向的改变，影响和改变相邻金属层(磁性层)的面内电导，可获得不同电场下不同的电阻态，导致可逆电致电阻效应的产生。图7a示出根据本发明实施例的纳米多层膜，其由下至上依次包括底层102(简称为BOL I)、基片101 (简称为SUB)、底层103 (简称为BOL 2)、功能层104 (简称为FCL)、 缓冲层105 (简称为BFL)、绝缘层106 (简称为ISO)、中间导电层107 (简称为ML)、覆盖层 108(简称为CAP)。以下对各个层进行详细说明。基片101为铁电或多铁性衬底，或一般性衬底包括Si衬底、SiC、玻璃衬底或 Si-SiO2衬底，MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等。在上述的基片衬底中，基片101为铁电或多铁性衬底，包括Pb (Mgl73Nb273)
O3-PbTiO3 (PMN-PT)、BiFeO3 (BFO)、BaTi03、Pb (Zn1/3Nb2/3) O3-PbTiO3 (PZN-PT)、PbTiO3 (PTO)、 SrTiO3(STO)、BiMnO3等铁电或多铁性衬底，厚度为O. I 1mm。在上述纳米多层膜中，所述的基片为一般性衬底，包括Si衬底、SiC、玻璃衬底或 Si-SiO2衬底，MgO单晶衬底、Al2O3单晶衬底或者有机柔性衬底等，厚度为O. I 1mm。在上述纳米多层膜中，底层102为导电金属层。该导电金属层一般米用Cu、Cr、V、 Nb、Mo、Ru、Pd、Ta、W、Pt、Ag、Au 或其合金制作，厚度为 2. O IOOnm0在纳米多层膜中，底层103为导电金属层。该导电金属层一般米用Cu、Cr、V、Nb、 Mo、Ru、Pd、Ta、W、Pt、Ag、Au 或其合金制作，厚度为 2. O IOOnm功能层为104为铁电或多铁性薄膜。该铁电或多铁性薄膜一般包括Pb (Mgl73Nb273)
O3-PbTiO3 (PMN-PT)、BiFeO3 (BFO)、BaTiO3 (BTO)、PbTiO3 (PTO)、SrTiO3 (STO)、BiMnO3 等，厚度为5-500nm ;为了保证功能层比较好且和基片衬底结合较紧密，可以预先沉积SrRu03、TiO2 等种子层。缓冲层105—般采用导电性比较好且和衬底结合较紧密的非磁性金属层(包括单层或者多层)，其材料优选Ta、Ru、Cr、Au、Ag、Pt、Pd、Cu、CuN等,也可以是金属合金或金属复合层，厚度可为2. O lOOnm。绝缘层106 —般为 AlOpMgCKMghZnxCKAlNJaA'MgAlOpZnCKMgSiOpSiOyHf^、 Ti02、Alq3、LB 有机复合薄膜、GaAs> AlGaAs> InAs 等材料制作,优选 MgO、AlOx> MgZnO> AlN 和Alq3、LB有机复合薄膜，厚度一般在为0. 5 10nm。中间导电层107是为铁磁性金属，或直接钉扎结构或间接钉扎结构。“直接钉扎” 是指反铁磁材料层AFM直接和铁磁性层FM接触(简写为AFM/FM)，“间接钉扎”是指在二者之间插入复合层NM/FM(简写为FM1/NM/FM2/AFM)。在上述磁性层107中，铁磁金属包括自旋极化率比较高的铁磁性金属，优选Co、 Fe、Ni ;或者这些铁磁性金属的合金薄膜，优选Co-Fe、Co-Fe-B, NiFeCr或Ni-Fe (如 Ni81Fe19, Co75Fe25)等铁磁性合金，厚度为2. O IOOnm ;或者是诸如GaMnAs、Ga-Mn-N等稀磁半导体材料,或诸如 Co-Mn-Si、Co-Fe-Al、Co-Fe-Si、Co-Mn-Al、Co-Fe-Al-Si、Co-Mn-Ge、 Co-Mn-GaJo-Mn-Ge-Ga^ahSrxMnOy LahCaxMnO3(其中 O < X < I)等半金属材料，厚度为 2. O IOOnm0在上述磁性层107中，反铁磁性层AFM包括具有反铁磁性的合金材料,优选Pt-Mn、 Ir-Mn, Fe-Mn和Ni_Mn，厚度为5 50nm ;或具有反铁磁性的氧化物，优选CoO、NiO,厚度为5 50nm。铁磁性层FM采用自旋极化率比较高的铁磁性金属，优选Co、Fe、Ni ;或者这些铁磁性金属的合金薄膜，优选 Co-Fe、Co-Fe-B> NiFeCr 或 Ni-Fe (如:Ni81Fe19、Co75Fe25) 等铁磁性合金，厚度为2. O IOOnm ;或者是诸如GaMnAs、Ga-Mn-N等稀磁半导体材料， 或诸如 Co-Mn-Si、Co-Fe-Al、Co-Fe-Si、Co-Mn-Al、Co-Fe-Al-Si, Co-Mn-Ge, Co-Mn-Ga, Co-Mn-Ge-Ga、La1^xSrxMnO3> LahCaxMnO3(其中 O < X < I)等半金属材料，厚度为 2. O lOOnm。插在铁磁性层FM和反铁磁性层AFM之间的超薄非磁性金属层匪一般采用Cu、Cr、 V、Nb、Mo、Ru、Pd、Ta、W、Pt、Ag、Au 或其合金制作，厚度为 O. I 5nm。在上述中间导电层是为导电性比较好的非磁性金属层(包括单层或者多层复合金属薄膜)。其材料优选 Ta、Cu、Ti、Ru、Au、Ag、Pt、Al、Cr、V、W、Nb 等，厚度为 2. O IOOnm0在上述中间导电层是为反铁磁性金属层。其材料优选IrMn、FeMn、PtMn、NiMn,厚度为5 50nm。或具有反铁磁性的氧化物，优选CoO、NiO等，厚度为5 50nm。在上述中间导电层是为导电分子材料、拓扑绝缘体材料、或掺杂导电半导体材料等。其材料优选Graphene、掺杂聚乙炔、Sb、Bi_Te、Bi_Se、Sb-Te等导电材料。覆盖层108为不易被氧化且导电性比较好的的金属层(包括单层或者多层复合金属薄膜)，其材料优选Ta、Cu、Ti、Ru、Au、Ag、Pt等，厚度为2. O 200nm,用于保护核心结构不被氧化和腐蚀。
因此，本发明的磁性纳米多层膜结构包括但不限于
结构 A B0L 1/SUB/B FL/IS0/NM(or FM, or AFM) /CAP (图 7b)； 结构 B SUB/B0L 2/FCL/IS0/NM(or FM, or AFM) /CAP (图 7c)； 结构 C SUB/B0L 2/FCL/BFL/IS0/NM(or FM, or AFM) /CAP (图 7d) 结构 D SUB/B0L 2/FCL/FM1/NM/FM2/AFM/CAP (图 7e)；
结构 E SUB/B0L 2/FCL/FM/AFM/CAP (图 7f)；
结构 F SUB/B0L 2/FCL/FM1/NM/FM2/CAP (图 7g)；
结构 G SUB/B0L 2/FCL/FM/CAP (图 7h)；
结构 H B0L 1/SUB/FM1/NM/FM2/AFM/CAP (图 7i)；
结构 I :B0L 1/SUB/FM/AFM/CAP (图 7j)；
结构 J B0L 1/SUB/FM1/NM/FM2/CAP (图 7k)；
结构 K B0L 1/SUB/FM/CAP (图 71)；
示例I :
在磁控溅射设备上以真空优于2 X 10_6Pa，沉积速率为O. 06nm/s，氩气压为O. 07Pa 的条件，直接在(OOl)-PMN-PT铁电氧化物衬底上生长5nm Co75Fe25作为磁性层。接着在 5nm Co75Fe25磁性层上直接沉积6nm Ta作为顶部覆盖层，防止Co75Fe25磁性层的氧化。然后将得到的纳米多层膜放入磁控溅射设备，真空优于2X10_5Pa，沉积速率为10nm/min，氩气压为O. IPa,在6nm Ta覆盖层的顶部沉积IOOnm的Au膜，以备制备顶部电极。最后在
17(001)-PMN-PT铁电氧化物衬底基片的背部直接沉积IOnm Cr、IOOnmAu膜作为背部底层电极，以便施加电场。在接触电极和(OOl)-PMN-PT铁电氧化物衬底基片下表面的Au膜之间施加(_8kV/ cm)至8kV/cm的电场，如图8a所示；图8b为在接触电极和(001)-PMN-PT铁电氧化物衬底基片下表面的Au膜之间施加外加变化的电场E与纳米多层膜的电阻的测量结果示意图。示例2:在磁控溅射设备上以真空优于I X 10_6Pa，沉积速率为O. lnm/s,沉积时氩气压为
O.07Pa的条件，在(OOl)-PMN-PT铁电氧化物衬底基片上沉积Ta(5nm)缓冲层(BFL)。然后在磁控溅射设备上以真空优于2X 10_6Pa，沉积速率为O. 07nm/s，氩气压为O. 07Pa的条件， 直接在缓冲层Ta上沉积厚度为I. Onm的AlOx作为绝缘势垒层。接着在真空优于I X 10_6Pa， 沉积速率为O. lnm/s，沉积氩气压为O. 07Pa的条件下，在I. Onm AlOx的绝缘势垒层上直接沉积5nm的磁性金属Co75Fe25 (或直接沉积5nm的非磁性金属Al,或沉积5nm的反铁磁性层 IrMn)作为中间导电层。在(001)-PMN-PT铁电氧化物衬底下表面溅射IOnm Cr、100nm左右的Au，便于施加电场。在接触电极和(OOl)-PMN-PT铁电氧化物衬底基片下表面的Au膜之间施加(_8kV/ cm)至8kV/cm的电场。如图9a所示；图9b为中间导电层为Co75Fe25，外加变化的电场E与纳米多层膜电阻R的测量结果示意图；图9c为中间导电层为Co75Fe25，外加变化的电场E与纳米多层膜电阻R的测量结果示意图，并在测量的同时施加IkOe的磁场，以便测量分析纳米多层膜的电阻与外加变化的电场，以及外加固定磁场之间的关系。从图中可以看出仍然存在 260%的电阻变化关系。另外从测量结果可以分析出，所加的外磁场并没有对纳米多层膜的R-E曲线造成影响。说明该效应并非起源于磁相互作用。图9d为中间导电层为 5nm的Al膜，外加变化的电场E与纳米多层膜电阻R的测量结果示意图。从图中可以看出仍然存在 100%的电阻变化。也从侧立面说明了该效应的并非来源于磁电相互作用。图 9e为中间导电层为5nm的IrMn薄膜，外加变化的电场E与纳米多层膜电阻R的测量结果示意图。从图中可以看出仍然存在 44%的电阻变化。示例3 :按照示例I和2的方法，利用磁控溅射设备，在(OOl)-PMN-PT铁电基片衬底上依次沉积缓冲层Ta 5nm、绝缘层AlOxInnu中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层Au lOOnm。制作电极首先在制备的纳米多层膜的上面旋涂I μ m厚的ma_N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta ;然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂Iym 厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在导电层Co75Fe25 ;然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂I μ m厚的ma_N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta ;然后再次利用磁控溅射设备沉积Cr 5nm、Au 10nm，二者的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次利用磁控溅射设备，在剥离SiO2后的器件上面沉积Cr IOnm>Au IOOnm ;再一次重复以上光刻步骤,在整个器件表面均勻旋涂I μ m厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极S、栅极g和漏极d。如图IOa所示，场效应管的结构原理结构示意图。按照示例I和2中的测试方法，在栅极g上施加变化的电压Ve，在源极和漏极之间施加Vds，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。示例4 :按照示例I和2的方法，利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备，在Si/Si02衬底上沉积底层金属Cu50nm，然后利用脉冲激光沉积 (PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备沉积功能层(OOl)-PMN-PT铁电氧化物(可根据技术要求预先生长种子层)，接着在PMN-PT铁电氧化物薄膜上依次沉积缓冲层 Ta 5nm、绝缘层AlOxInnu中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。制作电极首先在制备的纳米多层膜的上面旋涂I μ m厚的ma_N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta ;然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂Iym厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在导电层Co75Fe25 ;然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在制备的纳米多层膜的上面旋涂I μ m厚的ma_N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta ;然后再次利用磁控溅射设备沉积Cr 5nm、Au 10nm，二者的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次利用磁控溅射设备，在剥离SiO2后的器件上面沉积Cr 10nm.Au IOOnm ;再一次重复以上光刻步骤，在整个器件表面均匀旋涂I μ m厚的 S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极S、栅极g和漏极d。如图IOb所示，场效应管的结构原理结构示意图。按照示例I和2中的测试方法，在栅极g上施加变化的电压Ve，在源极和漏极之间施加Vds，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。示例5 :按照示例I和2的方法，利用磁控溅射设备，在(001) -PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOxInnu中间导电层Co75Fe255nm和顶部覆盖层 Ta 5nm。最后在(001)-PMN-PT铁电氧化物衬底基片的背面沉积底层Au IOOnm0制作电极首先在制备的纳米多层膜的上面旋涂I μ m厚的ma_N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta ;然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次利用磁控溅射设备，在剥离SiO2后的器件上面沉积Au IOOnm ;再一次重复以上光刻步骤，在整个器件表面均匀旋涂I μ m厚的S1813紫外光刻胶， 利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极S、栅极g和漏极d。如图IOc所示，场效应管的结构原理结构示意图。按照示例I和2中的测试方法，在栅极g上施加变化的电压Ve，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。示例6 :按照示例3方法，利用磁控溅射设备，在(OOl)-PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOxInnu中间导电层Co75Fe 255nm和顶部覆盖层Ta 5nm。最后在(OOl)-PMN-PT铁电氧化物衬底基片的背面沉积底层Au lOOnm。制作电极首先在制备的纳米多层膜的上面旋涂 I μ m厚的ma_N440紫外光刻负胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta ;然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在整个器件表面均匀旋涂 I μ m厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，即在绝缘层SiO2进行打孔，刻蚀深度至缓冲层Ta。然后将器件放入丙酮中去除光刻胶； 再一次利用磁控溅射设备，在器件上面沉积Au IOOnm;再一次重复以上光刻步骤，在整个器件表面均匀旋涂I μ m厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极S、栅极g和漏极d。如图IOd所示，场效应管的结构原理结构示意图。按照示例I和2中的测试方法，在栅极g上施加变化的电压\，在源极和漏极之间施加Vds，通过不同的电压对源极和漏极之间的电阻进行调制， 从而获得不同的漏极电流，即获得输出特性曲线。示例7 :按照示例I和2的方法，利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备，在Si/Si02衬底上沉积底层金属Cu50nm，然后利用脉冲激光沉积 (PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备沉积功能层(OOl)-PMN-PT铁电氧化物(可根据技术要求预先生长种子层)，接着在PMN-PT铁电氧化物薄膜上依次沉积缓冲层 Ta 5nm、绝缘层A10xlnm、中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。制作电极首先在制备的纳米多层膜的上面旋涂I μ m厚的ma_N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta ;然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次利用磁控溅射设备，在剥离SiO2后的器件上面沉积Au IOOnm ； 再一次重复以上光刻步骤，在整个器件表面均匀旋涂Ium厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶， 得到源极S、栅极g和漏极d。如图IOe所示，场效应管的结构原理结构示意图。按照示例I 和2中的测试方法，在栅极g上施加变化的电压在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。示例8 :按照示例I和2的方法，利用脉冲激光沉积(PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备，在Si/Si02衬底上沉积底层金属Cu50nm，然后利用脉冲激光沉积 (PLD)、原子层沉积(ALD)、分子束外延或磁控溅射设备沉积功能层(OOl)-PMN-PT铁电氧化物(可根据技术要求预先生长种子层)，接着在PMN-PT铁电氧化物薄膜上依次沉积缓冲层 Ta 5nm、绝缘层AlOxInnu中间导电层Co75Fe255nm和顶部覆盖层Ta 5nm。制作电极首先在制备的纳米多层膜的上面旋涂 I μ m厚的ma_N440紫外光刻负胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子干法刻蚀法进行刻蚀没有光刻胶覆盖的区域，刻蚀深度截止在缓冲层Ta ;然后再次利用磁控溅射设备沉积绝缘层SiO2，绝缘层SiO2的厚度基本能够将刻蚀区域填平；然后将制备的器件放入丙酮进行光刻胶的剥离；再一次重复以上光刻步骤，在整个器件表面均匀旋涂 Iym厚的ma-N440紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，即在绝缘层SiO2进行打孔，刻蚀深度至缓冲层Ta。然后将器件放入丙酮中去除光刻胶；再一次利用磁控溅射设备，在器件上面沉积Au IOOnm ;再一次重复以上光刻步骤，在整个器件表面均匀旋涂I μ m厚的S1813紫外光刻胶，利用预先制备的光刻板和紫外曝光机进行曝光处理；对紫外曝光后的光刻胶进行显影、定影；使用等离子刻蚀法进行刻蚀没有光刻胶覆盖的区域，最后将器件放入丙酮去除光刻胶，得到源极S、栅极g和漏极d。如图IOf所示，场效应管的结构原理结构示意图。按照示例I和2中的测试方法，在栅极g上施加变化的电压\，在源极和漏极之间施加Vds，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。示例9 :按照示例3方法，利用磁控溅射设备，在(001) -PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层A10xlnm、中间导电层A15nm和顶部覆盖层Ta 5nm。最后在(OOl)-PMN-PT铁电氧化物衬底基片的背面沉积底层IOnm Cr、Au lOOnm。利用示例3 中的微加工方法，制备场效应管的源极S、栅极g和漏极d。按照示例I和2中的测试方法， 在栅极g上施加变化的电压Ve，在源极和漏极之间施加Vds，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。示例10 :按照示例3方法，利用磁控溅射设备，在(001) -PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层A10xlnm、中间导电层Al 5nm和顶部覆盖层Ta 5nm。 最后在(OOl)-PMN-PT铁电氧化物衬底基片的背面沉积底层IOnm Cr,Au lOOnm。利用示例 4中的微加工方法，制备场效应管的源极S、栅极g和漏极d。按照示例I和2中的测试方法，在栅极g上施加变化的电压\，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。
示例11 :按照示例3方法，利用磁控溅射设备，在(001) -PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOxInnu中间导电层IrMn 5nm和顶部覆盖层Ta 5nm。最后在(OOl)-PMN-PT铁电氧化物衬底基片的背面沉积底层IOnm Cr、Au lOOnm。利用示例3中的微加工方法，制备场效应管的源极S、栅极g和漏极d。按照示例I和2中的测试方法，在栅极g上施加变化的电压\，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。示例12 :按照示例3方法，利用磁控溅射设备，在(001) -PMN-PT铁电氧化物衬底基片上依次沉积缓冲层Ta 5nm、绝缘层AlOxInnu中间导电层IrMn 5nm和顶部覆盖层Ta 5nm。最后在(OOl)-PMN-PT铁电氧化物衬底基片的背面沉积底层IOnm Cr、Au lOOnm。利用示例4中的微加工方法，制备场效应管的源极S、栅极g和漏极d。按照示例I和2中的测试方法，在栅极g上施加变化的电压\，在源极和漏极之间施加VDS，通过不同的电压对源极和漏极之间的电阻进行调制，从而获得不同的漏极电流，即获得输出特性曲线。示例13 图Ila是本发明实施例13基于可逆电致电阻效应的电阻随机存储器单元的原理示意图。从图中可以看出，该存储单元包括电致电阻纳米器件、字线(word line)、读位线 (bit line)、写位线(digit line)、地线(ground line)和 I 个晶体管。在ERAM的寻址读出操作中，首先由被选择的字线word line给出一个适当的电平使晶体管工作于导通状态，然后由被选择的读位线bit line相应地导出一个读出电流，该读出电流 ImA,经由纳米存储单元的漏极、源极、晶体管到达地线ground line,从而获得当前纳米存储单元电阻大小，同预先标准值进行比较，得到ERAM单元中存储的数据信息。在ERAM的寻址写入操作中，首先由被选择的字线word line给出一个适当的电平使晶体管工作于导通状态，然后由被选择的写位线digit line施加一个较大的电压(该电压大于电阻的临界翻转电压Vtl),这样就在栅极和底层之间形成电场，由于电致电阻效应， 就可以实现纳米存储单元的高低阻态的变化，这样就完成了对ERAM存储单元数据的写入。以上ERAM存储单元是根据示例3设计原理为基础进行设计，那么同样可以根据示例4、5、6、7、8的设计原理进行设计ERAM存储单元，如图lib、11c、lid、lie、Ilf。根据示例 4、5、6、7、8的设计原理为基础设计的ERAM存储单元，工作原理同图Ila中存储单元类似。 其中图llb、lle、llf中的最底层空白区域对应为基片衬底，是非铁电或多铁性材料。字线、 与位线、读位线、地线等外围电路都应基于基片衬底为基础进行设计制备。以上ERAM存储单元的结构示意图仅标示出核心结构层，其它附属结构层可根据实际情况添加，但仍处于本专利的保护范围之内。本发明提供的提出一种电场调控型纳米多层膜、电场调制型场效应管、开关型电场传感器及电场驱动型随机存储器及制备方法，以用来获得室温下电场调制纳米多层薄膜中的电致电阻效应。本发明通过变化的电场对铁电或多铁性材料的电极化特性的调制，影响和改变导电层的电导，调控器件电阻的变化，从而获得不同的电场对应不同的电阻态。本发明提供的新型电场调制型存储单元的阵列和随机存储器与现有技术相比，具有下列技术效果I、器件使用寿命长。3、有利于进一步降低器件功耗。
4、能够提高数据写入速度。5、能够提高数据写入的可靠性。6、制作工序较少，工艺较简单。当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。
权利要求
1.一种新型的电场调制型存储单元阵列，其特征在于，其存储单元不包括晶体管，所述存储单元依靠依次沉积于衬底上的底层、功能层、缓冲层、绝缘层和导电层来实现数据的存储。通过和导电层相连通的两条金属线实现数据的读取；通过和导电层以及底层相连的两条金属线对功能层进行电场的施加，以实现数据的写入。
2.根据权利要求I所述的电场调制型存储单元阵列，其特征在于，存储单元中的电场不采用垂直方向施加方式，而采用面内施加方式。
3.根据权利要求I所述的电场调制型存储单元阵列，其特征在于，存储单元结构可为 底层、功能层和导电层。
4.根据权利要求I所述的电场调制型存储单元阵列，其特征在于，存储单元结构可为 底层、基片衬底、功能层、缓冲层、绝缘层和导电层。
5.根据权利要求I所述的电场调制型存储单元阵列，其特征在于，存储单元结构可为 底层、基片衬底和导电层。
6.根据权利要求I所述的电场调制型存储单元阵列，其特征在于，存储单元结构可为 底层、功能衬底层、缓冲层、绝缘层和导电层。
7.根据权利要求I所述的电场调制型存储单元阵列，其特征在于，存储单元结构可为 底层、功能衬底层和导电层。
8.根据权利要求1-7中任意一项所述的一种新型的电场调制型存储单元阵列，其特征在于，每个单元分别与4条金属线相连，两条数据读取线RLl和RL2，两条数据写入线WLl和 WL2。进行数据写入时，WLO和WLl间施加合适的电压对功能层中的电耦极矩进行翻转，进而实现导电层的数据的写入。其中，所有的单元的WLO和WLl呈十字交叉网状，所有单元的 RLO和RLl也呈十字交叉网状。因此，通过相应的WLO和WLl可以对相应的单元进行数据的写入；通过相应的RLO和RLl可以对相应的单元进行数据的读取。
9.一种新型的电场调制型存储单元阵列，其特征在于，其存储单元包括晶体管，所述存储单元依靠依次沉积于晶体管上方并的底层、功能层、缓冲层、绝缘层和导电层来实现数据的存储。通过和导电层相连通的两条金属线实现数据的读取；通过和缓冲层连接金属线以及晶体管的栅极连线实现对功能层进行电场的施加，以实现数据的写入。
10.根据权利要求9所述的一种新型的电场调制型存储单元阵列，其特征在于，每个单元分别与三条可操作金属线相连，一条数据读取线RL1，一条数据写入线WL，另一条WRL同时参予数据读取和写入。进行数据读取时，在WRL上施加合适的正电压，进而将单元中晶体管打开。同时，在RL上施加正电压对所先选择的单元中的数据进行读取。进行数据写入时， 在WRL上施加合适的正电压，进而将单元中晶体管打开。同时，在WL上施加电压对所先选择的单元中的数据进行写入。WL和WRL金属线之间施加合适的电、负压对功能层中的电耦极矩进行翻转，进而实现导电层的数据的写入。
11.根据权利要求9所述的一种新型的电场调制型存储单元阵列，其特征在于，每个晶体管采用直接接地的形式。
12.一种包含权利要求8、10和11所述的新型的电场调制型存储单元阵列的随机存储器，其特征在于，所述磁性随机存储器还包括基本行解码器、灵敏放大器和列解码器、寄存器、控制电路、读写驱动、寄存器和输入、输入端口等。
全文摘要
一种新型电场调制型存储单元的阵列和随机存储器，所述存储器包括新型电场调制型存储单元的阵列和相应的读写电路。所述存储单元的阵列中的存储单元可以采用导电层、功能层和底层的结构；也可以采用导电层、绝缘层、缓冲层、功能层和底层的结构。这两种结构均具有2条数据读取线和2条数据写入线。所述新型电场调制型存储单元的阵列中的存储单元也可以采用和晶体管结合的结构，利用晶体管对存储单元进行选择。本发明的随机存储器，包括基本行解码器、灵敏放大器和列解码器、寄存器、控制电路、读写驱动、寄存器和输入、输入端口等。本发明提出的随机存储器是一种全新的存储器。其具有结构简单、器件使用寿命长以及功耗低的优点。
文档编号G11C11/4096GK102593141SQ20111030481
公开日2012年7月18日 申请日期2011年9月26日 优先权日2011年9月19日
发明者于国强, 陈怡然, 韩秀峰 申请人:中国科学院物理研究所