专利名称：存储设备中的失真估计和消除的制作方法
技术领域：
本申请主要涉及存储设备，具体涉及用于对存储设备中的失真进行估计和补偿的方法和系统。
背景技术：
多种存储设备，例如闪存和动态随机存取存储器(DRAM)，使用模拟存储单元阵列来存储数据。例如，在2003年4月在IEEE学报91卷第4期第489-502页由Bez等人发表的“Introduction to Flash Memory”中，描述了闪存设备,该文献在此处以援引方式全部纳入本文。在此类存储设备中，每个模拟存储单元通常包括一个晶体管，该晶体管保持了一定数量的电荷，所述电荷表示 存储在所述存储单元中的信息。写入一特定存储单元的电荷影响所述存储单元的“门限电压”，也即，需要施加电压到存储单元以使得所述存储单元传导一定数量的电流。—些存储设备，通常称为“单层单元”(SLC)设备，在每个存储单元中存储单比特信息。通常，所述存储单元的可能的门限电压的范围被分为两个区域。落入这两个区域中的一个区域的电压值代表比特值“0”，而属于另一个区域的电压值代表“I”。更高密度的设备，通常称为“多层单元”(MLC)设备，每个存储单元存储两个或更多个比特。在多层单元中，门限电压的范围被分为多于两个区域，其中每个区域代表多于一个比特。例如，在纽约州纽约市举办的1996年IEEE国际电子器件大会(IEDM)的学报上的第 169-172 页上由 Eitan 等人发表的“Multilevel Flash Cells and their Trade-Offs^,描述了多层闪存单元和设备，该文献在此以援引方式全部纳入本文。该文献对数种多层闪存单元进行比较，例如共地型、DINOR型、AND型、NOR型和NAND型存储单元。Eitan等人在1999年9月21至24日在日本东京举行的固态器件与材料国际会议(SSDM)的学报的第522至 524页发表的“Can NR0M, a2-bit, Trapping Storage NVM Cell, Give a Real Challengeto Floating Gate Cells ”描述了另一种模拟存储单元，称为氮化物只读存储器(NROM)，该文献在此以援引方式纳入本文。在2002年2月3日 7日在美国加州旧金山市举办的IEEE国际固态电子器件学会(ISSCC 2002)的学报的第100-101页由Maayan等人发表的“A 512 Mb NROM Flash Data Storage Memory with 8 MB/s Data Rate” 中，描述了 NROM存储单元，其在此处以援引方式纳入本文。模拟存储单元的其他示例性类型为，铁电RAM(FRAM)单元、磁RAM(MRAM)单元、电荷捕获闪存(CTF)和相变RAM(PRAM，也称为相变存储器PCM)单元。例如，在2004年5月16日至19日在塞尔维亚和黑山的Nis举办的第24届微电子国际学会(MIEL)学报第一卷第377-384 页上由 Kim 和 Koh 发表的“Future Memory Technology including Emerging NewMemories”中，描述了 FRAM、MRAM和PRAM单元，其在此处以援引方式全部纳入本文。读取自模拟存储单元的门限电压值有时会失真。这种失真有各种不同的原因，例如耦合自相邻存储单元的电场、由阵列中其他存储单元上的存储存取操作而导致的干扰噪声、以及由于设备老化导致的门限电压漂移。一些常见的失真机制已由Bez等人在上文所引用的文章中进行了描述。在2002年5月的I EEE电子器件快报(23:5)第264-266页上发表的“Effects of Floating Gate Interference on NAND Flash Memory Cell Operation，，中，Lee等人还描述了在失真效应，其在此处以援引方式全部纳入本文。美国专利5，867，429，描述了一种用于对在高密度闪速可电擦除可编程只读存储(EEPROM)单元阵列中的浮置栅极之间耦合的电场进行补偿的方法，其公开内容在此以援引方式全部纳入本文。根据所公开的方法，对一个存储单元的读取是通过首先读取所有与正被读取的存储单元场耦合的存储单元的状态来补偿。然后将与每个耦合的存储单元的状态或浮置栅极电压相关的数目，乘以存储单元之间的耦合比。在每个存储单元的各状态之间的断点电平是由一个补偿了耦合自相邻存储单元的电压的量来调整的。
发明内容
本发明的实施方案提供了一种用于操作存储器的方法，包括:将数据作为相应的第一电压电平存储在所述存储器的一组模拟存储单元中，所述第一电压电平选自可能的值的集合；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，该第二电压电平受到交叉耦合干扰的影响，该交叉耦合干扰导致所述第二电压电平不同于所述相应的第一电压电平；处理所述第二电压电平以获得相应的硬判决，每个硬判决均对应于所述第一电压电平的可能的值中的相应值；基于所述第二电压电平和所述相应的硬判决估计交叉耦合系数，该交叉耦合系数量化所述模拟存储单元之间的交叉耦合干扰；以及使用所估计的交叉耦合系数，从所读取的第二电压电平重构存储在该组模拟存储单元中的数据。在一些实施方案中，估计交叉耦合系数包括使用块估计过程处理所述第二电压电平和所述相应的硬判决。替代地，估计交叉耦合系数包括使用收敛到所述交叉耦合系数的序列估计过程以循序扫描所述第二电压电平以及所述相应的硬判决。估计交叉耦合系数可以包括采用一个减少在所述所读取的第二电压电平和所述相应的硬判决之间的距离度量的估计过程。在一个实施方案中，所述方法包括既基于读取自第一模拟存储单兀的第二电压电平又基于读取自第二模拟存储单元的第二电压电平，估算在所述存储器中由所述第一模拟存储单元导致的针对所述第二模拟存储单元的交叉耦合干扰。在另一个实施方案中，重构数据包括使用如下过程之一将所述交叉耦合干扰从所述第二电压电平中除去，所述过程为:线性均衡过程、判决反馈均衡(DFE)过程、最大后验(MAP)估计过程以及最大似然序列估计(MLSE)过程。在又一个实施方案中，估计交叉耦合系数与重构数据包括在第一处理阶段中估计所述交叉耦合系数，并且在后继于所述第一处理阶段的第二处理阶段中消除所估计的交叉耦合干扰。在又一个实施方案中，估计交叉耦合系数与重构数据包括将所估计的交叉耦合系数用于所述第二处理阶段的后继情况，并且仅当未能重构所述数据时才重复所述第一处理阶段。在一个公开的实施方案中，存储数据包括使用纠错码(ECC)编码所述数据，重构数据包括基于所估计的交叉耦合系数计算纠错度量并且使用所述纠错度量解码所述ECC。根据本发明的一个实施方案，还提供了一种用于操作存储器的方法，包括:将数据作为相应的第一电压电平存储在所述存储器的模拟存储单元中，其中所述模拟存储单元的子集具有相关失真；在存储所述数据之后，从所述子集中的一个或多个模拟存储单元读取相应的第二电压电平，该第二电压电平由于所述相关失真而不同于所述第一电压电平；处理读取自所述一个或多个模拟存储单元的第二电压电平，以便估计在所述第二电压电平中的相应失真度(distortion level)；从所述子集中的其他模拟存储单元读取一个第二电压电平；基于所估计的所述子集中的一个或多个模拟存储单元的相应失真度，预测读取自所述其他模拟存储单元的第二电压电平中的失真度；使用预测的失真度，校正读取自所述其他模拟存储单元的第二电压电平；以及基于所校正的第二电压电平，重构在所述其他模拟存储单元中存储的数据。在一些实施方案中，存储单元的子集包括选自下列一组子集类型中的至少一个子集类型:位于公共位线上的存储单元、位于公共字线上的存储单元、具有公共电路的存储单元和彼此位置接近的存储单元。 在一个实施方案中，处理第二电压电平包括仅缓存单个值，该值指示从所述子集中的一个或多个模拟存储单元中读取的第二电压电平的失真度，且其中预测失真度包括基于缓存的所述单个值计算预测的失真度。在另一个实施方案中，预测失真包括追踪对于所述模拟存储单元的子集为共有的失真参数，并且将所述失真参数存储在数据结构中。根据本发明的一个实施方案，还提供了一种用于操作存储器的方法，包括:将数据作为相应的第一电压电平存储在所述存储器的一组模拟存储单元中；在所述存储器中的第一模拟存储单元上执行存储器存取操作；响应于执行的存储器存取操作，从所述存储器中的第二模拟存储单元读取第二电压电平；处理所述第二电压电平，从而估计在所述第二电压电平中的扰动电平(level ofdisturbance)，该扰动电平是由在所述第一模拟存储单元上执行的存储器存取操作所导致；使用所估计的扰动电平，校正所述第二电压电平；以及基于所校正的第二电压电平，重构在所述第二模拟存储单元中存储的数据。在一些实施方案中，存储器存取操作包括选自下列一组操作中的至少一种操作:编程操作、读操作和擦除操作。处理和校正第二电压电平可以包括将所估计的扰动电平与预定义电平作比较，且仅当所估计的扰动电平超过所述预定义电平时才校正所述第二电压电平。在一个实施方案中，校正第二电压电平包括对所述第二模拟存储单元中存储的数据重新编程。在另一个实施方案中，校正第二电压电平包括将存储在所述第二模拟存储单元中的数据复制到不同于所述第二模拟存储单元的其他模拟存储单元中。替代地，校正第二电压电平可包括增大用于将数据存储在所述第二模拟存储单元中的第一电压电平。可以在不对所述数据作存储和读取的空闲时段期间执行对第二电压电平的处理。在一个公开的实施方案中，读取第二电压电平包括从相应的多个第二模拟存储单元读取多个第二电压电平，且处理第二电压电平包括对多个由于存储器存取操作而从已擦除电平转换到已编程电平的第二模拟存储单元进行评估。在另一个实施方案中，存储数据包括将所述数据循序存储在所述模拟存储单元的多个组中，读取第二电压电平包括以逆序读取所述模拟存储单元的多个组，且处理第二电压电平包括估计响应于在所述第一模拟存储单元之前读取的所述组中的模拟存储单元的第二电压对所述第一模拟存储单元导致的扰动电平。根据本发明的一个实施方案，还提供了一种用于操作存储器的方法，包括:将数据作为相应的第一电压电平存储在所述存储器的一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平；识别潜在地导致针对读取自目标模拟存储单元的第二电压电平的失真的模拟存储单元的子集；基于数据被存储在所述模拟存储单元中的相应时间和数据被存储在所述目标模拟存储单元中的时间之间的关系，将所述子集中的模拟存储单元分成多个类；为所述类的每一个估计由该类中的模拟存储单元针对所述目标模拟存储单元中的第二电压电平所导致的相应失真；使用为所述类中的一个或多个类中的每一个所估计的相应失真，校正读取自所述目标模拟存储单元的第二电压电平；以及基于所校正的第二电压电平，重构在所述目标模拟存储单元中存储的数据。在一些实施方案中，存储数据和读取第二电压电平包括应用编程与验证(P&V)过程。在一个实施方案中，分类模拟存储单元包括识别所述子集中的比所述目标模拟存储单元更为新近地将数据存储在其中的模拟存储单元，且其中校正第二电压电平包括基于仅在所识别的模拟存储单元中的失真来校正读取自所述目标模拟存储单元的第二电压电平。在一个替代性的实施方案中，分类模拟存储单元包括:定义第一类，其包括在所述子集中的比所述目标模拟存储单元更为新近地将数据存储在其中的模拟存储单元；第二类，其包括在所述子集中的比所述目标模拟存储单元更早地将数据存储在其中的模拟存储单元；和第三类，其包括在所述子集中的与所述目标模拟存储单元并发地将数据存储在其中的模拟存储单元。在另一个实施方案中，读取第二电压电平、估计失真和校正第二电压电平包括，以第一分辨率处理读取自所述目标模拟存储单元的第二电压电平，并且以比所述第一分辨率更不精确的第二分辨率处理读取自所述子集中的模拟存储单元的第二电压电平。在又一个实施方案中，存储数据包括存储所述数据被存储在所述模拟存储单元时的时间标记，且分类模拟存储单元包括查询所存储的标记。在另一个实施方案中，估计失真包括响应于选自下列一组参数中的至少一个参数来估计失真度，所述参数包括:所述模拟存储单元的编程次数、存储在所述模拟存储单元中的数据、所述模拟存储单元相对于所述目标模拟存储单元的位置以及所述目标存储单元最近已经经历的编程-擦除循环的次数。根据本发明的一个实施方案，还提供了一种用于操作存储器的方法，包括:接受用于存储在所述存储器中的数据；确定相应的第一电压电平，用于对所述存储器的一组模拟存储单元编程，从而使得所述模拟存储单元存储表示所述数据的物理量的相应值；使用确定的第一电压电平对所述组中的模拟存储单元编程；在对所述模拟存储单元编程之后，从相应的模拟存储单元读取第二电压电平并且从所述第二电压电平重构数据。在一些实施方案中，确定第一电压电平包括当将所述数据存储在目标模拟存储单元中时，对由存储在一个或多个其他模拟存储单元中的物理量的值所导致的针对存储在所述目标模拟存储单元中的物理量的值的失真进行估计，并且响应于所估计的失真预先校正用于所述目标模拟存储单元编程的第一电压电平。在另一个实施方案中，重构数据包括:当读取所述第二电压电平时，基于所读取的第二电压电平对由存储在一个或多个其他模拟存储单元中的物理量的值所导致的针对存储在目标模拟存储单元中的物理量的值的失真进行估计；使用所估计的失真校正读取自所述目标模拟存储单元的第二电压电平；并且基于所校正的第二电压电平重构存储在所述目标模拟存储单元中的数据。编程模拟存储单元可以包括验证已编程的第一电压电平。在一些实施方案中，物理量包括电荷。根据本发明的一个实施方案，还提供了一种用于操作存储器的方法，包括:将数据作为相应的第一电压电平存储在所述存储器的一组模拟存储单元中；在存储所述数据之后，从所述组中的模拟存储单元读取第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平；估计读取自所述模拟存储单元中的第二电压电平中的失真度；以及当所估计的失真度违反了预定的失真判据时，将所述数据重新编程到所述存储器的模拟存储单元中。在一些实施方案中，预定的失真判据包括一个定义最大可容忍的失真度的门限。根据本发明的一个实施方案，还提供了一种用于操作存储器的方法，包括:将数据作为相应的第一电压电平存储在所述存储器的一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平；识别潜在地导致针对读取自目标模拟存储单元的第二电压电平的失真的模拟存储单元的子集；估计在所述目标模拟存储单元被编程的第一瞬时由在所述子集中的模拟存储单元导致的针对所述目标模拟存储单元的第一失真度与所述目标模拟存储单元被读取的第二瞬时由在所述子集中的模拟存储单元导致的针对所述目标模拟存储单元的第二失真度之间的差；以及使用所估计的差，校正读取自所述目标模拟存储单元的第二电压电平。根据本发明的一个实施方案，还提供了一种用于操作存储器的方法，包括:将数据作为相应的第一电压电平存储在所述存储器的一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，该第二电压电平受到交叉耦合干扰的影响，该交叉耦合干扰导致所述第二电压电平不同于所述相应的第一电压电平；估计交叉耦合系数，其通过处理所述第二电压电平而将所述模拟存储单元之间的交叉耦合干扰量化；以及使用所估计的交叉耦合系数，从所读取的第二电压电平重构存储在该组模拟存储单元中的数据。在一些实施方案中，既基于读取自第一模拟存储单元的第二电压电平又基于读取自第二模拟存储单元的第二电压电平，评估由第一模拟存储单元针对存储器中第二模拟存储单元导致的交叉耦合干扰。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:接口，其操作性地与包含多个模拟存储单元的存储器通信；以及存储器信号处理器(MSP)，其被耦合到所述接口并且被布置为:将数据作为选自可能的值的集合的相应的第一电压电平存储在一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，该第二电压电平受到交叉耦合干扰的影响，该交叉耦合干扰导致所述第二电压电平不同于所述相应的第一电压电平；处理所述第二电压电平以获得相应的硬判决，每个硬判决均对应于所述第一电压电平的可能的值中的相应值；基于所述第二电压电平和所述相应的硬判决估计交叉耦合系数，该交叉耦合系数量化所述模拟存储单元之间的交叉耦合干扰；以及使用所估计的交叉耦合系数，从所述第二电压电平重构存储在该组模拟存储单元中的数据。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:接口，其操作性地与包含多个模拟存储单元的存储器通信，所述存储器的模拟存储单元的子集具有相关失真；以及存储器信号处理器(MSP)，其被耦合到所述接口并且被布置为:将数据作为相应的第一电压电平存储在所述模拟存储单元中；在存储所述数据之后，从所述子集中的一个或多个模拟存储单元读取相应的第二电压电平，该第二电压电平由于所述相关失真而不同于所述第一电压电平；处理读取自所述一个或多个模拟存储单元的第二电压电平，以便估计在所述第二电压电平中的相应失真度；从所述子集中的其他模拟存储单元读取一个第二电压电平；基于所估计的所述子集中的一个或多个模拟存储单元的相应失真度，预测读取自所述其他模拟存储单元的第二电压电平中的失真度；使用预测的失真度，校正读取自所述其他模拟存储单元的第二电压电平；以及基于所校正的第二电压电平，重构在所述其他模拟存储单元中存储的数据。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:接口，其操作性地与包含多个模拟存储单元的存储器通信；以及存储器信号处理器(MSP)，其被耦合到所述接口并且被布置为:将数据作为相应的第一电压电平存储在一组模拟存储单元中；在所述存储器中的第一模拟存储单元上执行存储器存取操作；响应于执行的存储器存取操作，从所述存储器中的第二模拟存储单元读取第二电压电平；处理所述第二电压电平，从而估计在所述第二电压电平中的扰动电平，该扰动电平是由在所述第一模拟存储单元上执行的存储器存取操作所导致；使用所估计的扰动电平，校正所述第二电压电平；以及基于所校正的第二电压电平，重构在所述第二模拟存储单元中存储的数据。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:接口，其操作性地与包含多个模拟存储单元的存储器通信；以及存储器信号处理器(MSP)，其被耦合到所述接口并且被布置为:将数据作为相应的第一电压电平存储在一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平；识别潜在地导致针对读取自目标模拟存储单元的第二电压电平的失真的模拟存储单元的子集；基于数据被存储在所述模拟存储单元中的相应时间和数据被存储在所述目标模拟存储单元中的时间之间的关系，将所述子集中的模拟存储单元分成多个类；为所述类的每一个估计由该类中的模拟存储单元针对所述目标模拟存储单元中的第二电压电平所导致的相应失真；使用为所述类中的一个或多个类中的每一个所估计的相应失真，校正读取自所述目标模拟存储单元的第二电压电平；以及基于所校正的第二电压电平，重构在所述目标模拟存储单元中存储的数据。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:接口，其操作性地与包含多个模拟存储单元的存储器通信；以及存储器信号处理器(MSP)，其被耦合到所述接口并且被布置为:接受用于存储在所述存储器中的数据；确定相应的第一电压电平，用于对一组模拟存储单元编程，从而使得所述模拟存储单元存储表示所述数据的物理量的相应值；使用所述第一电压电平对所述组中的模拟存储单元编程；在对所述模拟存储单元编程之后，从相应的模拟存储单元读取第二电压电平；并且从所述第二电压电平重构数据。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:接口，其操作性地与包含多个模拟存储单元的存储器通信；以及存储器信号处理器(MSP)，其被耦合到所述接口并且被布置为:将数据作为相应的第一电压电平存储在一组模拟存储单元中；在存储所述数据之后，从所述组中的模拟存储单元读取第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平；估计读取自所述模拟存储单元中的第二电压电平中的失真度；以及当所估计的失真度违反了预定的失真判据时，将所述数据重新编程到所述组中的模拟存储单元中。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:接口，其操作性地与包含多个模拟存储单元的存储器通信；以及存储器信号处理器(MSP)，其被耦合到所述接口并且被布置为:将数据作为相应的第一电压电平存储在所述存储器的一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平；识别潜在地导致针对读取自目标模拟存储单元的第二电压电平的失真的模拟存储单元的子集；估计在所述目标模拟存储单元被编程的第一瞬时由在所述子集中的模拟存储单元导致的针对所述目标模拟存储单元的第一失真度与所述目标模拟存储单元被读取的第二瞬时由在所述子集中的模拟存储单元导致的针对所述目标模拟存储单元的第二失真度之间的差；以及使用所估计的差，校正读取自所述目标模拟存储单元的第二电压电平。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:接口，其操作性地与包含多个模拟存储单元的存储器通信；以及存储器信号处理器(MSP)，其被耦合到所述接口并且被布置为:将数据作为相应的第一电压电平存储在所述存储器的一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，该第二电压电平受到交叉耦合干扰的影响，该交叉耦合干扰导致所述第二电压电平不同于所述相应的第一电压电平；估计交叉耦合系数，其通过处理所述第二电压电平而将所述模拟存储单元之间的交叉耦合干扰量化；以及使用所估计的交叉耦合系数，从所读取的第二电压电平重构存储在该组模拟存储单元中的数据。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:存储器，其包含多个模拟存储单元；以及存储器信号处理器(MSP)，其被耦合到所述存储器并且被布置为:将数据作为选自可能的值的集合的相应的第一电压电平存储在一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，该第二电压电平受到交叉耦合干扰的影响，该交叉耦合干扰导致所述第二电压电平不同于所述相应的第一电压电平；处理所述第二电压电平以获得相应的硬判决，每个硬判决都对应于所述第一电压电平的可能的值中的相应值；估计交叉耦合系数，其基于所述第二电压电平和所述相应的硬判决，对所述模拟存储单元之间的交叉耦合干扰进行量化；以及使用所述交叉耦合系数，从所述第二电压电平重构存储在该组模拟存储单元中的数据。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:存储器，其包含多个模拟存储单元，其中所述存储单元的子集具有相关失真；以及存储器信号处理器(MSP)，其被耦合到所述存储器并且被布置为:将数据作为相应的第一电压电平存储在一组模拟存储单元中；在存储所述数据之后，从阵列的一列中的一个或多个模拟存储单元读取相应的第二电压电平，该第二电压电平由于失真而不同于所述第一电压电平；处理读取自所述一个或多个模拟存储单元的第二电压电平，以便估计在所述第二电压电平中的相应失真度；从所述列中的其他模拟存储单元读取一个第二电压电平；基于所估计的所述列中的一个或多个模拟存储单元的相应失真度，预测读取自所述其他模拟存储单元的第二电压电平中的失真度；使用所预测的失真度，校正读取自所述其他模拟存储单元的第二电压电平；以及基于所校正的第二电压电平，重构在所述其他模拟存储单元中存储的数据。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:
存储器，其包含多个模拟存储单元；以及存储器信号处理器(MSP)，其被耦合到所述存储器并且被布置为:将数据作为相应的第一电压电平存储在一组模拟存储单元中；在所述存储器中的第一模拟存储单元上执行存储器存取操作；响应于执行的存储器存取操作，从所述存储器中的第二模拟存储单元读取第二电压电平；处理所述第二电压电平，从而估计在所述第二电压电平中的扰动电平，该扰动电平是由在所述第一模拟存储单元上执行的存储器存取操作所导致；使用所估计的扰动电平，校正所述第二电压电平；以及基于所校正的第二电压电平，重构在所述第二模拟存储单元中存储的数据。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:存储器，其包含多个模拟存储单元；以及存储器信号处理器(MSP)，其被耦合到所述存储器并且被布置为:将数据作为相应的第一电压电平存储在一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平；识别潜在地导致针对读取自目标模拟存储单元的第二电压电平的失真的模拟存储单元的子集；基于数据被存储在所述模拟存储单元中的相对时间和数据被存储在所述目标模拟存储单元中的时间之间的关系，将所述子集中的模拟存储单元分成多个类；为所述类的每一个估计由该类中的模拟存储单元针对所述目标模拟存储单元中的第二电压电平所导致的相应失真；使用为所述类中的一个或多个类中的每一个所估计的相应失真，校正读取自所述目标模拟存储单元的第二电压电平；以及基于所校正的第二电压电平，重构在所述目标模拟存储单元中存储的数据。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:存储器，其包含多个模拟存储单元；以及存储器信号处理器(MSP)，其被耦合到所述存储器并且被布置为:接受用于存储在所述存储器中的数据；确定相应的第一电压电平，用于对一组模拟存储单元编程，从而使得所述模拟存储单元存储表示所述数据的物理量的相应值；使用所述第一电压电平对所述组中的模拟存储单元编程；在对所述模拟存储单元编程之后，从相应的模拟存储单元读取第二电压电平；并且从所述第二电压电平重构数据。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:存储器，其包含多个模拟存储单元；以及存储器信号处理器(MSP)，其被耦合到所述存储器并且被布置为:将数据作为相应的第一电压电平存储在一组模拟存储单元中；在存储所述数据之后，从所述组中的模拟存储单元读取第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平；估计读取自所述模拟存储单元中的第二电压电平中的失真度；以及当所估计的失真度违反了预定的失真判据时，将所述数据重新编程到所述组的模拟存储单元中。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:存储器，其包含多个模拟存储单元；以及存储器信号处理器(MSP)，其被耦合到所述存储器并且被布置为:将数据作为相应的第一电压电平存储在所述存储器的一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平；识别潜在地导致针对读取自目标模拟存储单元的第二电压电平的失真的模拟存储单元的子集；估计在所述目标模拟存储单元被编程的第一瞬时由在所述子集中的模拟存储单元导致的针对所述目标模拟存储单元的第一失真度与所述目标模拟存储单元被读取的第二瞬时由在所述子集中的模拟存储单元导致的针对所述目标模拟存储单元的第二失真度之间的差；以及使用所估计的差，校正读取自所述目标模拟存储单元的第二电压电平。根据本发明的一个实施方案，还提供了一种数据存储装置，包括:存储器，其包含多个模拟存储单元；以及存储器信号处理器(MSP)，其被耦合到所述存储器并且被布置为:将数据作为相应的第一电压电平存储在所述存储器的一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，该第二电压电平受到交叉耦合干扰的影响，该交叉耦合干扰导致所述第二电压电平不同于所述相应的第一电压电平；估计交叉耦合系数，其通过处理所述第二电压电平而将所述模拟存储单元之间的交叉耦合干扰量化；以及使用所估计的交叉耦合系数，从所读取的第二电压电平重构存储在该组模拟存储单元中的数据。从下文对本发明的实施方案的详述，结合如下附图，将可更完整地理解本发明。
图1是示意性地示出了根据本发明的一个实施方案的用于存储器信号处理的系统的框图；图2是示意性地示出了根据本发明的一个实施方案的存储单元阵列的示意图；图3至图8是示意性地示出了根据本发明的实施方案的用于估计和消除存储单元阵列中的失真的方法的流程图，以及图9是示意性地示出了根据本发明的实施方案的用于在存储单元阵列中刷新数据的方法的流程图。
具体实施例方式概述本发明的实施方案提供了用于估计和补偿在模拟存储单元中的失真的方法和系统。在下文描述的实施方案中，数据被存储为电荷电平，其被写入模拟存储单元阵列。电荷电平确定存储单元的相应的门限电压。存储器信号处理器(MSP)从存储单元读取电压电平，并且自适应地估计包含在其中的失真度。MSP通常产生所校正的电压，以此校正、消除抑或补偿失真。使用所校正的电压重构存储在存储单元中的数据。 本文描述了几种示例性的失真估计和消除方法。一些方法是判决导向的，也即，使用硬判决分割过程的输出。在一些情况下，失真估计过程考虑的是，相对于被干扰存储单元被编程的时刻，潜在干扰存储单元被编程的时刻。其他方法是基于位于存储单元阵列中的同一列(位线)中的其他存储单元的失真，来预测在某个存储单元中的失真。一些公开的方法校正了在失真形成时由阵列中的其他存储单元的操作所导致的扰动噪声。在一些实施方案中，使用编程和验证(P&V)过程对存储单元进行编程，且MSP对在编程时的失真做补偿，或者既对在编程时也对在读存储单元时的失真做补偿。作为对失真进行补偿的补充或替代，MSP可以响应于所估计的失真而执行其他种类的动作。例如，当所估计的失真超过最大的可容忍的失真度时，MSP可以刷新(即，重新编程)数据。本文所描述的失真估计和补偿方法可被用于以几种途径改进存储设备的数据存储性能。例如，可以降低当重构数据时达到的误差概率，可以增大可达到的存储容量，和/或可以延长可达到的数据保持期。改进的性能可以接着用于降低存储设备的成本和复杂度和/或增大它们的编程速度。这些改进在对失真特别敏感的MLC设备中尤其重要。系统描述图1是示意性地示出了根据本发明的一个实施方案的用于存储器信号处理的系统20的框图。系统20可用于不同的主机系统和设备中，例如用于计算设备、蜂窝电话或其他通信终端、可移除存储器模块(“U盘”设备)、数码相机、音乐和其他媒体播放器、和/或任何其他存储和取出数据的系统或设备。系统20包括存储设备24，其将数据存储在存储单元阵列28中。存储阵列28包括多个模拟存储单元32。在本专利申请的上下文中以及在权利要求书中，术语“模拟存储单元”用于描述保持诸如电压或电荷之类的物理参数的连续模拟值的任意的存储单元。阵列28可以包括任何种类的模拟存储单元，举例而言，例如，NAND、N0R和CTF闪存单元、PCM、NR0M、FRAM、MRAM和DRAM单元。存储在存储单元中的电荷电平和/或写入与读出存储单元的模拟电压在本文中统称为模拟值。用于存储在存储设备24中的数据被提供给所述设备并且缓存在数据缓冲器36中。然后所述数据被转换成模拟电压并且使用读/写(R/W)单元40写入存储单元32中，该读/写单元40的功能将在下文中进一步详述。当从阵列28读出数据时,读/写单元40将电荷以及由此的存储单元32的模拟电压转换成数字样本。每个数字样本具有一个或多个比特的分辨率。这些样本被缓存在缓冲器36中。存储设备24的操作和时序均由控制逻辑48所管理。数据进出存储设备24的存储和取出，由存储器信号处理器(MSP) 52执行。如下文将详示，MSP 52使用新颖的方法，以用于估计和降低在存储单元阵列28中的各种不同的失
真效应。在一些实施方案中，MSP 52包括编码器/解码器64，该编码器/解码器64使用ECC对将要写到设备24的数据进行编码，而当把数据从设备24读出时对所述ECC进行解码。信号处理单元60处理被写入设备24和从设备24取出的数据。具体地，信号处理单元60估计对从存储单元32读出的电压有影响的失真。信号处理单元60可以补偿抑或减少所估计的失真的效应。替代地，信号处理单元60可以基于所估计的失真而采取其他种类的行动，在下文将详述。MSP 52包括数据缓冲器72，该数据缓冲器72由信号处理单元60用于存储数据以及用于与存储设备24交互。MSP 52还包括输入/输出(I/O)缓冲器56，该输入/输出(I/O)缓冲器56在所述MSP和所述主机之间形成接口。控制器76管理MSP 52的操作和定时。信号处理单元60和控制器76可以用硬件实现。替代地，信号处理单元60和/或控制器76可以包括运行合适的软件的微处理器，或者硬件和软件元素的组合。
图1中的配置是示例性的系统配置，其纯粹是为概念清楚而示出的。也可以使用任意其他合适的配置。为清楚起见，对于理解本发明的原理并非必要的元件，例如各种接口、寻址电路、定时和定序电路、数据置乱电路和调试电路，均从附图中省略。在图1中所示的示例性系统配置中，存储设备24和MSP 52被实现为两个单独的集成电路(1C)。然而，在替代的实施方案中，所述存储设备和MSP可被集成在单一 IC中或片上系统(SoC)中。在一些实施方式中，单个MSP 52可被连接到多个存储设备24。进一步作为替代，MSP 52的某些或全部功能可以用软件实现，并且由主机系统的处理器或其他元件来执行。实现系统20的某些实施方案的另外的架构性的方面，在上文所引用的美国临时专利申请60/867，399中，并且在以援引方式全部纳入本文中的提交于2007年5月10日的题为 “Combined Distortion Estimation and Error Correction Coding for MemoryDevices”的PCT专利申请中，得以更详细地描述。在典型的写操作中，从主机接收待要写入存储设备24的数据，并将所述数据缓存在I/o缓冲器56中。编码器/解码器64编码所述数据，且所编码的数据通过数据缓冲器72传送到存储设备24。在将数据传送到存储设备用于编程之前，MSP 52可以预处理该数据。在设备24中，数据临时存储在缓冲器36中。读/写单元40将数据转换成模拟电压值，并且将数据写入阵列28的适当的存储单元32中。在典型的读操作中，读/写单元40从适当的存储单元32读出模拟电压值并且将所述电压转换为软数字样本。所述样本被缓存在缓冲器36中，并且传送到MSP 52的缓冲器72。在一些实施方案中，MSP 52的信号处理单元60将电压样本转换为数据位。如上所述，可能的门限电压的范围被分为两个或更多个区域，其中每个区域表示一个或多个数据位的某一组合。当读取存储单元时，信号处理单元60典型地将读取的电压样本的幅度与一组判决门限相比较，以便确定读取的电压所落入的区域，且从而确定存储在存储单元中的数据位。数据块从缓冲器72传送到信号处理单元60，而编码器/解码器64对这些块的ECC进行解码。已解码的数据通过1/0缓冲器56传送到主机。在一些实施方案中，ECC解码器包括软解码器，而信号处理单元60将电压样本转换成用于解码ECC的软解码度量。另外，信号处理单元60使用下文描述的方法估计在所读取的样本中存在的失真。在一些实施方案中，MSP 52在数据被写入存储单元之前将其置乱，并且将从存储单元读取的数据反置乱，以便改进失真估计的性能。存储阵列结构和失真机制图2是示意性地示出了根据本发明的一个实施方案的存储单元阵列28的示意图。虽然图2涉及连接在特定阵列配置中的闪存单元，但本发明的原理也可应用于其他类型的存储单元和其他阵列配置。在上文背景技术部分中所引用的参考文献中，描述了一些示例性的存储单元类型和阵列配置。阵列28的存储单元32被布置在具有多个行和多个列的栅格中。每个存储单元32包括浮置栅极金属氧化物半导体(MOS)晶体管。通过向晶体管的栅极、源极和漏极施加适当的电压电平，可以将一定数量的电荷(电子或空穴)存储在一特定的存储单元中。存储在所述存储单元中的值可通过测量所述存储单元的门限电压来读取，所述门限电压被定义为使所述晶体管导通而需要向所述晶体管的栅极施加的最小电压。所读取的门限电压与存储在所述存储单元中的电荷成比例。
在图2的示例性配置中，每一行中的晶体管的栅极由字线80连接。每一列中的晶体管的源极由位线84连接。在一些实施方案中，例如在一些NOR单元设备中，源极直接连接到位线。在替代的实施方案中，例如在一些NAND单元设备中，位线被连接到多串浮置栅极单元。通常，读/写单元40，通过将变化的电压电平施加到特定的存储单元32的栅极(也即，施加到所述存储单元所连接到的字线)，并且检查所述存储单元的漏极电流是否超过了某一门限(也即，所述晶体管是否导通)，来读取该特定的存储单元32的门限电压。读/写单元40通常向所述存储单元所连接到的字线施加一系列的不同的电压值，并且确定为使漏极电流超过所述门限的最低栅极电压值。通常，读/写单元40同时读取一整行的存储单元，这一整行的存储单元也被称为页。在一些实施方案中，读/写单元40通过将所述存储单元的位线预充电到某一电压电平来测量漏极电流。一旦栅极电压被设定到期望值，漏极电流就使得位线电压经存储单元放电。在施加栅极电压之后的几毫秒，读/写单元40测量位线电压，并且将位线电压与门限进行比较。在一些实施方案中，每个位线84被连接到相应的读出放大器，该读出放大器将位线电流放大并且将该电流转换为电压。使用比较器将被放大的电压与门限进行比较。上文所描述的电压读取方法是一种示例性方法。作为替代，读/写单元40可以使用任何其他适合的方法来用于读取存储单元32的门限电压。例如，读/写单元40可以包括一个或多个模数转换器(ADC)，该模数转换器将位线电压转换成数字样本。存储单元阵列通常被分为多个页，也即，多组同时编程和读取的存储单元。在一些实施方案中，每个页包括阵列的一整行。在替代性的实施方案中，每个行可被分为两个或更多个页。对存储单元的擦除通常在包含多个页的块中执行。典型的存储设备可以包括数千个擦除块。尽管也可以使用其它块尺寸，典型的擦除块是128页的数量级，每个擦除块包括数千个存储单元。存储在存储单元中的电荷电平和读取自存储单元的电压可能包含多种类型的失真，这些失真是由阵列28中的不同的失真机制所导致的。一些失真机制影响了存储在存储单元中的实际电荷，而其他机制使得所读出的电压失真。例如，阵列中的相邻存储单元之间的电交叉耦合会修改特定存储单元中的门限电压。此效应被称为交叉耦合失真。又例如，电荷会随着时间的推移而从存储单元中泄漏。这种老化效应的结果是，所述存储单元的门限电压将随着时间的推移而从最初写入的值漂移。另一种类的失真，通常被称为扰动噪声，是由阵列中的某些存储单元上的存储器存取操作(例如，读、写或擦除操作)而导致的，这引起了对其他存储单元中的非预期的电荷改变。作为又一实例，可以由相邻存储单元(例如在同一 NAND存储单元串中的其他存储单元)中的电荷，通过一种称为背景图案相关性(BH))的效应，来影响特定存储单元的源极_漏极电流。失真估计和消除方法存储单元32中的失真降低了存储设备的性能，例如重构数据时的误差概率、可达到的存储容量以及可达到的数据保持期。性能降低在MLC设备中尤其严重，因为在MLC设备中表示数据的不同电压电平之间的差相对较小。在许多情况下，失真度随着时间的推移而变化，且在一个存储单元和另一个存储单元之间也有所不同。从而，以自适应的方式估计失真并且基于所估计的失真采取行动是很有好处的。MSP 52可以采用各种不同的方法来估计存储单元32中的失真，并且使用所估计的失真度来消除或补偿失真。作为对失真进行补偿的补充或替代，MSP可以基于所估计的失真执行其他种类的动作。例如，MSP可以使用所估计的失真来执行数据刷新判决。在一种典型的实现中，MSP估计各个不同的存储单元组(例如存储页)的失真度。当在一特定页中的失真超过某一可容忍的门限时，MSP对数据进行刷新(也即，重新编程)。又例如，MSP可以使用所估计的失真来评估在某一存储单元或某组存储单元中的可达到的存储容量。基于可达到的容量，MSP可以修改用于在相应的存储单元中存储数据的电压电平的数量和/或ECC。从而，MSP可以自适应地修改存储单元中存储数据的密度，以匹配它们的存储容量，因为它们的存储容量随着时间的推移而改变。使用失真估计用于适配存储设备的存储密度的一些方面在提交于2007年5月10日的题为“Memory Devicewith Adaptive Capacity”的PCT专利申请中得以描述,该文献以援引方式全部纳入本文。再例如，MSP可以基于所估计的失真而修改判决门限，也即将存储单元的可能的电压的范围分成判决区域的门限。MSP可以调整判决门限值以最小化失真度，以最小化解码误差概率或满足任何其他适合的性能条件。MSP也可以修改ECC解码度量，例如对数似然比(LLR)，该解码度量由ECC解码器使用以解码ECC。这样的方法例如在上文所引用的PCT申请“Combined Distortion Estimation and Error Correction Coding for Memory Devices，，中得以描述。图3至8是示意性地示出了根据本发明的实施方案的用于估计和消除存储单元阵列28中的失真的方法的流程图。在下文的说明中，假设MSP逐页地读取存储单元并估计失真度。然而，在替代性的实 施方案中，MSP可以读取并处理任意其他存储单元组。例如，MSP可以处理整个擦除块或甚至单独的存储单元。图3是示意性地示出了根据本发明的一个实施方案的一种用于估计和消除交叉耦合失真的方法的流程图。在一些情况下，例如在闪存中，交叉耦合失真是由存储在邻近存储单元的电荷产生的电场的电磁耦合所导致的。在其他情况下，例如在NROM存储单元中，交叉耦合失真可由其他原因导致，例如由于共享地线导致的存储单元的源电压的上升。读取自受交叉耦合影响的某一存储单元i的电压一般可写为:[Uvi = g(Ci)+f (Ci, Ci)其中g(Ci)表示当所有潜在干扰存储单元均被擦除时从所述存储单元读取的电压，Ci表示在存储单元i中的电荷电平,f (Ci, Ci)表示当存储单元电荷是Ci时的稱合效应，而Ci表示相邻存储单元的电荷电平的集合，j ^ io在一些实际情况下，交叉耦合可以用线性函数来建模，以使得[〕]
i*i其中I^i表示交叉耦合系数，也即，从存储单元j到存储单元i的交叉耦合幅度。系数值有时可以取决于存储单元的电荷电平。在其他情况下，由某一干扰存储单元导致的交叉耦合既取决于干扰存储单元的电荷电平，也取决于被干扰存储单元的电荷电平。在这些情况下，公式[2]可被写为
[3] Vi=Ii0.Ci+f ({ci； CjI , j Φ i)交叉耦合系数值通常可以从一个单元到另一个单元而变化，也可以随着温度、电源电压和其他条件的变化而变化。在读取步骤90，图3的方法始于MSP 52从一存储单元页读取电压。每个读取电压由软样本所表示，也即具有两个或更多个位的分辨率的数字化值。所述MSP从读取的电压值生成硬判决。换句话说，所述MSP逐个存储单元确定最有可能已被写到存储单元中的标称电压电平。MSP可以将每个读取电压和表示不同比特组合的不同标称电压值作比较，并且确定最接近于读取电压的标称电压电平。这种操作通常称为硬分割。在系数估计步骤94，MSP基于读取的电压样本并基于对应的硬判决，估计交叉耦合系数。在大多数实际情况下，大多数硬判决反映了写入存储单元的正确比特组合，只有很少的硬判决是错误的。虽然硬判决的错误概率不足以用于可靠地重构数据，但其通常足以用于可靠地估计系数。MSP可以使用任何适当的估计方法用于估计交叉耦合系数的值。在许多实际情况下，耦合系数值在整个已处理的存储单元组中基本恒定。在这些情况下，MSP可以使用本领域公知的各种不同的块估计技术，这些块估计技术使用软电压样本的整个集合和对应的硬判决来估计交叉耦合系数。替代地，所述MSP可以使用本领域公知的各种不同的循序估计方法，其循序地(例如逐个样本地)处理电压样本和硬判决，并且收敛成交叉耦合系数的期望值。循序估计方法可以包括，例如最小均方(LMS)过程、递归最小二乘(RLS)过程、Kalman过滤过程或者任何其他适合的过程。在一些实施方案下，估计过程试图减少在读取电压和对应的硬判决之间的距离度量(例如欧几里得距离)。
例如，当使用LMS过程时，MSP可以迭代地估算下述表达式
权利要求
1.一种用于操作存储器的方法，包括: 将数据作为相应的第一电压电平存储在所述存储器的一组模拟存储单元中； 在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平； 识别潜在地导致针对读取自目标模拟存储单元的第二电压电平的失真的模拟存储单元的子集； 基于数据被存储在所述模拟存储单元中的相应时间和数据被存储在所述目标模拟存储单元中的时间之间的关系，将所述子集中的模拟存储单元分成多个类； 为所述类的每一个估计由该类中的模拟存储单元针对所述目标模拟存储单元中的第二电压电平所导致的相应失真； 使用为所述类中的一个或多个类中的每一个所估计的相应失真，校正读取自所述目标模拟存储单元的第二电压电平；以及 基于所校正的第二电压电平，重构在所述目标模拟存储单元中存储的数据。
2.根据权 利要求1所述的方法，其中存储数据和读取第二电压电平包括应用编程与验证(P&V)过程。
3.根据权利要求1所述的方法，其中分类模拟存储单元包括识别所述子集中的比所述目标模拟存储单元更为新近地将数据存储在其中的模拟存储单元，且其中校正第二电压电平包括基于仅在所识别的模拟存储单元中的失真来校正读取自所述目标模拟存储单元的第二电压电平。
4.根据权利要求1所述的方法，其中分类模拟存储单元包括:定义第一类，其包括在所述子集中的比所述目标模拟存储单元更为新近地将数据存储在其中的模拟存储单元；定义第二类，其包括在所述子集中的比所述目标模拟存储单元更早地将数据存储在其中的模拟存储单元；定义第三类，其包括在所述子集中的与所述目标模拟存储单元并发地将数据存储在其中的模拟存储单元。
5.根据权利要求1所述的方法，其中读取第二电压电平、估计失真和校正第二电压电平包括，以第一分辨率处理读取自所述目标模拟存储单元的第二电压电平，并且以比所述第一分辨率更不精确的第二分辨率处理读取自所述子集中的模拟存储单元的第二电压电平。
6.根据权利要求1所述的方法，其中存储数据包括存储所述数据被存储在所述模拟存储单元时的时间标记,且其中分类模拟存储单元包括查询所存储的标记。
7.根据权利要求1所述的方法，其中估计失真包括响应于选自下列一组参数中的至少一个参数估计失真度，所述参数为:所述模拟存储单元的编程次数、存储在所述模拟存储单元中的数据、所述模拟存储单元相对于所述目标模拟存储单元的位置以及所述目标模拟存储单元最近已经经历的编程-擦除循环的次数。
8.一种数据存储装置，包括: 接口，其操作性地与包含多个模拟存储单元的存储器通信；以及 存储器信号处理器(MSP)，其被耦合到所述接口并且被布置为:将数据作为相应的第一电压电平存储在一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平；识别潜在地导致针对读取自目标模拟存储单元的第二电压电平的失真的模拟存储单元的子集；基于数据被存储在所述模拟存储单元中的相应时间和数据被存储在所述目标模拟存储单元中的时间之间的关系，将所述子集中的模拟存储单元分成多个类；为所述类的每一个估计由该类中的模拟存储单元针对所述目标模拟存储单元中的第二电压电平所导致的相应失真；使用为所述类中的一个或多个类中的每一个所估计的相应失真，校正读取自所述目标模拟存储单元的第二电压电平；以及基于所校正的第二电压电平，重构在所述目标模拟存储单元中存储的数据。
9.根据权利要求8所述的装置，其中所述MSP被布置为:通过应用编程与验证(P&V)过程存储所述数据和读取所述第二电压电平。
10.根据权利要求8所述的装置，其中所述MSP被布置为:识别所述子集中的比所述目标模拟存储单元更为新近地将数据存储在其中的模拟存储单元，且基于仅在所识别的模拟存储单元中的失真来校正读取自所述目标模拟存储单元的第二电压电平。
11.根据权利要求8所述的装置，其中所述MSP被布置为:定义第一类，其包括在所述子集中的比所述目标模拟存储单元更为新近地将数据存储在其中的模拟存储单元；第二类，其包括在所述子集中的比所述目标模拟存储单元更早地将数据存储在其中的模拟存储单元；第三类，其包括在所述子集中的与所述目标模拟存储单元并发地将数据存储在其中的模拟存储单元。
12.根据权利要求8所述的装置，其中所述MSP被布置为:以第一分辨率处理读取自所述目标模拟存储单元的第二电压电平，并且以比所述第一分辨率更不精确的第二分辨率处理读取自所述子集中的模拟存储单元的第二电压电平。
13.根据权利要求8所述的装置，其中所述MSP被布置为:存储在存储数据时该数据被存储在所述模拟存储单元时的时间标记，且查询所存储的标记以对所述模拟存储单元进行分类。
14.根据权利要求8所述 的装置，其中所述MSP被布置为:响应于选自下列一组参数中的至少一个参数来估计失真，所述参数为:所述模拟存储单元的编程次数、存储在所述模拟存储单元中的数据、所述模拟存储单元相对于所述目标模拟存储单元的位置以及所述目标模拟存储单元最近已经经历的编程-擦除循环的次数。
15.一种数据存储装置，包括: 存储器，其包含多个模拟存储单元；以及 存储器信号处理器(MSP)，其被耦合到所述存储器并且被布置为:将数据作为相应的第一电压电平存储在一组模拟存储单元中；在存储所述数据之后，从所述模拟存储单元读取相应的第二电压电平，所述第二电压电平中的至少一些不同于所述相应的第一电压电平；识别潜在地导致针对读取自目标模拟存储单元的第二电压电平的失真的模拟存储单元的子集；基于数据被存储在所述模拟存储单元中的相应时间和数据被存储在所述目标模拟存储单元中的时间之间的关系，将所述子集中的模拟存储单元分成多个类；为所述类的每一个估计由该类中的模拟存储单元针对所述目标模拟存储单元中的第二电压电平所导致的相应失真；使用为所述类中的一个或多个类中的每一个所估计的相应失真，校正读取自所述目标模拟存储单元的第二电压电平；以及基于所校正的第二电压电平，重构在所述目标模拟存储单元中存储的数据。
全文摘要
用于存储设备中的失真估计和消除的方法，包括将数据作为相应的第一电压电平存储在存储器的模拟存储单元中；存储数据后从模拟存储单元读取相应的第二电压电平，至少一些第二电压电平不同于第一电压电平；识别导致读取自目标模拟存储单元的第二电压电平失真的模拟存储单元的子集；基于数据存储在模拟存储单元的时间和数据存储在目标模拟存储单元的时间的关系，将子集中的模拟存储单元分成多个类；为每一个类估计该类中的模拟存储单元针对目标模拟存储单元的第二电压电平所导致的失真；使用为类中的一个或多个类中的每一个所估计的失真，校正读取自目标模拟存储单元的第二电压电平；基于校正的第二电压电平，重构目标模拟存储单元中存储的数据。
文档编号G11C16/26GK103208309SQ201210303689
公开日2013年7月17日 申请日期2007年5月10日 优先权日2006年5月12日
发明者O·沙尔维, N·萨莫, E·格吉, A·梅斯罗斯 申请人:苹果公司