专利名称：一种基于快闪存储器的图像传感器的数据读出电路的制作方法
技术领域：
本发明属于快闪存储器设计技术领域，尤其涉及一种基于快闪存储器的图像传感器的数据读出电路。
背景技术：
快闪存储器有 广泛的应用，并且在整个存储器领域所占比重逐年上升，比如智能手机、平板电脑等移动终端电子设备。快闪存储器是通过其浮栅结构来实现数据的存储，通过编程操作注入电子到浮栅以提高存储单元的阈值电压来实现数据I的存储，通过擦除操作拉出浮栅上的电子以降低存储单元的阈值电压来实现数据O的存储。为了提高快闪存储器的存储容量，一个常用的方法是采用多位存储的方式，即通过控制浮栅上电子的数量和分布来实现2位以上数据的存储。显然，通过无限细分浮栅上电子的数量和分布可以用快闪存储器来实现模拟值的存储。图I是通用NOR构架快闪存储器的阵列结构图，图2所示的是一种可行的快闪存储器所存储模拟值的数字读出电路，对存储单元MO施加一定的读取电压Vwl，通过积分器电路对存储单元的读取电流进行积分并产生输出值Vout，存储单元阈值电压越高，读取电流越小，输出值Vout越小,存储单元阈值电压越低,读取电流越大，输出值Vout越大。更进一步的，可以将快闪存储器作为图像传感器使用，即每一个存储器单元作为一个感光的像素单元，通过将每个像素单元感应到的光信号的强弱转换为注入到像素单元浮栅上电子数量的多少，可以实现对光信号的连续检测和成像，所得到的图像信号可以采用图2所示的读取电路进行读取，将Vout转化为数字值输出，整个转换需要积分与模数转化过程，因此需要较长的转换时间。与CMOS图像传感器相比较，快闪式图像传感器的读出电流更大，在几个到十几个微安数量级，而CMOS图像传感器的读出电流较小，小于一个微安。基于快闪式图像传感器读出电流较大的特点，本发明提出了一种不同于上面所述方法和CMOS图像传感器读出电路的方法，即直接将模拟电流转化为数字值输出。
发明内容
本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。针对上述背景技术中提到的可以将现有快闪存储器作为图像传感器使用，本发明提出来一种相应的功耗更低、速度更快的数据读出电路。本发明提出一种基于快闪存储器的图像传感器的数据读出电路，包括采用通用NOR构架快闪存储器的阵列结构；和多个读出模块，其中所述多个读出模块的输入端与所述阵列结构的多个位线一一相连，其中，每一个所述读出模块包括电流比较器，所述电流比较器的正输入端连接所述位线，负输入端连接由N个开关控制的N个参考电流源，其中，N为正整数，表示模数转换精度位数。本发明采用通用NOR构架快闪存储器的阵列结构，在读取操作时，储存单元栅极加一个固定电压Vread,不同的储存单元将产生不同的电流Icell,储存单元的电流Icell和不同数值的标准参考电流相比较，从而得到储存单元电流的数字值。本发明提出的读出电路结构简单，无需积分器，具有读取速度快、功耗低的优点。本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中图I为通用NOR结构快闪存储器的阵列结构图；图2为已有快闪存储器所存储模拟值的数字读出电路示意图；图3为本发明提出的基于快闪存储器的图像传感器的数据读出电路结构图；·图4为本发明提出的基于快闪存储器的图像传感器的数据读出电路具体实现；和图5八位模数转换实例中电流比较器参考电流输入端的电流值变化示意图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底” “内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。下面结合附图，对优选实施例作详细说明。应该强调的是，下述说明仅仅是示例性的，而不是为了限制本发明的范围及其应用。本发明提出了一种将现有快闪存储器作为图像传感器使用的数据读取电路。该电路无积分器结构，速度快、功耗低，适合众多电路并行使用，能够提高图像传感读取速度。如图3所示是本发明提出的图像信号读取方法结构图，采用通用NOR构架快闪存储器的阵列结构，所有像素单元的源端连接到SL，SL连接到GND。同一行像素单元的栅极连接到一起构成WL,同一列像素单元的漏端接到一起构成BL。整个阵列由η行和m列像素单元构成。图4是图3中读出模块的具体实现。对于N位模数转换精度，
In-!是电流值分别为IMf、2IMf、4IMf. . . 2Ν-2ΙΓ6 ,2ΜΙΓ6 的参考电流源，通过打开或者闭合开关Sc^ Si、S2. . . SN_2、SN_!来控制流过节点nsum的电流Insum。以选中WL3和BL3所在的存储单元Cel 133为例，本发明的工作过程如下图3中，WL3施加一个读取电压Vread。经过一定时间，存储单元可以等效为一个稳定的电流源，其电流值为Irell。图4中，电流比较器的两端输入分别为存储单元的电流Irell和流过节点nsum的电流1_。N位模数转换共需要N次比较。第一次比较，闭合开关Sn+其他开关断开，则流过节点nSUffl的电流为2N_%rf。根 据两种电流值的大小，电流比较器输出“I”或是“0”，此时比较器输出的结果即为模数转换结果的最高位；第二次比较，如果第一次比较中，存储单元的电流Irell大于流过节点nSUffl的电流1_ (1_ = 2^ΙΓ6 ),则本次比较闭合开关SN_2，流过节点η·的电流为与2N_%rf的和，如果第一次比较中，存储单元的电流1。611小于流过节点nSUffl的电流2Ν_%ε ，则本次比较断开开关S.”闭合开关SN_2，流过节点η_的电流为I_ (I_=2N_2IMf)，并根据比较器的比较结果输出转换结果的次高位；在第M次比较时，流过节点η·的电流Insum增大或者减小由比较器的上一次输出决定。如果上一次比较中，存储单元电流Irell大于流过节点nsum的电流Insum，则闭合开关SN_M,增大流过节点nsum的电流Insum存储单元电流1。611小于流过节点nsum的电流1_，则断开开关SN_M+1,闭合开关SN_M,减小流过节点nsum的电流1_，比较结束后，输出转换结果的第M高位；经过共计N次比较后，完成对存储单元中的模拟电流Im11的N位数字转换。以量程为(Γ25. 6μΑ,转换精度为8位，参考电流源Iref=O. I μ A,存储单元的电流为Im11=S. 55 μ A为例。第一次比较，S7闭合，断开其他开关，存储单元的电流为 Ieell (Icen=8. 55 μ Α)小于流过节点 nsum 电流 Insum (Insum = I7=27Iref = 12. 8 μ Α)，数字转换最高位为“O”;第二次比较，S7断开，S6闭合，存储单元的电流为Ieell (Icell=8. 55 μ A)大于流过节点nsum电流Insum (Insim = I6=26Iref = 6. 4 μ A)，数字转换次高位为“I” ；第三次比较，闭合S5，存储单元的电流为Ieell (Icell=8. 55 μ Α)小于流过节点nsum电流1_ (1_ =I6+I5=26Iref+25Iref=9. 6 μ Α)，数字转换第三高位为“O”;第四次比较，断开S5,闭合S4,存储单元的电流为 Iceiidceii=S- 55 μ Α)大于流过节点 risum 电流 Insum(I_=I6+I4=2%ef+2%ef=8 μ A),数字转换第四高位为“I” ;第五次比较，闭合S3，存储单元的电流为Ieell (Icell=S. 55 μ A)小于于流过节点 nsum 电流 Insum (I_ = I6+I4+I3=26Iref+24Iref+23Iref=8. 8 μ Α),数字转换第五高位为“O”;第六次比较，断开S3,闭合S2，存储单元的电流Ieell (Ιμ11=8. 55 μ Α)大于流过节点nsum 电流 Insum (Insum = I6+I4+I2=26Iraf+24Iraf+2%ef=8. 4μ A)，数字转换第六高位为“I”;第七次比较，闭合S1,存储单元的电流Ieell (Icell=8. 55 μ Α)小于流过节点nsum电流1_ (1_ =WIdIP6IreW4IreP2Ire^Iref=SJyA),数字转换次低位为“O”;第八次比较，断开S1,闭合Sci,存储单元的电流Ιμ11(Ιμ11=8. 55 μ Α)大于流过节点nsum电流I_ (Insum = 16+14+12+IQ=2%rf+2%rf+2%ef+IMf=8. 5μ A)，数字转换最低位为“O” ；经过8次比较可以得到数字转换结果“01010100”，八位模数转换过程中电流比较器参考电流输入端的电流值变化如图5，图中虚线为存储单元的电流Irall,实线为流过节点η·的电流Ιη_。从以上过程可知，与传统方法相比，本发明省去了电流积分过程，因此其速度快、功耗低，能够提高图像传感的读取速度。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
权利要求
1.一种基于快闪存储器的图像传感器的数据读出电路，其特征在于，包括 采用通用NOR构架快闪存储器的阵列结构；和 多个读出模块，其中所述多个读出模块的输入端与所述阵列结构的多个位线一一相连，其中，每一个所述读出模块包括 电流比较器，所述电流比较器的正输入端连接所述位线，负输入端连接由N个开关控制的N个参考电流源，其中，N为正整数，表示模数转换精度位数。
全文摘要
本发明提出一种基于快闪存储器的图像传感器的数据读出电路，包括:采用通用NOR构架快闪存储器的阵列结构；和多个读出模块，其中所述多个读出模块的输入端与所述阵列结构的多个位线一一相连，其中，每一个所述读出模块包括电流比较器，所述电流比较器的正输入端连接所述位线，负输入端连接由N个开关控制的N个参考电流源，其中，N为正整数，表示模数转换精度位数。本发明提出的读出电路结构简单，无需积分器，具有读取速度快、功耗低的优点。
文档编号G11C16/26GK102932611SQ20121039173
公开日2013年2月13日 申请日期2012年10月15日 优先权日2012年10月15日
发明者伍冬, 刘辉, 谢南, 高岑岑, 潘立阳 申请人:清华大学