专利名称：一种基于FPGA实现多片Nandflash存储及读取的装置的制作方法
技术领域：
本发明涉及模数转换存储技术和基于FPGA开发设计领域，尤其涉及采用物理性能稳定的Nandflash芯片来设立可靠的可扩展存储机制的技术。
背景技术：
一般存储器控制结构如图1所示:存储器与FPGA的接口主要分为地址线、数据线和控制线，这种方式的好处是可操作性强，读写的时候只要FPGA给出地址，就能对存储器进行精确的控制。但在更多的具体应用中，如声纳系统数据采集中，则希望存储器能准确、稳定的录入数据，而且当声纳系统运行结束后可以回放数据。所以要选择非易失性存储器。非易失性存储器是指关掉供电后，所存储的数据不会消失，可分为两大类产品，SPROM和Flash memory。现在ROM—般只EEPROM (电可擦可编程只读存储器)。EEPROM的优势在于，它很便于经常擦写操作，性能优异，能以较小的单位(例如以字节)擦除或写入。而Nandflash只能进行，以较大区块为单位的擦除或写入，虽然操作没有EEPROM灵活， 但是闪存的成本远较可以字节为单位写入的EEPROM来的低。而且在声纳平台工作期间持续的存储AD的数据，并不需要精确的以字节擦除或写入，以及闪存在成本上的极大优势，所以本设计使用Nandflash作为存储芯片。现有的方案由于存储器件物理性质不稳定，容易发生存储错误，存储控制器很多选用DSP、单片机、ARM等，存储方式不灵活，管脚有限，不能随意的分配管脚数量扩大带宽；现有的方法很难针对本系统的多通道数据存储设计高速存储方案；下面详细列出现有方法的主要缺点:(I)采用一般的存储介质，想要同时满足存储容量和稳定的物理性质比较困难；本设计的ADC板是应用在运动平台上，在运动的过程中会发生震荡等不稳定因素，如果物理性质不稳定，数据会错误或者丢失，所以本设计选择Nandflash芯片；(2)现有的解决方案一般不能做到容量很大，本提案的设计方法使用多片Nandflash，扩大了存储容量，足够用来存储平台运行时间内的ADC数据。(3)对于多通道的AD数据采集系统，数据带宽要求很大，用单片存储芯片，或者传统的存储设计方法难以解决；本设计使用多片Nandflash，因为存储芯片的数量和数据传输的带宽成正比，所以多片的结构可以提高数据传输的带宽。
发明内容
本发明就是为了克服老旧方案的这些局限性，创新性地使用多片Nandflash存储芯片，很大地提高容量，物理性质稳定；存储控制设计具有针对性，只需要给出起始地址和区块大小即可对Nandflash进行读写操作。具体而言，本发明提出了一种基于FPGA实现多片NandFlash存储及读取的装置，其中该装置包括:
Nandflash存储器组，包含多片Nandflash芯片组成的存储器阵列，用于存储FPGA输出给Nandflash的ADC采样数据；Nandflash存储及读取功能选择器,用于对所述Nandflash存储器组进行读数据、写数据、擦除和读取ID信息。根据本发明另一个方面，其中所述Nandflash存储器组包括FPGA与Nandflash存储器组的硬件连接，用于为Nandflash存储及读取功能选择器2控制Nandflash提供通信；IO线及控制线的硬件连接,其中所述IO线用于FPGA访问Nandflash存储器组时,给出数据和地址信息；所述控制线用于FPGA访问Nandflash存储器组时，给出复位、读写命令的控制信号。根据本发明另一个方面，其中所述Nandflash存储器组进一步包括:FPGA与Nandflash存储器组的IO连接，用于FPGA访问Nandflash存储器组时，给出数据和地址信息。FPGA与Nandflash存储器组连接的控制线，用于FPGA访问Nandflash存储器组时，给出复位、读写命令 的控制信号。Nandflash存储器阵列，包括8片Nandflash存储芯片，用于存储FPGA输出给Nandflash的ADC采样数据。根据本发明另一个方面，其中Nandflash存储及读取功能选择器进一步用于:等待外部启动命令及参数设定，用于待机，等待外部信号给出的命令，从而决定Nandflash存储及读取功能选择器进入哪一项操作；读取Nandflash存储器组的ID信息及检测Nandflash存储器组是否正常工作；读取Nandflash存储器组的数据，用于读取Nandflash存储器组中的数据，并通过外部FIF02缓存，将读取的数据通过LVDS信号线传给DSP板；向Nandflash存储器组写入数据，将外部FIFOl中缓存的ADC采样数据存储到Nandflash存储器组中；擦除Nandflash存储器组中的数据。根据本发明另一个方面，其中可以通过设置可扩展式多组Nandflash存储器组架构和可扩展式多组Nandflash存储及读取功能选择器来对该装置进行扩展，其中，可扩展式多组Nandflash存储器组架构是多组Nandflash存储器并行扩展而成，多组Nandflash存储及读取功能选择器由多组Nandflash存储及读取功能选择器并行扩展而成。本发明提出的多片Nandflash存储芯片，容量有很大的提升，物理性质稳定；存储控制设计具有针对性，只需要给出起始地址和区块大小即可对Nandflash进行读写操作。多片设计使得管脚数量成倍提升，相当于在物理层上对数据传输的带宽进行扩展，这样速率可以得到很大的提高，而且只在物理层上扩展，减小了 FPGA程序开发的难度。
下面结合附图及具体实施例对本发明再作进一步详细的说明:附图1所示为现有技术中的存储器控制结构示意图；附图2所示为本发明所提出的Nandflash存储装置基本结构示意图；附图3所示为本发明所提出的Nandflash容量结构图示意图；附图4所示为本发明所提出的Nandflash存储器组整体结构示意图；附图5所示为本发明所提出的Nandflash存储及读取功能选择器；
附图6所示为本发明所提出的可扩展式多组Nandflash存储器结构示意图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。下面结合附图，对本发明作详细的阐述，本发明详细结构如图二:参见图2，Nandflash存储及读取功能选择器2和Nandflash存储器组I是本发明的核心部分，需要介绍。具体结构说明如下:1.Nandflash存储器组，这部分是Nandflash存储器组，包括FPGA与Nandflash存储器组的硬件连接，包括IO线及控制线的硬件连接，用于为Nandflash存储及读取功能选择器2控制Nandflash提供硬件连接。IO线用于FPGA访问Nandflash存储器组时,给出数据和地址信息；控制线用于FPGA访问Nandflash存储器组时，给出复位、读写等命令的控制信号 ’多片Nandflash芯片组成的存储器阵列，用于存储FPGA输出给Nandflash的ADC采样数据。2.Nandflash存储及读取功能选择器,用于对Nandflash存储器组I进行读数据、写数据、擦除和读取ID信息，具体方法实现是由FPGA编程控制。为了保证数据可靠性，本设计采用可扩展式的多组nandlflash控制器，每组都各包括一个Nandflash存储器组I和Nandflash存储及读取功能选择器2。Nandflash的数据和地址接口使用相同的IO (图2中“Nandflash的10”)，每片Nandflash存储器只有8个10，还有5个控制线(图2中“CTRL”)。Nandflash功能选择就靠这5个控制线，这5个控制线决定IO写入或读出的是数据信息、地址信息或芯片信息。下面列出异步接口功能选择表:
权利要求
1.一种基于FPGA实现多片NandFlash存储及读取的装置，其中该装置包括: Nandflash存储器组，包含多片Nandflash芯片组成的存储器阵列，用于存储FPGA输出给Nandflash的ADC采样数据； Nandflash存储及读取功能选择器，用于对所述Nandflash存储器组进行读数据、写数据、擦除和读取ID信息。
2.如权利要求1所述的装置，其中所述Nandflash存储器组包括FPGA与Nandflash存储器组的硬件连接，用于为Nandflash存储及读取功能选择器2控制Nandflash提供通信；IO线及控制线的硬件连接,其中所述IO线用于FPGA访问Nandflash存储器组时,给出数据和地址信息；所述控制线用于FPGA访问Nandflash存储器组时，给出复位、读写命令的控制信号。
3.如权利要求1所述的装置，其中所述Nandflash存储器组进一步包括: FPGA与Nandflash存储器组的IO连接，用于FPGA访问Nandflash存储器组时，给出数据和地址信息。
FPGA与Nandflash存储器组连接的控制线，用于FPGA访问Nandflash存储器组时，给出复位、读写命令的控制信号。
Nandflash存储器阵列，包括8片Nandflash存储芯片，用于存储FPGA输出给Nandflash的ADC采样数据。`
4.如权利要求1所述的装置，其中Nandflash存储及读取功能选择器进一步用于: 等待外部启动命令及参数设定，用于待机，等待外部信号给出的命令，从而决定Nandflash存储及读取功能选择器进入哪一项操作；读取Nandflash存储器组的ID信息及检测Nandflash存储器组是否正常工作；读取Nandflash存储器组的数据，用于读取Nandflash存储器组中的数据，并通过外部FIF02缓存，将读取的数据通过LVDS信号线传给DSP板；向Nandflash存储器组写入数据，将外部FIFOl中缓存的ADC采样数据存储到Nandflash存储器组中；擦除Nandflash存储器组中的数据。
5.如权利要求1-4中任一权利要求所述的装置，其中可以通过设置可扩展式多组Nandflash存储器组架构和可扩展式多组Nandflash存储及读取功能选择器来对该装置进行扩展，其中，可扩展式多组Nandflash存储器组架构是多组Nandflash存储器并行扩展而成，多组Nandflash存储及读取功能选择器由多组Nandflash存储及读取功能选择器并行扩展而成。
全文摘要
本发明公开了一种基于FPGA实现多片NandFlash存储及读取的装置，其中该装置包括Nandflash存储器组，包含多片Nandflash芯片组成的存储器阵列，用于存储FPGA输出给Nandflash的ADC采样数据；Nandflash存储及读取功能选择器，用于对所述Nandflash存储器组进行读数据、写数据、擦除和读取ID信息。采用本发明的技术方案，使得管脚数量成倍提升，相当于在物理层上对数据传输的带宽进行扩展，这样速率可以得到很大的提高，而且只在物理层上扩展，减小了FPGA程序开发的难度。
文档编号G11C16/06GK103226976SQ20131008701
公开日2013年7月31日 申请日期2013年3月19日 优先权日2013年3月19日
发明者马晓川, 鄢社锋, 林津丞, 杨力, 彭承彦, 王敏 申请人:中国科学院声学研究所