一种spi接口输出电路、相变存储器的读控制电路及方法
【专利摘要】本发明提供一种SPI接口输出电路、相变存储器的读控制电路及方法，包括：将读出时间延长半个至若干个时钟周期，所述方法通过SPI接口输出电路的调整配合以实现。所述SPI接口输出电路包括：寄存数据的数据输入/输出寄存器、内部时钟的产生电路、通过内部时钟控制锁存数据的输出锁存器、用于屏蔽第一个数据的第一数据锁存屏蔽电路以及用于输出数据的输出三态门。本发明提供一种基于SPI接口的相变存储器的读控制电路及方法，给予读出电路合适的使能控制信号，延长半个至若干个时钟周期的读取时间，使SPI接口电路运行在较高的频率时能够提供足够的读出时间，从而提高基于SPI接口的相变存储器的数据传输速率。
【专利说明】—种SPI接口输出电路、相变存储器的读控制电路及方法
【技术领域】
[0001]本发明涉及微电子学领域，特别是涉及一种SPI接口输出电路、相变存储器的读控制电路及方法。
【背景技术】
[0002]SPI (Serial Peripheral Interface,串行外围接口)接口是一种同步串行外设接口，是Motorola首先在其MC68HCXX系列处理器上定义的。SPI接口主要应用在EEPR0M、FLASH、实时时钟、AD转换器，还有数字信号处理器和数字信号解码器之间。它可以使MCU(Micro Control Unit,微处理器)与各种外围设备以串行方式进行通信来交换信息,数据传输速度总体来说比I2C总线要快,速度可达到几Mbps。
[0003]相变存储器(Phase Change Memory，PCM，PCRAM)利用相变材料的晶态和非晶态的特性来实现数据的存储。这种相变材料，如Ge-Sb-Tb (GST)，是硫系化物的非晶半导体。相变单元使用电流加热，使相变材料从非晶态转化为结晶态，也就是相变材料从高阻状态变为低阻状态，这种操作称之为:set ;或者相变材料从结晶态转换为非结晶态，也就是相变材料从低阻状态变为高阻状态，这种操作称之为reset。结晶态和非结晶态这两种状态可以分别表示“O”和“I”。由于其操作电压低，读取速度快，可以位操作，写擦速度远远快于闪存，而且疲劳特性更优异，能够实现上亿次的循环擦写，制造工艺简单且与现在成熟的CMOS工艺兼容，能够很容易将其存储单元缩小至较小的尺寸，被认为最有可能在不远的将来替代闪存(Flash)成为主流非易失性存储器。
[0004]相变存储器在进行读操作时，通过位线给单元一个固定电流，该读电流是足够小的，产生的热能保证相变材料的温度始终低于结晶温度，材料不发生相变。由于相变存储器是通过多晶态(低阻)和非晶态(高阻)两种状态来存储二进制信息的，所以根据存储信息的不同即阻值的不同，在流过相同电流的情况下单元上的电压是不同的，可以根据电压的大小来判断存储信息。一般来说会设定一个参考电阻值，给同样的固定电流，得到一个参考电压，位线电压通过灵敏放大器与一个参考电压比较得到读出数据。当电压小于参考电压时读出为O ;当电压大于参考电压时读出为I。由于向存储单元及参考电阻提供的电流是固定且持续的，所以给予读出灵敏放大器的时间越长，读出的精度越高，数据越稳定。
[0005]因此，如何延长相变存储器内部的读出时间，使SPI接口电路运行在较高的频率时能够稳定地读出正确的数据，从而提高基于SPI接口的相变存储器的数据传输速率成为本领域的技术人员亟待解决的问题。
【发明内容】
[0006]鉴于以上所述现有技术中根据相变存储单元的读出速度及性质，本发明的目的在于提供一种SPI接口输出电路、相变存储器的读控制电路及方法，用于解决现有技术中存储器内部读出时间短而导致的数据传输速率提高困难的问题。
[0007]为实现上述目的及其他相关目的，本发明提供一种SPI接口输出电路，所述SPI接口输出电路包括:
[0008]数据输入/输出寄存器、内部时钟产生电路、输出锁存器、第一数据锁存屏蔽电路及输出三态门；
[0009]所述数据输入/输出寄存器用于寄存数据；
[0010]所述内部时钟产生电路用于提供所述SPI接口输出电路的内部时钟信号；
[0011]所述输出锁存器连接于所述数据输入/输出寄存器及所述内部时钟产生电路的输出端，用于在接收到所述内部时钟信号时对所述数据输入/输出寄存器所输出的数据进行锁存；
[0012]所述第一数据锁存屏蔽电路连接于所述数据输入/输出寄存器及所述输出锁存器的输出端，当读取第一位数据时直接输出所述数据输入/输出寄存器所输入的数据，当读取第二位及之后的数据时输出所述输出锁存器所输入的数据；
[0013]所述输出三态门连接于所述第一数据锁存屏蔽电路的输出端，用于控制输出状态。
[0014]优选地，所述内部时钟信号可利用外部时钟信号的分频、倍频或者是利用自带振荡器实现。
[0015]优选地，所述输出锁存器在内部时钟信号的下降沿触发并输出数据。
[0016]优选地，所述第一数据锁存屏蔽电路为2路选择器。
[0017]更优选地，所述2路选择器的第O位输入端连接于所述数据输入/输出寄存器的输出端，第I位输入端连接于所述输出锁存器的输出端，所述2路选择器受第一数据读出信号的控制。
[0018]为实现上述目的及其他相关目的，本发明还提供一种基于SPI接口的相变存储器的读控制电路，所述基于SPI接口的相变存储器的读控制电路至少包括:
[0019]相变存储阵列、读电路及包括如权利要求1?5任意一项所述的SPI接口输出电路的SPI接口电路；
[0020]所述相变存储阵列用于存储数据；
[0021 ] 所述读电路连接于所述相变存储阵列，用于将数据从所述相变存储阵列中读出；
[0022]所述SPI接口电路连接于所述读电路的输出端，用于输出地址信号给所述相变存储阵列，通过所述地址信号选取所述相变存储阵列中的数据存储单元，对从所述读电路中读取的数据进行处理并输出，同时输出读出使能信号给所述读电路，控制数据的输出。
[0023]为实现上述目的及其他相关目的，本发明还提供一种基于SPI接口的相变存储器的读控制方法，所述基于SPI接口的相变存储器的读控制方法至少包括:
[0024]将数据读出时间延长若干时钟周期，包括步骤:
[0025]步骤一:将SPI读出时序中地址后第一个数据周期的读时间提前至最后一个地址与入的时钟沿；
[0026]步骤二:将SPI读出时序中地址后第一个数据周期的读时间延后至第一位串行数据输出的时钟沿；
[0027]步骤三:将SPI读出时序中地址后第二个及之后数据周期的读时间提前若干时钟周期。
[0028]优选地，步骤三中提前的时钟周期不超过数据宽度。[0029]优选地，所述读控制方法中地址及数据的传输顺序可以从高位到低位，也可以从低位到高位。
[0030]优选地，所述读控制方法的时序中，基础电平设置为低电平。
[0031 ] 如上所述，本发明的基于SPI接口的相变存储器的读控制电路及方法，具有以下有益效果:
[0032]本发明提供的一种SPI接口输出电路、相变存储器的读控制电路及方法根据相变存储单元的读出速度及性质，给予读出电路合适的使能控制信号，延长半个至若干个时钟周期的读取时间，尤其是对于地址输入后的第一个数据的读出，使SPI接口电路运行在较高的频率时能够提供足够的读出时间，从而提高基于SPI接口的相变存储器的数据传输速率。
【专利附图】
【附图说明】
[0033]图1显示为本发明的基于SPI接口的相变存储器的读控制电路示意图。
[0034]图2显示为本发明的SPI接口输出电路示意图。
[0035]图3显示为本发明的基于SPI接口的相变存储器的读控制方法时序示意图。 [0036]元件标号说明
[0037]
I基于SPI接口的相变存储器的读控制电路
II相变存储阵列
[0038]
【权利要求】
1.一种SPI接口输出电路，其特征在于，所述SPI接口输出电路包括: 数据输入/输出寄存器、内部时钟产生电路、输出锁存器、第一数据锁存屏蔽电路及输出三态门； 所述数据输入/输出寄存器用于寄存数据； 所述内部时钟产生电路用于提供所述SPI接口输出电路的内部时钟信号； 所述输出锁存器连接于所述数据输入/输出寄存器及所述内部时钟产生电路的输出端，用于在接收到所述内部时钟信号时对所述数据输入/输出寄存器所输出的数据进行锁存； 所述第一数据锁存屏蔽电路连接于所述数据输入/输出寄存器及所述输出锁存器的输出端，当读取第一位数据时直接输出所述数据输入/输出寄存器所输入的数据，当读取第二位及之后的数据时输出所述输出锁存器所输入的数据； 所述输出三态门连接于所述第一数据锁存屏蔽电路的输出端，用于控制输出状态。
2.根据权利要求1所述的SPI接口输出电路，其特征在于:所述内部时钟信号可利用外部时钟信号 的分频、倍频或者是利用自带振荡器实现。
3.根据权利要求1所述的SPI接口输出电路，其特征在于:所述输出锁存器在内部时钟信号的下降沿触发并输出数据。
4.根据权利要求1所述的SPI接口输出电路，其特征在于:所述第一数据锁存屏蔽电路为2路选择器。
5.根据权利要求4所述的SPI接口输出电路，其特征在于:所述2路选择器的第O位输入端连接于所述数据输入/输出寄存器的输出端，第I位输入端连接于所述输出锁存器的输出端，所述2路选择器受第一数据读出信号的控制。
6.一种基于SPI接口的相变存储器的读控制电路，其特征在于，所述基于SPI接口的相变存储器的读控制电路至少包括: 相变存储阵列、读电路及包括如权利要求1~5任意一项所述的SPI接口输出电路的SPI接口电路； 所述相变存储阵列用于存储数据； 所述读电路连接于所述相变存储阵列，用于将数据从所述相变存储阵列中读出； 所述SPI接口电路连接于所述读电路的输出端，用于输出地址信号给所述相变存储阵列，通过所述地址信号选取所述相变存储阵列中的数据存储单元，对从所述读电路中读取的数据进行处理并输出，同时输出读出使能信号给所述读电路，控制数据的输出。
7.一种基于SPI接口的相变存储器的读控制方法，其特征在于，所述基于SPI接口的相变存储器的读控制方法至少包括: 将数据读出时间延长若干时钟周期，包括步骤: 步骤一:将SPI读出时序中地址后第一个数据周期的读时间提前至最后一个地址写入的时钟沿； 步骤二:将SPI读出时序中地址后第一个数据周期的读时间延后至第一位串行数据输出的时钟沿； 步骤三:将SPI读出时序中地址后第二个及之后数据周期的读时间提前若干时钟周期。
8.根据权利要求7所述的基于SPI接口的相变存储器的读控制方法，其特征在于:步骤三中提前的时钟周期不超过数据宽度。
9.根据权利要求7所述的基于SPI接口的相变存储器的读控制方法，其特征在于:所述读控制方法中地址及数据的传输顺序可以从高位到低位,也可以从低位到高位。
10.根据权利要求7所述的基于SPI接口的相变存储器的读控制方法，其特征在于:所述读控制方法的时序中 ，基础电平设置为低电平。
【文档编号】G11C13/00GK103794245SQ201410077445
【公开日】2014年5月14日 申请日期:2014年3月4日 优先权日:2014年3月4日
【发明者】张怡云, 陈后鹏, 金荣, 李喜, 宋志棠 申请人:中国科学院上海微系统与信息技术研究所