存储单元的制作方法

本发明涉及，尤其涉及一种存储单元。

背景技术：

存储单元装置通常作为内部元件、半导体集成电路提供于计算机或其它电子装置中。存储单元分为许多不同的类型，例如随机存取存储单元(ram)、只读存储单元(rom)、动态随机存取存储单元(dram)、同步动态随机存取存储单元(sdram)及非易失性快闪存储单元。快闪存储单元装置已发展成为用于各种电子应用的非易失性存储单元的普遍来源。快闪存储单元装置通常使用允许高存储单元密度、高可靠性及低功率消耗的单晶体管存储单元单元。快闪存储单元的常见使用包含个人计算机、个人数字助理(pda)、数码相机及蜂窝式电话。

现有技术中的存储单元包括源极、漏极、选择栅、浮栅以及位于浮栅上的控制栅。当对存储单元进行操作时，选择栅用于选中存储单元中的某个存储单元，并且在控制栅上加较高的操作电压，电子(也即是数据)存储在浮栅中。然而，控制栅上较高的操作电压使得存储单元的功耗大，因此，控制栅上的操作电压的高低决定了存储单元的功耗。

技术实现要素：

本发明的目的在于，提供一种存储单元，解决现有技术中控制栅上需要加较高的操作电压而影响功耗的技术问题。

为解决上述技术问题，本发明提供一种存储单元，包括：半导体衬底；位于所述半导体衬底中依次沿第一方向排列的漏区、连接区和源区，位于所述漏区和所述连接区之间的所述半导体衬底上的选择栅，位于所述连接区和所述源区之间的所述半导体衬底上的浮栅，所述浮栅沿第二方向延伸的长度大于所述 选择栅；所述浮栅在所述第二方向上远离所述选择栅的一侧形成有第一端和第二端，所述第一端上形成有控制栅，所述第二端两侧的所述半导体衬底中分别形成有编程源区和编程漏区，所述第二端、所述编程源区和所述编程漏区形成编程晶体管。

可选的，所述选择栅与所述浮栅由一第一多晶硅形成。

可选的，所述控制栅由一第二多晶硅形成。

可选的，所述第二多晶硅还覆盖所述漏区、所述源区以及所述连接区。

可选的，所述源区、所述连接区和所述漏区均为p型掺杂。

可选的，覆盖所述漏区的所述第二多晶硅上形成有第一通孔，覆盖所述源区的所述第二多晶硅上形成有第二通孔。

可选的，所述编程源区和所述编程漏区均为n型掺杂，所述编程晶体管为nmos晶体管。

可选的，所述第二多晶硅还覆盖编程源区和所述编程漏区，通过所述第二多晶硅将所述编程源区和所述编程漏区相连。

可选的，覆盖所述编程源区的所述第二多晶硅上或覆盖所述编程漏区的所述第二多晶硅上形成有第三通孔。

可选的，所述选择栅上形成有第四通孔，所述控制栅上形成有第五通孔，所述第五通孔位于所述第一端旁的所述控制栅上

可选的，所述第一方向和所述第二方向垂直。

可选的，编程操作时，所述控制栅上加9v～14v的电压，所述第二端上加0v的电压。

可选的，擦除操作时，所述控制栅上加0v的电压，所述源区上加9v～14v的电压。

与现有技术相比，本发明提供的存储单元中包括一编程晶体管，将存储单元的编程区域和擦写区域分开，在对存储单元的编程晶体管进行编程操作，达到相同的编程窗口，控制栅上所需的操作电压较小，能降低存储单元的功耗，可以更好的保护存储单元，从而提高存储单元的性能，延长存储单元的使用寿命。

附图说明

图1为本发明一实施例中的存储单元的俯视示意图；

图2为本发明一实施例中的存储单元的剖面示意图；

图3为本发明一实施例中的编程晶体管的剖面示意图；

图4为本发明一实施例中存储单元的阈值电压；

图5为本发明一实施例中存储单元多次循环的阈值电压示意图。

具体实施方式

下面将结合示意图对本发明的存储单元进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

本发明的核心思想在于，提供的存储单元包括：半导体衬底；位于所述半导体衬底中依次沿第一方向排列的漏区、连接区和源区，位于所述漏区和所述连接区之间的所述半导体衬底上的选择栅，位于所述连接区和所述源区之间的所述半导体衬底上的浮栅，所述浮栅沿第二方向延伸的长度大于所述选择栅；所述浮栅在所述第二方向上远离所述选择栅的一侧形成有第一端和第二端，所述第一端上形成有控制栅，所述第二端两侧的所述半导体衬底中分别形成有编程源区和编程漏区，所述第二端、所述编程源区和所述编程漏区形成编程晶体管。本发明中，存储单元分开了编程区域和擦除区域，对编程晶体管进行编程操作，达到相同的编程窗口，控制栅上所需的操作电压较小，可以更好的保护存储单元，降低存储单元的功耗，从而提高存储单元的性能，增加了存储单元的使用寿命。

以下结合附图对本发明的存储单元进行详细的描述，图1为存储单元的俯视图，图2为图1中沿aa’方向的剖面结构示意图，图3为图1中沿bb’方向的剖面结构示意图。

结合图1和图2，存储单元包括：半导体衬底100；依次沿第一方向(x方向)排列的位于所述半导体衬底100中的漏区d、连接区160和源区s，位于所述漏区d和所述连接区160之间的所述半导体衬底100上的选择栅sg，位于所 述连接区160和所述源区s之间的所述半导体衬底100上的浮栅fg(图1中未示出)。在本实施例中，所述选择栅sg与所述浮栅fg由一第一多晶硅130形成，并且，形成所述浮栅fg的第一多晶硅130在第二方向(y方向)上的延伸长度比形成所述选择栅sg的第一多晶硅130在第二方向(y方向)的延伸长度短，即所述浮栅fg沿第二方向(y方向)延伸的长度大于所述选择栅sg，其中，所述第一方向(x方向)和所述第二方向(y方向)垂直。此外，所述浮栅fg在所述第二方向(y方向)上远离所述选择栅sg的一侧形成有第一端131和第二端132，所述第一端131上形成有控制栅cg，在本实施例中，所述控制栅cg由一第二多晶硅140形成。可以理解的是，选择栅sg与半导体衬底100之间、浮栅fg与半导体衬底100之间以及浮栅fg和控制栅cg之间均形成有一介质层(图1中未示出)作为栅介质层，选择栅sg用于对存储单元进行操作时选中存储单元中的某一个存储单元，控制栅cg上施加操作电压，从而将数据存储于浮栅fg中。

在本实施例中，所述源区s、所述连接区160和所述漏区d均为p型掺杂，所述源区s、所述连接区160和所述漏区d形成一第一有源区(nw)110中，并分别对第一有源区110进行离子注入形成。需要说明的是，所述第二多晶硅140还覆盖所述漏区d、所述源区s以及所述连接区160，便于后续将所述漏区d、所述源区s以及所述连接区160引出，从而减小存储单元的面积。

结合图1和图3中所示，所述第二端132两侧的半导体衬底100中分别形成有编程源区s’和编程漏区d’，所述第二端132、所述编程源区s’和所述编程漏区d’形成编程晶体管170。更进一步的，在本实施例中，所述编程源区s’和所述编程漏区d’均为n型掺杂，所述编程源区s’和所述编程漏区d’均形成一第二有源区(p阱)120中，所述编程晶体管170为nmos晶体管。本实施例中，所述第二多晶硅140还覆盖部分所述第二有源区120、所述编程源区s’以及所述编程漏区d’，便于后续将所述编程源区s’和所述编程漏区d’以及所述第二有源区120引出，从而减小存储单元的面积。此外，覆盖编程源区s’的第二多晶硅140、覆盖编程漏区d’的第二多晶硅140以及覆盖第二有源区120的第二多晶硅140相连，即通过所述第二多晶硅140将所述编程源区s’、所述编程漏区d’以及所述第二有源区120相连，使得形成的编程晶体管170的源极、漏极 和衬底都是相连的，从而后续仅需形成一个引出电极即可将编程晶体管引出，减小存储单元的面积。

继续参考图1中所示，在覆盖所述漏区d的第二多晶硅140上形成第一通孔151，在覆盖所述源区s的第二多晶硅140上形成第二通孔152，在覆盖所述编程源区的第二多晶硅上或覆盖所述编程漏区的第二多晶硅上或覆盖部分第二有源区120的第二多晶硅上形成第三通孔153，所述选择栅sg上形成第四通孔154，所述控制栅cg上形成第五通孔155。第一通孔151、第二通孔152、第三通孔153、第四通孔154以及第五通孔155分别用于将漏区d、源区s、编程晶体管170、选择栅sg以及控制栅cg引出。

参考图4所示，图4中给出了存储单元操作过程中控制栅cg和阈值电压的关系，曲线a表示的现有技术的存储单元，曲线b表示的本发明的存储单元。对比曲线a和曲线b可知，对本发明的存储单元进行编程操作时，所述控制栅上加9v～14v的电压，所述编程晶体管上加0v的电压，本发明的存储单元与现有技术的存储单元达到相同的阈值电压时，控制栅cg上需要的编程电压较小，例如减小1.6v，从而存储单元的操作过程中，所需的功耗更小。此外，本发明中将编程区域和擦除区域分开，在对存储单元进行擦除时，在控制栅上加0v的电压，在源区和第一有源区110上加9v～14v的电压。

参考图5所示，图5中给出了存储单元的阈值电压随擦除/编程循环次数改变的图表，曲线c表示现有技术存储单元的编程操作的阈值电压，曲线d表示本发明存储单元的编程操作的阈值电压，曲线e表示现有技术存储单元的擦出操作的阈值电压，曲线f表示本发明存储单元的擦出操作时的阈值电压。从图5中可以看出，相对于现有技术中，存储单元中增加了编程晶体管，并不影响存储单元的擦除/编程的使用。

综上所述，本发明提供的存储单元及其制备方法中，包括一编程晶体管，将编程区域和擦除区域分开，在对存储单元的编程晶体管进行编程操作，达到相同的编程窗口，控制栅上所需的操作电压较小，可以更好的保护存储单元，降低存储单元的功耗，从而提高存储单元的性能，延长存储单元的使用寿命。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及 其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。