移位寄存单元、其驱动方法、显示面板及显示装置与流程

本发明涉及显示技术领域，尤指一种移位寄存单元、其驱动方法、显示面板及显示装置。

背景技术：

随着显示屏的不断发展，消费群众对显示屏稳定性的要求也越来越高。显示屏的稳定性很大程度体现在栅极驱动电路以及组成栅极驱动电路的移位寄存单元上。

目前，一种采用扫描信号作为控制信号的移位寄存单元如图1a所示，图1a为现有技术提供的一种移位寄存单元的结构示意图；包括6个晶体管(m1～m6)和两个电容(c1和c2)，其中第一晶体管m1至第六晶体管m6均为p型薄膜晶体管。如图1b所示的电路时序图，图1b为图1a所示的移位寄存单元对应的电路时序图；t1阶段，第一扫描信号s1使第四晶体管m4导通，向第一节点n1提供低电位信号；第五晶体管m5导通，向第二节点n2提供高电位信号。t2阶段，第一节点n1和第二节点n2都靠电容维持电位。t3阶段，第二扫描信号s2使第六晶体管和第三晶体管导通，向第二节点n1提供低电位信号，向第一节点n1提供高电位信号。t4阶段直至一帧结束都没有向第一节点n1和第二节点n2提供任何信号，第一节点n1和第二节点n2处于悬浮状态，电位靠电容维持，电路稳定性差，第一节点n1和第二节点n2很容易受外界信号的干扰，例如静电信号、其它级电路的扫描信号或输出信号的干扰，一旦受到干扰，电路输出容易发生错误。

技术实现要素：

本发明实施例提供一种移位寄存单元、其驱动方法、显示面板及显示装置，用以解决现有技术中存在的电路不稳定的问题。

本发明实施例提供的一种移位寄存单元，包括：

具有第一节点和第二节点的输出模块，所述输出模块被设置为根据施加到所述第一节点和所述第二节点的电压将第一信号端或第二信号端的信号提供给输出端；

第一驱动器，被设置为根据第一输入端的信号来控制所述第一节点的电压；

第二驱动器，被设置为根据所述第一输入端和第三输入端的信号来控制所述第二节点的电压；

第一反馈调节模块，被设置为根据所述输出端和第二输入端的信号来控制所述第一节点的电压；

第二反馈调节模块，被设置为根据所述输出端的信号来控制所述第二节点的电压。

相应地，本发明实施例还提供了一种驱动上述移位寄存单元的驱动方法，包括：

第一阶段，向所述第一输入端提供第一电位信号，向所述第三输入端提供第二电位信号，所述输出端输出所述第一信号端的信号；

第二阶段，向所述第一输入端和所述第三输入端提供所述第二电位信号，所述输出端输出第一信号端的信号；

第三阶段，向所述第三输入端提供所述第一电位信号，向所述第一输入端和所述第二输入端提供所述第二电位信号，所述输出端输出第二信号端的信号；

第四阶段，向所述第一输入端、所述第二输入端和所述第三输入端提供所述第二电位信号，所述输出端输出所述第二信号端的信号。

相应地，本发明实施例还提供了一种显示面板，括n个级联的移位寄存单元，n为正整数，所述移位寄存单元为本发明实施例提供的上述移位寄存单元。

相应地，本发明实施例还提供了一种显示装置，包括本发明实施例提供的显示面板。

本发明有益效果如下：

本发明实施例提供的一种移位寄存单元、其驱动方法、显示面板及显示装置，移位寄存单元包括根据施加到第一节点和第二节点的电压将第一信号端或第二信号端的信号提供给输出端的输出模块，根据第一输入端的信号来控制第一节点的电压的第一驱动器，根据第一输入端和第三输入端的信号来控制第二节点的电压的第二驱动器，根据输出端和第二输入端的信号来控制第一节点的电压的第一反馈调节模块，根据输出端的信号来控制第二节点的电压的第二反馈调节模块。由于第一反馈调节模块利用输出端对第一节点进行反馈控制，第二反馈调节模块可以根据利用输出端对第二节点进行反馈控制，从而对第一节点和第二节点实时置位，保证电路输出不受外部干扰，增加电路的可靠性。

附图说明

图1a为现有技术提供的一种移位寄存单元的结构示意图；

图1b为图1a所示的移位寄存单元对应的电路时序图；

图2为本发明实施例提供的一种移位寄存单元的结构示意图；

图3为本发明实施例提供的另一种移位寄存单元的结构示意图；

图4为本发明实施例提供的又一种移位寄存单元的结构示意图；

图5为本发明实施例提供的又一种移位寄存单元的结构示意图；

图6a为本发明实施例提供的移位寄存单元对应的输入信号的一种时序图；

图6b为本发明实施例提供的移位寄存单元对应的输入信号的另一种时序图；

图7为本发明实施例提供的移位寄存单元对应的一种输入输出时序图；

图8a为本发明实施例提供的移位寄存单元在t1阶段各晶体管的工作状态示意图；

图8b为本发明实施例提供的移位寄存单元在t2阶段各晶体管的工作状态示意图；

图8c为本发明实施例提供的移位寄存单元在t3阶段各晶体管的工作状态示意图；

图8d为本发明实施例提供的移位寄存单元在t4阶段各晶体管的工作状态示意图；

图9为本发明实施例提供的移位寄存单元对应的另一种输入输出时序图；

图10为本发明实施例提供的一种驱动移位寄存单元的驱动方法的流程图；

图11a为本发明实施例提供的驱动方法对应的一种时序图；

图11b为本发明实施例提供的驱动方法对应的另一种时序图；

图11c为本发明实施例提供的驱动方法对应的又一种时序图；

图12a为本发明实施例提供的显示面板的一种结构示意图；

图12b为本发明实施例提供的显示面板的另一种结构示意图；

图12c为本发明实施例提供的显示面板的又一种结构示意图；

图13为本发明实施例提供的显示面板的输入输出时序图；

图14为本发明实施例提供的显示装置的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。

本发明实施例提供的一种移位寄存单元，如图2所示，图2为本发明实施例提供的一种移位寄存单元的结构示意图；包括：

具有第一节点n1和第二节点n2的输出模块05，输出模块05被设置为根据施加到第一节点n1和第二节点n2的电压将第一信号端v1或第二信号端v2的信号提供给输出端out；

第一驱动器01，被设置为根据第一输入端in1的信号来控制第一节点n1的电压；

第二驱动器02，被设置为根据第一输入端in1和第三输入端in3的信号来控制第二节点n2的电压；

第一反馈调节模块03，被设置为根据输出端out和第二输入端in2的信号来控制第一节点n1的电压；

第二反馈调节模块04，被设置为根据输出端out的信号来控制第二节点n2的电压。

本发明实施例提供的移位寄存单元，包括根据施加到第一节点和第二节点的电压将第一信号端或第二信号端的信号提供给输出端的输出模块，根据第一输入端的信号来控制第一节点的电压的第一驱动器，根据第一输入端和第三输入端的信号来控制第二节点的电压的第二驱动器，根据输出端和第二输入端的信号来控制第一节点的电压的第一反馈调节模块，根据输出端的信号来控制第二节点的电压的第二反馈调节模块。由于第一反馈调节模块利用输出端对第一节点进行反馈控制，第二反馈调节模块可以根据利用输出端对第二节点进行反馈控制，从而对第一节点和第二节点实时置位，保证电路输出不受外部干扰，增加电路的可靠性。

需要说明的是，本发明中“节点”是指移位寄存单元中各模块之间的连接点，例如图2中第一节点n1是指第二驱动器、第二反馈调节模块以及输出模块的连接点。

具体地，在本发明实施例提供的移位寄存单元中，如图3至图5所示，图3为本发明实施例提供的另一种移位寄存单元的结构示意图；图4为本发明实施例提供的又一种移位寄存单元的结构示意图；图5为本发明实施例提供的又一种移位寄存单元的结构示意图；

第一输入端in1用于接收第一扫描信号s1；

第三输入端in3用于接收第三扫描信号s3；

如图3所示，第二输入端in2用于接收第二扫描信号s2；或者

如图4所述，第二输入端in2用于接收第一扫描信号s1；或者

如图5所述，第二输入端in2用于接收第一信号端v1的信号。

具体地，在本发明实施例提供的移位寄存单元中，如图6a和图6b所示，图6a为本发明实施例提供的移位寄存单元对应的输入信号的一种时序图；图6b为本发明实施例提供的移位寄存单元对应的输入信号的另一种时序图；

第一扫描信号s1、第二扫描信号s2和第三扫描信号s3的有效脉冲信号的维持时长相等，且第一扫描信号s1的有效脉冲信号输出结束后第二扫描信号s2的有效脉冲信号开始输出，第二扫描信号s2的有效脉冲信号输出结束后第三扫描信号s3的有效脉冲信号开始输出。

具体地，在本发明实施例提供的移位寄存单元中，第一信号端v1的信号为高电位信号，第二信号端v2的信号为低电位信号；

如图6a所示，第一扫描信号s1、第二扫描信号s2、第三扫描信号s3的有效脉冲信号均为低电位信号。

具体地，在本发明实施例提供的移位寄存单元中，第一信号端v1的信号为低电位信号，第二信号端v2的信号为高电位信号；

如图6b所示，第一扫描信号s1、第二扫描信号s2、第三扫描信号s3的有效脉冲信号均为高电位信号。

下面结合具体实施例，对本发明进行详细说明。需要说明的是，本实施例中是为了更好的解释本发明，但不限制本发明。

可选地，在本发明实施例提供的移位寄存单元中，如图3至图5所示，第一驱动器01包括第一晶体管m1；

第一晶体管m1的栅极与第一输入端in1连接，第一晶体管m1的第一极与第二信号端v2连接，第一晶体管m1的第二极与第一节点n1连接。

具体地，如图3和图4所示，第一晶体管m1可以为p型晶体管，或者如图5所示，第一晶体管m1也可以为n型晶体管，在此不作限定。

具体地，当第一晶体管在第一输入端的控制下导通时，将第二信号端的信号提供给第一节点，对第一节点的电压进行控制。

以上仅是举例说明移位寄存单元中第一驱动器的具体结构，在具体实施时，第一驱动器的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其它结构，在此不做限定。

可选地，在本发明实施例提供的移位寄存单元中，如图3至图5所示，第二驱动器02包括第二晶体管m2和第三晶体管m3；

第二晶体管m2的栅极与第一输入端in1连接，第二晶体管m2的第一极与第一信号端v1连接，第二晶体管m2的第二极与第二节点n2连接；

第三晶体管m3的栅极与第三输入端in3连接，第三晶体管m3的第一极与第二信号端v2连接，第三晶体管m3的第二极与第二节点n2连接。

具体地，如图3和图4所示，第二晶体管m2和第三晶体管m3可以为p型晶体管，或者如图5所示，第二晶体管m2和第三晶体管m3也可以为n型晶体管，在此不作限定。

具体地，当第二晶体管在第一输入端的控制下导通时，将第一信号端的信号提供给第二节点，对第二节点的电压进行控制。当第三晶体管在第三输入端的控制下导通时，将第二信号端的信号提供给第二节点，对第二节点的电压进行控制。

以上仅是举例说明移位寄存单元中第二驱动器的具体结构，在具体实施时，第二驱动器的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其它结构，在此不做限定。

可选地，在本发明实施例提供的移位寄存单元中，如图3至图5所示，第一反馈调节模块包括第四晶体管m4；

第四晶体管m4的栅极与输出端out连接，第四晶体管m4的第一极与第二输入端in2连接，第四晶体管m4的第二极与第一节点n1连接。

具体地，如图3和图4所示，第四晶体管m4可以为p型晶体管，或者如图5所示，第四晶体管m4也可以为n型晶体管，在此不作限定。

具体地，当第四晶体管在输出端的控制下导通时，将第一信号端的信号提供给第一节点，对第一节点的电压进行控制，减少第一节点的悬浮时间。

以上仅是举例说明移位寄存单元中第一反馈调节模块的具体结构，在具体实施时，第一反馈调节模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其它结构，在此不做限定。

可选地，在本发明实施例提供的移位寄存单元中，如图3至图5所示，第二反馈调节模块包括第五晶体管m5；

第五晶体管m5的栅极与输出端out连接，第五晶体管m5的第一极与第二信号端v2连接，第五晶体管m5的第二极与第二节点n2连接。

具体地，如图3和图4所示，第五晶体管m5可以为p型晶体管，或者如图5所示，第五晶体管m5也可以为n型晶体管，在此不作限定。

具体地，当第五晶体管在输出端的控制下导通时，将第二信号端的信号提供给第二节点，对第二节点的电压进行控制，减少第二节点的悬浮时间。

以上仅是举例说明移位寄存单元中第二反馈调节模块的具体结构，在具体实施时，第二反馈调节模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其它结构，在此不做限定。

可选地，在本发明实施例提供的移位寄存单元中，如图3至图5所示，输出模块包括第六晶体管m6、第七晶体管m7和第一电容c1；

第六晶体管m6的栅极与第一节点n1连接，第六晶体管m6的第一极与第一信号端v1连接，第六晶体管m6的第二极与输出端out连接；

第七晶体管m7的栅极与第二节点n2连接，第七晶体管m7的第一极与第二信号端v2连接，第七晶体管m7的第二极与输出端out连接；

第一电容c1的一端与第一节点n1连接，另一端与第一信号端v1连接。

具体地，如图3和图4所示，第六晶体管m6和第七晶体管m7可以为p型晶体管，或者如图5所示，第六晶体管m6和第七晶体管m7也可以为n型晶体管，在此不作限定。

具体地，当第六晶体管在第一节点的控制下导通时，将第一信号端的信号提供给输出端，对输出端的电压进行控制。当第七六晶体管在第二节点的控制下导通时，将第二信号端的信号提供给输出端，对输出端的电压进行控制。

以上仅是举例说明移位寄存单元中输出模块的具体结构，在具体实施时，输出模块的具体结构不限于本发明实施例提供的上述结构，还可以是本领域技术人员可知的其它结构，在此不做限定。

具体地，为了制作工艺统一，在本发明实施例提供的移位寄存单元，如图3和图4所示，所有晶体管均为p型晶体管。或者，如图5所示，所有晶体管均为n型晶体管。

具体地，在本发明实施例提供的移位寄存单元中，n型晶体管在高电位信号作用下导通，在低电位信号作用下关断；p型晶体管在低电位信号作用下导通，在高电位信号作用下关断。

具体地，在本发明实施例提供的移位寄存单元中，晶体管的第一极可以为源极，第二极为漏极，或者晶体管的第一极可以为漏极，第二极为源极，在此不作具体区分。

需要说明的是，在本发明实施例提供的移位寄存单元中，当所有晶体管均为p型晶体管时，第一信号端的信号为高电位信号，第二信号信号端的信号为低电位信号；当所有晶体管均为n型晶体管时，第一信号端的信号为低电位信号，第二信号信号端的信号为高电位信号。

具体地，在本发明实施例提供的移位寄存单元中，从降低漏电流的角度考虑，任意晶体管均可以设置为双栅结构，在此不作限定。

下面结合电路时序图对本发明实施例提供的移位寄存单元的工作过程作以描述。下述描述中以1表示高电位，0表示低电位。需要说明的是，1和0是逻辑电位，其仅是为了更好的解释本发明实施例的具体工作过程，而不是具体的电压值。

实例一

以图3所示的移位寄存单元为例，移位寄存单元中所有的晶体管均为p型晶体管，对应的输入输出时序如图7所示，图7为本发明实施例提供的移位寄存单元对应的一种输入输出时序图；具体地，选取如图7所示的输入时序图中的t1、t2、t3和t4四个阶段。

在t1阶段，s1＝0，s2＝1，s3＝1。

如图8a所示，图8a为本发明实施例提供的移位寄存单元在t1阶段各晶体管的工作状态示意图；由于s1＝0，第一晶体管m1和第二晶体管m2导通。由于s3＝1，第三晶体管m3关断。第一信号端v1的高电位信号通过第二晶体管m2传输至第二节点n2，因此第二节点n2的电位为高电位，第七晶体管m7关断。第二信号端v2的低电位信号通过第一晶体管m1传输至第一节点n1，因此第一节点n1为低电位，第六晶体管m6导通。第一信号端v1的高电位信号通过第六晶体管m6传输至输出端out，因此输出端out的电位为高电位。同时输出端out进一步反过来控制第四晶体管m4和第五晶体管m5关断。

在t2阶段，s1＝1，s2＝0，s3＝1。

如图8b所示，图8b为本发明实施例提供的移位寄存单元在t2阶段各晶体管的工作状态示意图；由于s1＝1，第一晶体管m1和第二晶体管m2关断。由于s3＝1，第三晶体管m3关断。第一节点n1处于悬浮状态，由于第一电容c1的作用，第一节点n1的电位保持t1阶段时的低电位，第六晶体管m6导通。第一信号端v1的高电位信号通过第六晶体管m6传输至输出端out，因此输出端out的电位为高电位。同时输出端out进一步反过来控制第四晶体管m4和第五晶体管m5关断。第二节点n2的电位仍维持高电位，第七晶体管m7关断。

在t3阶段，s1＝1，s2＝1，s3＝0。

如图8c所示，图8c为本发明实施例提供的移位寄存单元在t3阶段各晶体管的工作状态示意图；由于s1＝1，第一晶体管m1和第二晶体管m2关断。由于s3＝0，第三晶体管m3导通。第二信号端v2的低电位信号通过第三晶体管m3传输至第二节点n2，因此第二节点n2为低电位，第七晶体管m7导通。第二信号端v2的低电位信号通过第七晶体管m7传输至输出端out，因此输出端out的电位为低电位。同时输出端out进一步反过来控制第四晶体管m4和第五晶体管m5导通。第二信号端v2的低电位信号通过第五晶体管m5传输至第二节点n2，进一步保证第二节点n2的电位为低电位。高电位的第二扫描信号s2通过第四晶体管m4传输至第一节点n1，保证第一节点n1的电位为高电位，避免第六晶体管m6导通。

该阶段中，当第三晶体管m3导通时，第二节点n2的电位变为低电位，由于第三晶体管m3、第五晶体管m5和第七晶体管m7的寄生电容的存在，当输出端out控制第五晶体管m5导通时，第二节点n2的电位被进一步拉低，因此第七晶体管m7被完全导通，输出端out输出的信号没有台阶。而在传统的由时钟信号控制的移位寄存单元中，由于晶体管的阈值电压的存在，控制输出端的晶体管在刚导通时不能被完全打开，输出会存在台阶。

在t4阶段，s1＝1，s2＝1，s3＝1。

如图8d所示，图8d为本发明实施例提供的移位寄存单元在t4阶段各晶体管的工作状态示意图；由于s1＝1，第一晶体管m1和第二晶体管m2关断。由于s3＝1，第三晶体管m3关断。由于第一电容c1的作用，第一节点n1的电位保持t3阶段时的高电位，第六晶体管m6关断。第二节点n2仍保持低电位，第七晶体管m7导通。第二信号端v2的低电位信号通过第七晶体管m7传输至输出端out，因此输出端out的电位为低电位。同时输出端out进一步反过来控制第四晶体管m4和第五晶体管m5导通。第二信号端v2的低电位信号通过第五晶体管m5传输至第二节点n2，进一步保证第二节点n2的电位为低电位。高电位的第二扫描信号s2通过第四晶体管m4传输至第一节点n1，保证第一节点n1的电位为高电位，避免第六晶体管m6导通。

在该阶段中，第五晶体管m5一直在向第二节点n2提供低电位，第四晶体管m4一直在向第一节点n1提供高电位，从而避免第一节点和第二节点悬浮，保证第一节点和第二节点一直有信号进行置位，保证电路输出不受外界信号干扰，增加了电路的可靠性。

在实例一中，第四晶体管m4仅在t3和t4阶段导通，且在第四晶体管m4导通时向第一节点n1提供高电位信号。因此，在本发明提供的移位寄存单元中，当所有晶体管均为p型晶体管时，只要保证第二输入端输入的信号在t3和t4阶段为高电位信号即可。

需要说明的是，图8a至图8d中，“×”表示晶体管关断。

实例二

以图5所示的移位寄存单元为例，移位寄存单元中所有的晶体管均为n型晶体管，对应的输入输出时序如图9所示，图9为本发明实施例提供的移位寄存单元对应的另一种输入输出时序图；具体地，选取如图9所示的输入时序图中的t1、t2、t3和t4四个阶段。

在t1阶段，s1＝1，s3＝0。

由于s1＝1，第一晶体管m1和第二晶体管m2导通。由于s3＝0，第三晶体管m3关断。第一信号端v1的低电位信号通过第二晶体管m2传输至第二节点n2，因此第二节点n2的电位为低电位，第七晶体管m7关断。第二信号端v2的高电位信号通过第一晶体管m1传输至第一节点n1，因此第一节点n1为高电位，第六晶体管m6导通。第一信号端v1的低电位信号通过第六晶体管m6传输至输出端out，因此输出端out的电位为低电位。同时输出端out进一步反过来控制第四晶体管m4和第五晶体管m5关断。

在t2阶段，s1＝0，s3＝0。

由于s1＝0，第一晶体管m1和第二晶体管m2关断。由于s3＝0，第三晶体管m3关断。第一节点n1处于悬浮状态，由于第一电容c1的作用，第一节点n1的电位保持t1阶段时的高电位，第六晶体管m6导通。第一信号端v1的低电位信号通过第六晶体管m6传输至输出端out，因此输出端out的电位为低电位。同时输出端out进一步反过来控制第四晶体管m4和第五晶体管m5关断。第二节点n2的电位仍维持低电位，第七晶体管m7关断。

在t3阶段，s1＝0，s3＝1。

由于s1＝0，第一晶体管m1和第二晶体管m2关断。由于s3＝1，第三晶体管m3导通。第二信号端v2的高电位信号通过第三晶体管m3传输至第二节点n2，因此第二节点n2为高电位，第七晶体管m7导通。第二信号端v2的高电位信号通过第七晶体管m7传输至输出端out，因此输出端out的电位为高电位。同时输出端out进一步反过来控制第四晶体管m4和第五晶体管m5导通。第二信号端v2的高电位信号通过第五晶体管m5传输至第二节点n2，进一步保证第二节点n2的电位为高电位。第一信号端v1的低电位信号通过第四晶体管m4传输至第一节点n1，保证第一节点n1的电位为低电位，避免第六晶体管m6导通。

该阶段中，当第三晶体管m3导通时，第二节点n2的电位变为高电位，由于第三晶体管m3、第五晶体管m5和第七晶体管m7的寄生电容的存在，当输出端out控制第五晶体管m5导通时，第二节点n2的电位被进一步拉高，因此第七晶体管m7被完全导通，输出端out输出的信号没有台阶。

在t4阶段，s1＝0，s2＝0，s3＝0。

由于s1＝0，第一晶体管m1和第二晶体管m2关断。由于s3＝0，第三晶体管m3关断。由于第一电容c1的作用，第一节点n1的电位保持t3阶段时的低电位，第六晶体管m6关断。第二节点n2仍保持高电位，第七晶体管m7导通。第二信号端v2的高电位信号通过第七晶体管m7传输至输出端out，因此输出端out的电位为高电位。同时输出端out进一步反过来控制第四晶体管m4和第五晶体管m5导通。第二信号端v2的高电位信号通过第五晶体管m5传输至第二节点n2，进一步保证第二节点n2的电位为高电位。低电位的第二扫描信号s2通过第四晶体管m4传输至第一节点n1，保证第一节点n1的电位为低电位，避免第六晶体管m6导通。

在该阶段中，第五晶体管m5一直在向第二节点n2提供高电位，第四晶体管m4一直在向第一节点n1提供低电位，从而避免第一节点和第二节点悬浮，保证第一节点和第二节点一直有信号进行置位，保证电路输出不受外界信号干扰，增加了电路的可靠性。

在实例二中，第四晶体管m4仅在t3和t4阶段导通，且在第四晶体管m4导通时向第一节点n1提供低电位信号。因此，在本发明提供的移位寄存单元中，当所有晶体管均为n型晶体管时，只要保证第二输入端输入的信号在t3和t4阶段为低高电位信号即可。

具体地，在本发明实施例提供的移位寄存单元中，由于第六晶体管和第七晶体管是用作输出的，因此第六晶体管和第七晶体管的沟道宽长比较其它晶体管的大。另外，在本发明实施例提供的移位寄存单元中，由于第一电容用于控制第一节点电位，因此在实施时，第一电容的电容值一般取100ff以上。

基于同一发明构思，本发明实施例还提供了一种驱动上述移位寄存单元的驱动方法，如图10所示，图10为本发明实施例提供的一种驱动移位寄存单元的驱动方法的流程图；包括：

s101、第一阶段，向第一输入端提供第一电位信号，向第三输入端提供第二电位信号，输出端输出第一信号端的信号；

s102、第二阶段，向第一输入端和第三输入端提供第二电位信号，输出端输出第一信号端的信号；

s103、第三阶段，向第三输入端提供第一电位信号，向第一输入端和第二输入端提供第二电位信号，输出端输出第二信号端的信号；

s104、第四阶段，向第一输入端、第二输入端和第三输入端提供第二电位信号，输出端输出第二信号端的信号。

具体地，本发明实施例提供的图10所示的驱动方法，当第一电位信号为高电位信号，第二电位信号为低电位时，各阶段的具体工作原理参见上述实施例一的t1～t4阶段，在此不作赘述。

具体地，本发明实施例提供的图10所示的驱动方法，当第一电位信号为低电位信号，第二电位信号为高电位时，各阶段的具体工作原理参见上述实施例二中的t1～t4阶段，在此不作赘述。

可选地，在本发明实施例提供的驱动方法中，还包括：第一阶段，向第二输入端提供第二电位信号；第二阶段，向第二输入端提供第一电位信号。具体时序如图11a所示，图11a为本发明实施例提供的驱动方法对应的一种时序图。

或者，可选地，在本发明实施例提供的驱动方法中，还包括：第一阶段，向第二输入端提供第一电位信号；第二阶段，向第二输入端提供第二电位信号。具体时序如图11b所示，图11b为本发明实施例提供的驱动方法对应的另一种时序图。相等于第二输入端的信号与第一输入端的信号相同。

或者，可选地，在本发明实施例提供的驱动方法中，还包括：第一阶段，向第二输入端提供第二电位信号；第二阶段，向第二输入端提供第二电位信号。具体时序如图11c所示，图11c为本发明实施例提供的驱动方法对应的又一种时序图。相等于第二输入端的信号与第一信号端的信号相同。

需要说明的是，在图11a至图11c中，是以第一电位信号为低电位信号，第二电位信号为高电位信号为例进行说明的。

基于同一发明构思，本发明实施例还提供了一种显示面板，如图12a至图12c所示，图12a为本发明实施例提供的显示面板的一种结构示意图；图12b为本发明实施例提供的显示面板的另一种结构示意图；图12c为本发明实施例提供的显示面板的又一种结构示意图；包括n个级联的本发明实施例提供的移位寄存单元：vsr1～vsrn；n为整数图。图12a至图12c是以n＝5为例进行说明的。

本发明实施例还提供了一种显示面板，由于移位寄存单元包括根据施加到第一节点和第二节点的电压将第一信号端或第二信号端的信号提供给输出端的输出模块，根据第一输入端的信号来控制第一节点的电压的第一驱动器，根据第一输入端和第三输入端的信号来控制第二节点的电压的第二驱动器，根据输出端和第二输入端的信号来控制第一节点的电压的第一反馈调节模块，根据输出端的信号来控制第二节点的电压的第二反馈调节模块。由于第一反馈调节模块利用输出端对第一节点进行反馈控制，第二反馈调节模块可以根据利用输出端对第二节点进行反馈控制，从而对第一节点和第二节点实时置位，保证电路输出不受外部干扰，增加电路的可靠性。

具体地，在本发明实施例提供的显示面板中，如图12a至图12c所示，还包括第一电源线v1和第二电源线v2；

所有移位寄存单元(vsr1～vsrn)的第一信号端v1均与第一电源线v1连接；

所有移位寄存单元(vsr1～vsrn)的第二信号端v2均与第二电源线v2连接。

具体地，在本发明实施例提供的显示面板中，如图12a至图12c所示，还包括n+2条扫描线(s1～sn+2)；

第n级移位寄存单元vsrn的第一输入端in1与第n条扫描信号线连接；n取1至n的任意整数；n取1至n的任意整数；

第n级移位寄存单元vsrn的第三输入端in3与第n+2条扫描信号线连接；

如图12a所示，第n级移位寄存单元的第二输入端in2与第n条扫描信号线连接；

或者，如图12b所示，第n级移位寄存单元vsrn的第二输入端in2与第n+1条扫描信号线sn+1连接；

或者，如图12c所示，所有移位寄存单元(vsr1～vsrn)的第二输入端in2均与第一电源线v1连接。

具体地，在图12a至图12c所示的显示面板中，第1级～第5级移位寄存单元输出的信号out1～out5所对应的时序图如图13所示，图13为本发明实施例提供的显示面板的输入输出时序图；图13是以第一电位信号为低电位信号，第二电位信号为高电位信号为例进行说明的。

基于同一发明构思，本发明实施例还提供了一种显示装置，如图14所示，图14本发明实施例提供的一种显示装置的结构示意图；包括本发明实施例提供的上述任一种显示面板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述显示面板的实施例，重复之处不再赘述。

本发明实施例提供的一种移位寄存单元、其驱动方法、显示面板及显示装置，移位寄存单元包括根据施加到第一节点和第二节点的电压将第一信号端或第二信号端的信号提供给输出端的输出模块，根据第一输入端的信号来控制第一节点的电压的第一驱动器，根据第一输入端和第三输入端的信号来控制第二节点的电压的第二驱动器，根据输出端和第二输入端的信号来控制第一节点的电压的第一反馈调节模块，根据输出端的信号来控制第二节点的电压的第二反馈调节模块。由于第一反馈调节模块利用输出端对第一节点进行反馈控制，第二反馈调节模块可以根据利用输出端对第二节点进行反馈控制，从而对第一节点和第二节点实时置位，保证电路输出不受外部干扰，增加电路的可靠性。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。