驱动电路以及移位寄存电路的制作方法
【技术领域】
[0001]本发明涉及液晶显示技术领域，特别是涉及一种驱动电路以及移位寄存电路。
【背景技术】
[0002]GOA (Gate Driver On Array)电路是利用现有的液晶显示器的Array制程将栅极扫描驱动电路制作在Array基板上，以实现逐行扫描的驱动方式。其具有降低生产成本和窄边框设计的优点，为多种显示器所使用。GOA电路要具有两项基本功能:第一是输入栅极驱动脉冲，驱动面板内的栅极线，打开显示区内的TFT (Thin Film Transistor，薄膜晶体管)，由栅极线对像素进行充电；第二是移位寄存，当第η个栅极驱动脉冲输出完成后，可以通过时钟控制进行η+1个栅极驱动脉冲的输出，并依此传递下去。
[0003]GOA电路包括上拉电路(Pull-up circuit)、上拉控制电路(Pull-up controlcircuit)、下拉电路(Pull-down circuit)、下拉控制电路(Pull-down control circuit)以及负责电位抬升的上升电路(Boost circuit)。具体地，上拉电路主要负责将输入的时钟讯号(Clock)输出至薄膜晶体管的栅极，作为液晶显示器的驱动信号。上拉控制电路负责控制上拉电路的打开，一般是由上级GOA电路传递来的信号作用。下拉电路负责在输出扫描信号后，快速将扫描信号拉低为低电位，即薄膜晶体管的栅极的电位拉低为低电位；下拉保持电路则负责将扫描信号和上拉电路的信号(通常称为Q点)保持在关闭状态(即设定的负电位)，通常有两个下拉保持电路交替作用。上升电路则负责Q点电位的二次抬升，这样确保上拉电路的G(N)正常输出。
[0004]不同的GOA电路可以使用不同的制程。LTPS(Low Temperature Poly-silicon，低温多晶硅)制程具有高电子迀移率和技术成熟的优点，目前被中小尺寸显示器广泛使用。CMOS (Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)LTPS 制程具有低功耗、电子迀移率高、噪声容限宽等优点，因此逐渐为面板厂商使用，如此需要开发与CMOS LTPS制程对应的GOA电路。
【发明内容】
[0005]本发明实施例提供了一种驱动电路以及移位寄存电路，以适用于CMOS制程，功耗低、噪声容限宽。
[0006]本发明提供一种驱动电路，其包括多个级联设置的移位寄存电路，每一移位寄存电路包括传输门锁存电路和信号传输电路，其中传输门锁存电路包括一传输门，第一时钟信号触发传输门，将前两级传输信号通过传输门输出至信号传输电路，形成当前级传输信号；第二时钟信号控制当前级传输信号通过信号传输电路产生当前级栅极驱动信号。
[0007]其中，传输门锁存电路和信号传输电路为上升沿触发。
[0008]其中，传输门锁存电路还至少包括第一反相器，第一时钟信号连接传输门的第一控制端，第一时钟信号经过第一反相器连接传输门的第二控制端。
[0009]其中，传输门锁存电路还包括一电容、第二反相器和第三反相器，电容一端连接在传输门的输出端，另一端接地，第二反相器和第三反相器级联在传输门的输出端，前两级传输信号依次通过传输门、第二反相器和第三反相器输出至信号传输电路，形成当前级传输信号。
[0010]其中，信号传输电路至少包括一与非门，第二时钟信号控制当前级传输信号通过与非门产生栅极驱动信号。
[0011]其中，信号传输电路进一步包括与与非门的输出端连接的多级级联的反相电路。
[0012]其中，多级级联的反相电路包括三个反相器。
[0013]其中，第一时钟信号偏移二分之一个时钟周期得到第二时钟信号。
[0014]其中，相邻的移位寄存电路的时钟信号偏移四分之一个时钟周期。
[0015]本发明还提供一种移位寄存电路，其包括传输门锁存电路和信号传输电路，其中第一时钟信号触发传输门锁存电路，将前两级传输信号通过传输门锁存电路输出至信号传输电路，形成当前级传输信号；第二时钟信号控制当前级传输信号通过信号传输电路产生当前级栅极驱动信号。
[0016]通过上述方案，本发明的有益效果是:本发明通过多个级联设置的移位寄存电路构成驱动电路，每一移位寄存电路包括传输门锁存电路和信号传输电路，其中传输门锁存电路包括一传输门，第一时钟信号触发传输门，将前两级传输信号通过传输门输出至信号传输电路，形成当前级传输信号；第二时钟信号控制当前级传输信号通过信号传输电路产生当前级栅极驱动信号，能够适用于CMOS制程，功耗低、噪声容限宽。
【附图说明】
[0017]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中:
[0018]图1是本发明实施例的的驱动电路的结构示意图；
[0019]图2是图1中的移位寄存电路的电路图；
[0020]图3是图1中的第一级的移位寄存电路的电路图；
[0021]图4是图1中的第二级的移位寄存电路的电路图；
[0022]图5是图1中的第一级的移位寄存电路和第二级的移位寄存电路的时序图；
[0023]图6是图1中的第m级的移位寄存电路的电路图；
[0024]图7是图1中的第m+1级的移位寄存电路的电路图；
[0025]图8是图1中的第m+2级的移位寄存电路的电路图；
[0026]图9是图1中的第m+3级的移位寄存电路的电路图；
[0027]图10是本发明实施例的驱动电路的模拟时序图。
【具体实施方式】
[0028]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0029]请参见图1所示，图1是本发明实施例的驱动电路的结构示意图。如图1所示，驱动电路I包括多个级联设置的移位寄存电路10，每一移位寄存电路10包括传输门锁存电路11和信号传输电路12，其中传输门锁存电路11包括一传输门，第一时钟信号触发传输门，将前两级传输信号Qn 2通过传输门输出至信号传输电路12，形成当前级传输信号Qn;第二时钟信号控制当前级传输信号Qn通过信号传输电路12产生当前级栅极驱动信号G n。其中传输门锁存电路11和信号传输电路12分别为上升沿触发。本发明实施例通过传输门锁存电路11锁存信号，通过信号传输电路12控制信号传递，产生栅极驱动信号，能够适用于CMOS制程，功耗低、噪声容限宽。
[0030]在更具体的实施例中，如图2所示，传输门锁存电路11还至少包括第一反相器111，第一时钟信号13连接传输门112的第一控制端，第一时钟信号13经过第一反相器111连接传输门112的第二控制端。
[0031]传输门锁存电路11还包括一电容C、第二反相器113和第三114，电容C 一端连接在传输门112的输出端，另一端接地，第二反相器113和第三反相器114级联在传输门112的输出端，前两级传输信号Qn 2依次通过传输门112、第二反相器113和第三反相器114至信号传输电路12，形成当前级传输信号Qn，将信号锁存。
[0032]信号传输电路12至少包括一与非门121和多级级联的反相电路122，第二时钟信号14控制当前级传输信号Qn通过与非门121产生栅极驱动信号G n，即将锁存的信号形成栅极驱动信号，传输至对应的栅极，多级级联的反相电路122连接在与非门121的输出端，以提升驱动电路I的驱动能力。多级级联的反相电路122优选地包括串联设置的三个反相器。第一时钟信号13偏移二分之一个时钟周期得到第二时钟信号14。
[0033]驱动电路I包括起始级的移位寄存电路10和一般级的移位寄存电路10。起始级的移位寄存电路10包括第一级的移位寄存电路10和第二级的移位寄存电路10。如图3所示，在第一级的移位寄存电路10中，第一时钟信号13为时钟CK1，第二时钟信号14为时钟CK3，传输门112的输入端连接起始(Start Voltage, STV)脉冲，时钟CKl为上升沿时，控制传输门112的第一控制端，时钟CKl经过第一反相器111控制传输门112的第二控制端。第三反相器114的输出端输出第一级的Q点的驱动脉冲Q1,以将信号锁存。在时钟CK3为上升沿时，多级反相电路122的输出端输出第一级的栅极驱动信号匕，将锁存的信号形成栅极驱动信号，进而传输至对应的栅极。其中时钟CK3与时钟CKl相差二分之一个时钟周期，可以通过时钟CKl向前或向后移二分之一个时钟周期获得。如图4所示，在第二级的移位寄存电路10中，第一时钟信号13为时钟CK2，第二时钟信号为时钟CK4，传输门112的输入端连接STV脉冲，第三反相器114的输出端输出第二级的Q点的驱动脉冲Q2,多级