驱动电路以及移位寄存电路的制作方法
【技术领域】
[0001]本发明涉及液晶显示技术领域，特别是涉及一种驱动电路以及移位寄存电路。
【背景技术】
[0002]GOA (Gate Driver On Array)电路是利用现有的液晶显示器的Array制程将栅极扫描驱动电路制作在Array基板上，以实现逐行扫描的驱动方式。其具有降低生产成本和窄边框设计的优点，为多种显示器所使用。GOA电路要具有两项基本功能:第一是输入栅极驱动脉冲，驱动面板内的栅极线，打开显示区内的TFT (Thin Film Transistor，薄膜场效应晶体管)，由栅极线对像素进行充电；第二是移位寄存，当第η个栅极驱动脉冲输出完成后，可以通过时钟控制进行η+1个栅极驱动脉冲的输出，并依此传递下去。
[0003]GOA电路包括上拉电路(Pull-up circuit)、上拉控制电路(Pull-up controlcircuit)、下拉电路(Pull-down circuit)、下拉控制电路(Pull-down control circuit)以及负责电位抬升的上升电路(Boost circuit)。具体地，上拉电路主要负责将输入的时钟讯号(Clock)输出至薄膜晶体管的栅极，作为液晶显示器的驱动信号。上拉控制电路负责控制上拉电路的打开，一般是由上级GOA电路传递来的信号作用。下拉电路负责在输出扫描信号后，快速将扫描信号拉低为低电位，即薄膜晶体管的栅极的电位拉低为低电位；下拉保持电路则负责将扫描信号和上拉电路的信号(通常称为Q点)保持在关闭状态(即设定的负电位)，通常有两个下拉保持电路交替作用。上升电路则负责Q点电位的二次抬升，这样确保上拉电路的G(N)正常输出。
[0004]不同的GOA电路可以使用不同的制程。LTPS(Low Temperature Poly-silicon，低温多晶硅)制程具有高电子迀移率和技术成熟的优点，目前被中小尺寸显示器广泛使用。CMOS (Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)LTPS 制程具有低功耗、电子迀移率高、噪声容限宽等优点。而现有技术的GOA电路的制程不能适用于CMOS制程，功耗高。
【发明内容】
[0005]本发明实施例提供了一种驱动电路以及移位寄存电路，以适用于CMOS制程，功耗低、噪声容限宽。
[0006]本发明提供一种驱动电路，其包括多个级联设置的移位寄存电路，每一移位寄存电路包括时钟控制传输电路以及锁存电路，其中时钟控制传输电路由第一时钟脉冲进行触发将前两级的Q点的驱动脉冲传输至锁存电路，并由锁存电路进行锁存，锁存电路进一步由第二时钟脉冲进行触发进而输出栅极驱动脉冲和Q点的驱动脉冲。
[0007]其中，时钟控制传输电路和或非门锁存电路分别为上升沿触发。
[0008]其中，锁存电路至少包括第一传输门、第二传输门、第一反相器和第二反相器以及或非门，其中第一传输门的第一控制端和第二传输门的第二控制端连接时钟控制传输电路的输出端，第一传输门的输入端连接前两级的Q点，第一传输门的第二控制端和第二传输门的第一控制端均连接第一时钟脉冲，第一传输门的输出端连接第二传输门的输入端和第一反相器的输入端，第一反相器的输出端与第二反相器的输入端连接，第二反相器的输出端与第二传输门的输出端均连接或非门的第一输入端，或非门的第二输入端连接第二时钟脉冲。
[0009]其中，时钟控制传输电路在传输第一时钟脉冲的过程中对第一时钟脉冲进行反相。
[0010]其中，第二反相器的输出端输出Q点的驱动脉冲。
[0011]其中，锁存电路进一步包括与或非门的输出端连接的多级反相电路。
[0012]其中，多级反相电路的包括三个反相器。
[0013]其中，在第一级的移位寄存电路和第二级的移位寄存电路中，第一传输门的输入端连接STV脉冲。
[0014]本发明还提供一种移位寄存电路，其包括时钟控制传输电路以及锁存电路，其中时钟控制传输电路由第一时钟脉冲进行触发将前两级的Q点的驱动脉冲传输至锁存电路，并由锁存电路进行锁存，锁存电路进一步由第二时钟脉冲进行触发进而输出栅极驱动脉冲和Q点的驱动脉冲。
[0015]其中，锁存电路进一步包括与或非门的输出端连接的多级反相电路。
[0016]通过上述方案，本发明的有益效果是:本发明通过时钟控制传输电路由时钟信号的第一时钟脉冲进行触发将前两级的Q点的驱动脉冲传输至锁存电路，并由锁存电路进行锁存，锁存电路进一步由第二时钟脉冲进行触发进而输出驱动脉冲，能够适用于CMOS制程，功耗低、噪声容限宽。
【附图说明】
[0017]为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中:
[0018]图1是本发明实施例的的驱动电路的结构示意图；
[0019]图2是图1中的移位寄存电路的电路图；
[0020]图3是图1中的第一级的移位寄存电路的电路图；
[0021]图4是图1中的第二级的移位寄存电路的电路图；
[0022]图5是图1中的第一级的移位寄存电路和第二级的移位寄存电路的理想时序图；
[0023]图6是图1中的第m级的移位寄存电路的电路图；
[0024]图7是图1中的第m+1级的移位寄存电路的电路图；
[0025]图8是图1中的第m+2级的移位寄存电路的电路图；
[0026]图9是图1中的第m+3级的移位寄存电路的电路图；
[0027]图10是本发明实施例的驱动电路的模拟时序图。
【具体实施方式】
[0028]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0029]请参见图1所示，图1是本发明实施例的驱动电路的结构示意图。如图1所示，本实施例所揭示的驱动电路I包括多个级联设置的移位寄存电路10，每一移位寄存电路10包括时钟控制传输电路11以及或非门锁存电路12，其中时钟控制传输电路11由第一时钟脉冲进行触发将前两级的Q点的驱动脉冲Qn 2传输至锁存电路12，并由锁存电路12进行锁存，锁存电路12进一步由第二时钟脉冲进行触发进而输出驱动脉冲。其中时钟控制传输电路11在传输第一时钟脉冲的过程中对第一时钟脉冲进行反相。并且时钟控制传输电路11和锁存电路12分别为上升沿触发。本发明实施例通过时钟控制传输电路11控制信号传递，通过锁存电路12锁存信号，能够适用于CMOS制程，功耗低、噪声容限宽。
[0030]在更具体的实施例中，时钟控制传输电路11优选为反相器，如图2所示，锁存电路12至少包括第一传输门121、第二传输门122、第一反相器123、第二反相器124、或非门125以及多级反相电路126，其中第一传输门123的第一控制端和第二传输门122的第二控制端连接时钟控制传输电路11的输出端，第一传输门121的输入端连接前两级的Q点Qn 2，第一传输门121的第二控制端和第二传输门122的第一控制端均连接第一时钟脉冲CK1，第一传输门121的输出端连接第二传输门122的输入端和第一反相器123的输入端，第一反相器123的输出端与第二反相器124的输入端连接，第二反相器124的输出端与第二传输门122的输出端均连接或非门125的第一输入端，或非门125的第二输入端连接第二时钟脉冲CK3。多级反相电路126与或非门125的输出端连接，以提升驱动电路I的驱动能力；多级反相电路126优选包括串联设置的三个反相器。其中，第二反相器124的输出端输出Q点的驱动脉冲Qn，多级反相电路126的输出端输出驱动脉冲Gn，η为大于等于I的整数。[0031 ] 驱动电路I包括起始级的移位寄存电路10和一般级的移位寄存电路10。起始级的移位寄存电路10包括第一级的移位寄存电路10和第二级的移位寄存电路10。如图3所示，在第一级的移位寄存电路10中，第一时钟脉冲为时钟脉冲CKl，第二时钟脉冲为时钟脉冲CK3，第一传输门121的输入端连接STV脉冲，第二反相器124的输出端输出第一级的Q点的驱动脉冲Q1，多级反相电路126的输出端输出第一级的