移位寄存电路及其驱动方法、扫描驱动电路、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体涉及一种移位寄存电路及其驱动方法、扫描驱动电路、显示装置。
【背景技术】
[0002]相较于传统工艺，GOA(Gate Drive on Array，阵列基板行驱动)技术不仅可以实现显示面板两边对称的美观设计，也省去了扫描驱动芯片的绑定区域以及例如扇出区的布线区域，有利于窄边框设计的实现。同时，由于可以省去行方向上的芯片绑定工艺，对整体的产能、良率的提升以及成本的降低也很有利。
[0003]—种主要由薄膜晶体管(Thin Film Transistor，TFT)构成的GOA电路中，包括用于在第一节点处为高电平时下拉第二节点处电位的一个晶体管，以及用于在时钟信号的控制下上拉第二节点电位的另一晶体管。由此，要使工作状态下的第二节点处于足够高的电位，就要使前一晶体管具有足够大的宽长比，这样会不可避免地增大GOA电路的所占面积；更重要的是，同时对第二节点的上拉与下拉会形成一数值相对很大的电流，为GOA电路带来一数值不小的电路功耗，影响整体的产品性能。
【发明内容】
[0004]针对现有技术中的缺陷，本发明提供移位寄存电路及其驱动方法、扫描驱动电路、显示装置，可以解决现有GOA电路中对第二节点的上拉与下拉会增加电路所占面积、增大电路功耗的问题。
[0005]第一方面，本发明提供了一种移位寄存电路，包括输入端、复位端和输出端，还包括:
[0006]输入模块，用于在输入端所接信号的控制下上拉第一节点处的电位，并在复位端所接信号的控制下下拉所述第一节点处的电位；
[0007]输出模块，用于在所述第一节点处为高电平时上拉所述输出端处的电位；
[0008]下拉模块，用于在第二节点处为高电平时下拉所述第一节点处电位和所述输出端处的电位；
[0009]第一上拉模块，用于在第三节点处为高电平时利用第一时钟信号周期性上拉所述第二节点处的电位；
[0010]第二上拉模块，用于在第一节点处为低电平时利用第二时钟信号周期性上拉所述第三节点处的电位；
[0011]其中，所述第一时钟信号与所述第二时钟信号处于有效电平的时间段相互错开。
[0012]可选地，所述输入模块包括第一晶体管和第二晶体管，其中:
[0013]所述第一晶体管的栅极连接所述输入端，源极与漏极中的一个连接第一偏置电压线，另一个连接所述第一节点；
[0014]所述第二晶体管的栅极连接所述复位端，源极与漏极中的一个连接所述第一节点，另一个连接第二偏置电压线。
[0015]可选地，所述输出模块包括第三晶体管和第一电容，其中:
[0016]所述第三晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述第二时钟信号，另一个连接所述输出端；
[0017]所述第一电容的第一端连接所述第一节点，第二端连接所述输出端。
[0018]可选地，所述下拉模块包括第四晶体管、第五晶体管、第六晶体管、第七晶体管和第二电容，其中:
[0019]所述第四晶体管的栅极连接所述第二节点，源极与漏极中的一个连接所述输出端，另一个连接低电平电压线；
[0020]所述第五晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述第二节点，另一个连接低电平电压线；
[0021]所述第六晶体管的栅极连接所述第二节点，源极与漏极中的一个连接所述第一节点，另一个连接低电平电压线；
[0022]所述第七晶体管的栅极连接所述输出端，源极与漏极中的一个连接所述第二节点，另一个连接低电平电压线；
[0023]所述第二电容的第一端连接所述第二节点，第二端连接低电平电压线。
[0024]可选地，所述第一上拉模块包括第八晶体管和第九晶体管，其中:
[0025]所述第八晶体管的栅极连接所述第三节点，源极与漏极中的一个连接所述第一时钟信号，另一个连接所述第九晶体管；
[0026]所述第九晶体管的栅极连接所述第一时钟信号，源极与漏极中的一个连接所述第八晶体管，另一个连接所述第二节点。
[0027]可选地，所述第二上拉模块包括第十晶体管和第十一晶体管，其中:
[0028]所述第十晶体管的栅极连接所述第二时钟信号，源极与漏极中的一个连接所述第二时钟信号，另一个连接所述第三节点；
[0029]所述第十一晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述第三节点，另一个连接低电平电压线。
[0030]第二方面，本发明还提供了一种上述任意一种移位寄存电路的驱动方法，包括:
[0031]在第一阶段内向所述输入端施加输入信号，以使所述输入模块上拉所述第一节点处的电位，并使所述输出模块在所述第一节点处为高电平的第二阶段内上拉所述输出端处的电位；
[0032]在第三阶段内向所述复位端施加复位信号，以使所述输入模块下拉所述第一节点处的电位，并使所述下拉模块在第二节点处为高电平时下拉所述第一节点及所述输出端处的电位；
[0033]其中，所述第二上拉模块在第一节点处为低电平时利用第二时钟信号周期性上拉所述第三节点处的电位；所述第一上拉模块在第三节点处为高电平时利用第一时钟信号周期性上拉所述第二节点处的电位。
[0034]第三方面，本发明还提供了一种扫描驱动电路，包括多级移位寄存器单元，每一级移位寄存器单7Π均具有上述任意一种移位寄存电路的电路结构。
[0035]第四方面，本发明还提供了一种阵列基板，包括基板和形成在所述基板上的上述任意一种扫描驱动电路。
[0036]第五方面，本发明还提供了一种显示装置，包括上述任意一种阵列基板。
[0037]由上述技术方案可知，本发明基于第一上拉模块和第二上拉模块的设置，可以在第一节点处为高电平的期间不对第二节点处电位进行上拉，因而下拉模块不需要很大的下拉能力也能将此时的第二节点维持在足够低的电位。由此，本发明可以解决现有GOA电路存在对第二节点同时进行上拉与下拉的问题，有助于减小电路所占面积、减小电路功耗。
【附图说明】
[0038]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0039]图1是本发明一个实施例中一种移位寄存电路的结构框图；
[0040]图2是本发明一个实施例中一种移位寄存电路的电路结构图；
[0041]图3是图2所不的一种移位寄存电路的电路仿真时序图；
[0042]图4是一种对照的移位寄存电路的电路仿真时序图；
[0043]图5是本发明一个实施例中一种移位寄存电路的驱动方法的步骤流程示意图。
【具体实施方式】
[0044]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0045]图1是本发明一个实