暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
[0087]本发明的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
[0088]类似地，应当理解，为了精简本发明公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释呈反映如下意图:即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循【具体实施方式】的权利要求书由此明确地并入该【具体实施方式】，其中每个权利要求本身都作为本发明的单独实施例。
[0089]应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
[0090]最后应说明的是:以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围，其均应涵盖在本发明的权利要求和说明书的范围当中。
【主权项】
1.一种移位寄存电路，其特征在于，包括输入端、复位端和输出端，还包括: 输入模块，用于在输入端所接信号的控制下上拉第一节点处的电位，并在复位端所接信号的控制下下拉所述第一节点处的电位； 输出模块，用于在所述第一节点处为高电平时上拉所述输出端处的电位； 下拉模块，用于在第二节点处为高电平时下拉所述第一节点处电位和所述输出端处的电位； 第一上拉模块，用于在第三节点处为高电平时利用第一时钟信号周期性上拉所述第二节点处的电位； 第二上拉模块，用于在第一节点处为低电平时利用第二时钟信号周期性上拉所述第三节点处的电位； 其中，所述第一时钟信号与所述第二时钟信号处于有效电平的时间段相互错开。2.根据权利要求1所述的移位寄存电路，其特征在于，所述输入模块包括第一晶体管和第二晶体管，其中: 所述第一晶体管的栅极连接所述输入端，源极与漏极中的一个连接第一偏置电压线，另一个连接所述第一节点； 所述第二晶体管的栅极连接所述复位端，源极与漏极中的一个连接所述第一节点，另一个连接第二偏置电压线。3.根据权利要求1所述的移位寄存电路，其特征在于，所述输出模块包括第三晶体管和第一电容，其中: 所述第三晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述第二时钟信号，另一个连接所述输出端； 所述第一电容的第一端连接所述第一节点，第二端连接所述输出端。4.根据权利要求1所述的移位寄存电路，其特征在于，所述下拉模块包括第四晶体管、第五晶体管、第六晶体管、第七晶体管和第二电容，其中: 所述第四晶体管的栅极连接所述第二节点，源极与漏极中的一个连接所述输出端，另一个连接低电平电压线； 所述第五晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述第二节点，另一个连接低电平电压线； 所述第六晶体管的栅极连接所述第二节点，源极与漏极中的一个连接所述第一节点，另一个连接低电平电压线； 所述第七晶体管的栅极连接所述输出端，源极与漏极中的一个连接所述第二节点，另一个连接低电平电压线； 所述第二电容的第一端连接所述第二节点，第二端连接低电平电压线。5.根据权利要求1所述的移位寄存电路，其特征在于，所述第一上拉模块包括第八晶体管和第九晶体管，其中: 所述第八晶体管的栅极连接所述第三节点，源极与漏极中的一个连接所述第一时钟信号，另一个连接所述第九晶体管； 所述第九晶体管的栅极连接所述第一时钟信号，源极与漏极中的一个连接所述第八晶体管，另一个连接所述第二节点。6.根据权利要求1所述的移位寄存电路，其特征在于，所述第二上拉模块包括第十晶体管和第十一晶体管，其中: 所述第十晶体管的栅极连接所述第二时钟信号，源极与漏极中的一个连接所述第二时钟信号，另一个连接所述第三节点； 所述第十一晶体管的栅极连接所述第一节点，源极与漏极中的一个连接所述第三节点，另一个连接低电平电压线。7.一种如权利要求1至6中任意一项的移位寄存电路的驱动方法，其特征在于，包括: 在第一阶段内向所述输入端施加输入信号，以使所述输入模块上拉所述第一节点处的电位，并使所述输出模块在所述第一节点处为高电平的第二阶段内上拉所述输出端处的电位； 在第三阶段内向所述复位端施加复位信号，以使所述输入模块下拉所述第一节点处的电位，并使所述下拉模块在第二节点处为高电平时下拉所述第一节点及所述输出端处的电位； 其中，所述第二上拉模块在第一节点处为低电平时利用第二时钟信号周期性上拉所述第三节点处的电位；所述第一上拉模块在第三节点处为高电平时利用第一时钟信号周期性上拉所述第二节点处的电位。8.一种扫描驱动电路，其特征在于，包括多级移位寄存器单元，每一级移位寄存器单元均具有如权利要求1至6中任意一项所述的移位寄存电路的电路结构。9.一种阵列基板，其特征在于，包括基板和形成在所述基板上的如权利要求8所述的扫描驱动电路。10.一种显示装置，其特征在于，包括如权利要求9所述的阵列基板。
【专利摘要】本发明提供了一种移位寄存电路及其驱动方法、扫描驱动电路、显示装置，其中的移位寄存电路包括：输入模块，用于在输入端所接信号的控制下上拉第一节点处的电位，并在复位端所接信号的控制下下拉第一节点处的电位；输出模块，用于在第一节点处为高电平时上拉输出端处的电位；下拉模块，用于在第二节点处为高电平时下拉第一节点处电位和输出端处的电位；第一上拉模块，用于在第三节点处为高电平时利用第一时钟信号周期性上拉第二节点处的电位；第二上拉模块，用于在第一节点处为低电平时利用第二时钟信号周期性上拉第三节点处的电位。本发明可以解决现有GOA电路中对第二节点的上拉与下拉会增加电路所占面积、增大电路功耗的问题。
【IPC分类】G11C19/28, G09G3/20
【公开号】CN105139794
【申请号】CN201510568458
【发明人】王珍, 孙建
【申请人】京东方科技集团股份有限公司, 鄂尔多斯市源盛光电有限责任公司
【公开日】2015年12月9日
【申请日】2015年9月8日