具有偏移补偿的动态感测放大器的制作方法

本公开涉及存储器电路领域，并且更特别地涉及用于能够补偿电压偏移的电路的动态感测放大器。

背景技术：

当今广泛地使用各种电子设备，诸如膝上型计算机、智能电话和平板计算机。这样的电子设备通常包括微处理器、用于由微处理器在执行应用软件时使用的易失性存储装置、以及用于长期存储应用和数据的非易失性存储装置。

在这样的非易失性或易失性存储器设备中使用感测放大器，以使得减小其位线上的电压摆幅。在各种感测放大器配置中，在非易失性存储器电路中使用交叉耦合式感测放大器。已知的交叉耦合式感测放大器包括“交叉耦合”在一对位线之间的一对反相器。每个反相器的输入连接至一个位线并且其输出连接至另一位线。交叉耦合式感测放大器提供快速信号放大。然而，实际上，很难提供具有完美匹配的晶体管的一对反相器。晶体管特性的失配例如可能在重置期间在反相器的输出的两端产生偏移电压。这一偏移被反映到反相器的输入。在特别不幸的场景中，被反映的偏移可能被检测为表示数据比特的信号，因此产生数据误差。这样的数据误差非常不期望，因为它们可能负面地影响电子设备的性能。

因此，需要新的感测放大器的开发，其降低了对晶体管特性的失配和偏移的灵敏度但仍然维持交叉耦合式感测放大器的快速响应。

技术实现要素：

本发明内容部分被提供用于介绍下面在详细描述部分进一步描述的概念的选择。本发明内容部分并非意图识别要求保护的主题的关键或重要特征，也并非意图用于帮助限制要求保护的主题的范围。

一方面涉及一种包括具有交叉耦合布置的第一和第二反相器以及补偿电路装置的电子电路，补偿电路装置被配置成分别根据第一和第二位线信号控制第一和第二反相器的供电。

另一方面涉及一种包括具有交叉耦合布置的第一和第二反相器的电子电路，每个反相器具有第一和第二供电端子。第一和第二供电部件的第一集合耦合至第一反相器的第一和第二供电端子。第一和第二供电部件的第二集合耦合至第二反相器的第一和第二供电端子。第一位线电容性地耦合至在第一集合的第一供电部件与第一反相器的第一供电端子之间的第一节点。第二位线电容性地耦合至在第二集合的第一供电部件与第二反相器的第一供电端子之间的第二节点。第一开关耦合在第一反相器的输入与输出之间，第二开关耦合在第二反相器的输入与输出之间。

另一方面涉及一种具有第一反相器的电子电路，第一反相器具有信号输入、信号输出、高电压供电端子和低电压供电端子。第二反相器具有信号输入、信号输出、高电压供电端子和低电压供电端子。第一反相器的信号输入耦合至第二反相器的信号输出，第二反相器的信号输入耦合至第一反相器的信号输出。第一晶体管具有耦合至电源节点的第一导电端子、耦合至第一反相器的高电压供电端子的第二导电端子、以及耦合至第一节点的控制端子。第二晶体管具有耦合至电源节点的第一导电端子、耦合至第二反相器的高电压供电端子的第二导电端子、以及耦合至第二节点的控制端子。第一位线电容性地耦合至第一节点，第二位线电容性地耦合至第二节点。

又一方面涉及一种具有第一反相器的电子电路，第一反相器具有信号输入、信号输出、高电压供电端子和低电压供电端子。第二反相器具有信号输入、信号输出、高电压供电端子和低电压供电端子。第一反相器的信号输入耦合至第二反相器的信号输出，第二反相器的信号输入耦合至第一反相器的信号输出。第一晶体管具有耦合至第一反相器的低电压供电端子的第一导电端子、耦合至参考节点的第二导电端子、以及耦合至第一节点的控制端子。第二晶体管具有耦合至第二反相器的低电压供电端子的第一导电端子、耦合至参考节点的第二导电端子、以及耦合至第二节点的控制端子。第一位线电容性地耦合至第一节点，第二位线电容性地耦合至第二节点。

附图说明

图1是根据本公开的感测放大器的示意图。

图2是根据本公开的图1的感测放大器核的替选设计的示意图。

图3是示出响应于大的输入信号的图1的感测放大器的响应的曲线图。

图4是示出第一和第二位线信号的预充电及其衰减随着时间的曲线图。

具体实施方式

在下面的描述中，给出大量细节以提供对本公开的理解。然而，本领域技术人员应当理解，本公开的实施例可以在没有这些具体细节的情况下来实践，并且来自所描述的实施例的大量变型或修改是可能的。

初始参考图1，现在描述感测放大器电路100。感测放大器电路100包括感测放大器核110，感测放大器核110具有耦合以分别从第一预充电电路120和第二预充电电路130接收第一位线信号il和第二位线信号ir的一对差分输入。现在，将在描述感测放大器核110之前，简要描述预充电电路120、130。

第一预充电电路120包括在电源节点vcc与第一位线bl1之间的具有漏极-漏极耦合布置的pmos晶体管t5和nmos晶体管t6。晶体管t5的栅极由预充电控制信号pc来控制。反相器inv3从nmos晶体管t6的源极接收输入并且向其栅极提供输出。第一位线信号il从在pmos晶体管t5与nmos晶体管t6之间的节点抽头。

第二预充电电路130包括在电源节点vcc与第二位线bl2之间的具有漏极-漏极耦合布置的pmos晶体管t7和nmos晶体管t8。晶体管t7的栅极由预充电控制信号pc来控制。反相器inv4从nmos晶体管t8的源极接收输入并且向其栅极提供输出。第一位线信号ir从在pmos晶体管t7与nmos晶体管t8之间的节点处抽头。

存储器142具有多个列，包括第一列144a和第二列144b。列解码器140耦合至第一和第二列144a、144b，并且分别输出第一位线信号bl1和第二位线信号bl2。

现在描述感测放大器核110。感测放大器核110包括具有交叉耦合布置的第一反相器inv1和第二反相器inv2。

第一反相器inv1具有耦合至pmos晶体管t1的漏极的第一供电端子111a(即反相器的pmos晶体管的源极端子)，pmos晶体管t1的源极耦合至电源节点vcc并且栅极耦合至偏置信号bias-p。第一反相器inv1还具有耦合至晶体管t2的漏极的第二供电端子111b(即反相器的nmos晶体管的源极端子)，晶体管t2的栅极耦合至偏置信号bias-n并且源极耦合至参考节点vss。一对电容器cl1、cl2将第一位线信号il电容性地耦合至第一反相器inv1的第一和第二供电端子111a、111b，并且用于阻挡第一位线信号il的dc分量。开关s1耦合在第一反相器inv1的输入与输出之间。

第二反相器inv2具有耦合至pmos晶体管t3的漏极的第一供电端子112a(即反相器的pmos晶体管的源极端子)，pmos晶体管t3的栅极耦合至偏置信号bias-p并且源极耦合至供电节点vcc。第二反相器inv2还具有耦合至晶体管t4的漏极的第二供电端子112b(即反相器的nmos晶体管的源极端子)，晶体管t4的栅极耦合至偏置信号bias-n并且源极耦合至参考节点vss。一对电容器cr1、cr2将第二位线信号ir电容性地耦合至第二反相器inv2的第一和第二供电端子112a、112b，并且用于阻挡第二位线信号ir的dc分量。开关s2耦合在第二反相器inv2的输入与输出之间。

第一反相器inv1的输出通过滤波电容器cf2耦合至第二反相器inv2的输入，第二反相器inv2的输出通过滤波电容器cf1耦合至第一反相器inv1的输入。

控制电路150生成预充电控制信号pc以及用于开关s1、s2的控制信号s1、s2。偏置生成器152生成偏置信号bias-p、bias-n。

在操作中，在存储器142中，第一和第二位线bl1、bl2同时被选择，但是仅一个字线被选择。第一和第二位线bl1、bl2分别读出列144a、144b，但是例如仅列144a的字线被选择。因此，第二位线bl2不表示数据，而是提供电容负载以平衡感测放大器100。在其他应用中，第一位线bl1提供电容负载，而第二位线bl2从所选择的字线提供数据。

当预充电电路120、130通过预充电控制信号pc被激活而进入预充电阶段时，pmos晶体管t1和t3因此接通。实现了平衡，使得在晶体管t6、t8的源极处的第一和第二位线bl1、bl2大致在反相器inv1、inv2的过渡点。当pmos晶体管t1、t3接通时，nmos晶体管t2、t4的漏极通过pmos晶体管t1、t3保持在vcc。当预充电控制信号pc翻转时，在从反相器inv1、inv2的供电端子111a、111b和112a、112b汲取的电流的驱动下，nmos晶体管t2、t4的漏极线性下降。由于耦合至bl1的字线被激活而耦合至bl2的字线没有被激活，所以电流i1和i2不同。根据i1和i2哪个更大，信号il或ir之一比另一个更快地衰减。

感测放大器核110用于检测信号il和ir的包络之间的差异。开关s1和s2在预充电阶段期间闭合。预充电阶段经由预充电控制信号pc过渡到断开晶体管t5和t7而结束。之后，感测放大器100进入感测阶段。

在感测阶段中，当第一和第二位线信号il和ir分别下降至给定门限点之下时，开关s1和s2断开。当在感测阶段中时，感测放大器核110如亚稳态锁存器那样响应。当第一位线信号il和第二位线信号ir随着时间衰减时，调节反相器inv1和inv2区分逻辑低与逻辑高的门限。因此，由反相器inv1和inv2最终输出的值取决于通过第一位线信号il和第二位线信号ir向反相器inv1和inv2的供电端子传送的差分信号。图4中示出了针对一个实例存储器值的il和ir随着时间的实例曲线图。

在图4所示的实例曲线图中，第二位线信号ir(标记为b)与第一位线信号il(标记为a)相比随着时间以更大的速率衰减。第二位线信号ir分别通过电容器cr1和cr2被传送给节点112a和112b。第二位线信号ir的衰减夹断反相器inv2的pmos晶体管，同时接通反相器inv2的nmos晶体管。如果第二位线信号ir以比第一位线信号il更快的速率衰减，则inv2的pmos晶体管将比反相器inv1的pmos晶体管更快地夹断，并且inv2的nmos晶体管将比反相器inv1的nmos晶体管更快地接通。这最终引起反相器inv2的输出比反相器inv1的输出更快地被驱动为低，导致inv2的输出低而inv1的输出高的状态。

相反，如果第一位线信号il比第二位线信号ir随着时间更尖锐地衰减，则第一反相器inv1最终将输出逻辑高并且第二反相器inv2将输出逻辑低。感测放大器10的输出可以从反相器inv1的输出或者反相器inv2的输出来读取。图3示出了响应于大的输入信号的感测放大器100的响应。

应当理解，可以使用感测放大器核110的替选实现。例如，在图2所示的感测放大器核110'的实现中，使用电阻器r1-r4取代晶体管t1-t4。

本文中描述的感测放大器100提供各种优点。例如，感测放大器100比传统感测放大器更快地切换，因为当开关s1和s2断开时，没有电容被充电或放电。这有助于降低功耗，并且使得感测放大器100能够使用低电压来工作。

虽然本文中已经参考特定装置、材料和实施例描述了在前描述，然而其并非意图限于本文中公开的特别说明；相反，其扩展至诸如在所附权利要求的范围内的所有功能上等同的结构、方法和用途。