用于自我参考的匹配线感测的匹配线预充电架构的制作方法

本发明揭示的是关于内容可寻址存储器(cam,contentaddressablememories)，并且尤其关于具有自我参考匹配线预充电及局部回授控制的可搜寻内容可寻址存储器结构及使用的方法。

背景技术：

近来，尺寸缩放技术(例如，至次100纳米尺寸)已经造成整合至电路内部的相当大的随机制程变异，并且尤其，已经造成在存储器装置(例如，感测电路)内的相当大的芯片变异。为了补偿这些变异，感测电路通常以使电路的时序延迟的方式操作，这会使效能降低。

例如，当(且仅当)字的内容不匹配输入搜寻线路的内容时，在内容可寻址存储器(cam)中每一个字是与在周期开始时的预充电及在该周期的评估部分期间的放电的匹配线相关联。因此，该内容可寻址存储器的周期时间，意即，该匹配操作能可靠地重复的最快速时间(在特定的电压及温度)，是视该预充电时间、该评估(比较)时间及用来锁存及传递结果所花的时间而定。为了允许在制造中的统计变异，整体操作的每一个时间部分必须详细地设计。匹配线预充电时间是由产生施加至虚设匹配线用于预充电时间加上固定的逻辑延迟的全域的预充电讯号而决定。因此，用于每一个匹配线的预充电时间是全域固定的而没有能力调整从匹配线至匹配线的预充电时间变异。该预充电时间亦未具有能力感测及补偿可变的金属电阻及电容，因而迫使设计者过度设计各种元件。

技术实现要素：

在本发明揭示的态样中，一种结构包含：感测线路，连接至感测装置，该感测装置可以侦测可能在该评估时间的期间发生的在该感测线路上的小电压差异；回授线路，在该感测线路的第一端点及第二端点之间的分接点处连接至该感测线路；以及局部预充电控制器，通过该回授线路连接至该分接点，以依据该回授线路的状态而控制该感测线路的预充电。

在本发明揭示的态样中，一种结构包含：全域控制器，以输出全域预充电讯号；匹配线，连接至位比较晶体管；以及感测放大器，连接至该全域控制器及该匹配线，该感测放大器包括经组构成局部预充电该匹配线的局部预充电控制器。

在本发明揭示的态样中，一种用于决定在匹配线上的匹配或不匹配的方法，包含：预充电连接至感测放大器的匹配线；以及依据连接至该匹配线的回授线路的充电状态而关闭该匹配线的该预充电。

附图说明

本发明揭示是以实施方式配合参考多个所附图式通过本发明揭示的例示实施例的非限制性范例来进行描述。

图1显示依据本发明揭示的态样的包含感测放大器及匹配线的内容可寻址存储器结构。

图2显示依据本发明揭示的态样的感测放大器及匹配线。

图3显示依据本发明揭示的额外态样的感测放大器及匹配线。

图4显示依据本发明揭示的额外态样的感测放大器及匹配线。

图5显示依据本发明揭示的态样的降低的时间周期/时间访问(tcycle/taccess)。

具体实施方式

本发明揭示是关于内容可寻址存储器(cam)，并且尤其关于具有自我参考匹配线预充电及局部回授控制的可搜寻内容可寻址存储器结构及使用的方法。尤其，本发明揭示呈现一种新颖的方式以监视及控制该匹配线预充电时间。例如，本发明揭示是关于感测装置结构，其经结构化成决定匹配线或感测线路的匹配/不匹配，其中依据该感测线路的充电状态至该预充电控制器的回授，该感测装置对该匹配线或感测线路的预充电具有局部预充电控制。各种实施例可以应用于四个晶体管(4t)、六个晶体管(6t)、八个晶体管(8t)、十个晶体管(10t)等等、静态随机访问存储器单元位线、电阻全域资料线等等。

好处是，本发明揭示通过对个别的匹配线(意即，感测线路)的预充电提供局部控制，使得内容可寻址存储器结构的所有的匹配线路的预充电及评估时间下降，从而提供可搜寻内容可寻址存储器结构的改良的搜寻效能。在实施例中，该内容可寻址存储器结构的该个别的匹配线的状态可以回授至局部预充电控制器，以控制施加至晶体管的局部预充电讯号而控制电压源的访问。为了改善搜寻效能，该匹配线是在其距离感测放大器(意即，感测装置)的全部长度的一比例处分接，然后回授至该感测放大器以直接量测该匹配线与感测放大器组合的预充电位准，包含金属电阻及电容，造成整体较快的预充电时间及因此较快的整体周期时间。

本发明的一态样在于该预充电时间现在是由全域讯号及局部讯号两者所控制。当感测到正在监控的个别的匹配线是适当地预充电时，对于所有匹配线的预充电时间是通过该全域预充电控制讯号所初始化而该局部控制讯号将关闭该预充电。当准备好如此进行时，因为每一个匹配线可以开始该评估部分，所以本方法允许整体较快速的周期时间，而不是等待最慢的匹配线来进行预充电。

通过例子，在本技术领域的目前状态中，用以确保匹配线里有五标准差(1千万分之9999997)的多数完成本身的操作所需的该周期时间等于最大预充电时间+平均评估时间+平均锁存时间+与该评估及锁存时间相关联的该五标准差统计变异时间。在本发明中，该周期时间现在等于该平均预充电时间+平均评估时间+平均锁存时间+与该预充电、评估及锁存时间相关联的该五标准差统计变异时间，该周期时间在统计上是较快的。该局部预充电关闭控制使用来自该个别的匹配线的回授以评估该匹配线制程-电压-温度(pvt,process,voltages,andtemperatures)的条件下的电阻，并且确认在每一个个别的感测放大器/匹配线综合体上提供适当的预充电时间。换言之，该匹配线的回授用以确保该匹配线的预充电是高于该感测放大器在预充电完成时的阈值。

为了改善该预充电时间以及周期时间，就变异的匹配线长度及制程灵敏度而言，该匹配线感测架构包含该回授(意即，匹配线分接点)至每一个感测放大器以个别地设定最佳预充电时间。依据该匹配线分接点的回授，每一个匹配线的该预充电时间可以是不同的，而且在匹配线充分预充电之后，可以立即开始每一个匹配线的该评估周期。

由于每一个局部感测放大器设定属于本身的预充电时间，所以该评估可以相对于该全域预充电讯号而较早启动，藉以改善效能。例如，根据追踪pvt的自我限制预充电以及根据本发明内容的匹配线金属，已观察到对于三元内容可寻址存储器(tcam,ternarycontentaddressablememories)的时间周期(tcycle)及时间访问(taccess)上有15％的改善。

图1显示依据本发明揭示的态样的包含感测放大器及匹配线的结构。该结构100可以是如同在此所描述的内容可寻址存储器。该内容可寻址存储器可以是全部由1及0所组成的分析资料搜寻字的二位内容可寻址存储器或者可以是允许第三匹配状态的三元内容可寻址存储器，例如，通配符号，x，或“don’tcare＂，用于所储存的字中的一个或一个以上的位。

该结构100包含完全匹配预充电虚设匹配线110、评估虚设匹配线120、全域控制器cntl、匹配线123及感测放大器125。在实施例中，每一个匹配线123经由连接线路130及回授线路140连接至各自的感测放大器125。

如同在图1中所显示，全域控制器cntl经由感测放大器125连接至该完全匹配预充电虚设匹配线110的末端及该1位未命中(1-bitmiss)评估虚设匹配线120的该末端。连接至该完全匹配预充电虚设匹配线110的该感测放大器125的输出可以输入至每一个该感测放大器125作为全域预充电讯号global_pre。在实施例中，该全域控制器cntl发出锁存讯号latch以撷取所有搜寻结果及完成该评估(比较)操作，其中在所有匹配的匹配线123上的电压会跨过他们各自的感测放大器125的阈值，而在不匹配的匹配线123上的电压保持在低于他们各自的感测放大器125的阈值。

图2显示依据本发明揭示的态样的感测放大器及匹配线。例示性的自我参考感测放大器210包含局部预充电控制器215、p型场效晶体管p1、感测节点sn及连接至该感测节点sn并且产生匹配线输出讯号mlout的反相器i2。在实施例中，该感测放大器210包含n型场效晶体管n1、用以控制该n型场效晶体管n1的栅极的反相器s1、由重置讯号rst所控制的重置n型场效晶体管n2及匹配线220。

在实施例中，该感测放大器210更包含连接在该匹配线220、该局部预充电控制器215及该反相器s1之间的回授线路ml_tap。位比较晶体管223是以串联方式连接在该匹配线220及接地之间。该位比较晶体管223的栅极可以连接至及/或由搜寻线路或储存元件(例如，静态随机访问存储器或动态随机访问存储器)所控制。例如，两个位比较晶体管223(意即，堆叠)可以连接在该匹配线220及该接地之间，并且该两个位比较晶体管223中较接近该匹配线220的晶体管可以连接至搜寻线路，而该位比较晶体管223中另一个晶体管是连接至存储器元件。在实施例中，该位比较晶体管223的邻接堆叠可以连接至平行搜寻线路。在该储存元件中所储存的资料与所搜寻的资料之间的不匹配会造成该位比较晶体管223的至少一个堆叠导通，藉以降低该匹配线220的电荷及电压位准。

该感测放大器210是耦接至该匹配线220以决定该匹配线220的状态。该感测放大器210包含以串联方式耦接至该n型场效晶体管n1的该p型场效晶体管p1以连接该匹配线220至电压源。该反相器s1为耦接至被连接至该匹配线220的该回授线路ml_tap。该反相器s1可以是施密特触发器(schmitt-trigger)，但是在本发明揭示的所有态样中并不需要如此。反相器s1的输出是回授至n型场效晶体管n1的栅极，而p型场效晶体管p1的栅极是耦接至该局部预充电控制器215。再者，该反相器i2是耦接至被连接在p型场效晶体管p1及n型场效晶体管n1之间的感测节点sn，以驱动用于每个匹配线的评估结果(mlout讯号)。

为了改善该搜寻效能，每一个匹配线220是在其距离该感测放大器210的全部长度的一比例处分接并且直接回授至感测放大器210的该局部预充电控制器215以量测该分接点的该预充电位准。该回授线路ml_tap可以沿着该匹配线220的长度而连接至该匹配线220的任何地方，并且最好连接在该匹配线220的远端ml_far及近端ml_near之间。该分接点的位置可以依据技术相依的参数而设置，诸如金属电阻及电容，并且可以设置在该匹配线的其中一端与该感测放大器之间。在实施例中，例如，该回授线路ml_tap可以从连接至该n型场效晶体管n1的该匹配线220的端点在大约1/3至大约1/2的该匹配线220的长度处连接至该匹配线220；但本发明也可考量其它连接点。

在操作上，该匹配线220是通过该重置n型场效晶体管n2所接收的重置讯号rst而设定为低电位，例如接地。该重置晶体管n2是连接至该匹配线220及该晶体管n1的端点。该全域预充电讯号global_pre是设定至高电位，例如，vdd。该局部预充电控制器215接收该高电位全域预充电讯号global_pre并且产生高电位局部预充电讯号localpre给该p型场效晶体管p1的栅极。

在预充电模式中，该匹配线220是预充电至该反相器s1的阈值(或触发点)，之后，匹配线220感测发生。为了从本身的初始低电位开始预充电该匹配线220，该全域控制器cntl控制该全域预充电讯号global_pre从本身的初始高电位进入低电位。该局部预充电控制器215从该全域控制器接收该低电位全域预充电讯号global_pre并且，在回应上，采取localpre为低电位，该低电位导通p型场效晶体管p1。该局部预充电控制器215的操作将在此做更详细的描述。

因为该匹配线220及回授线路ml_tap是初始设定为低电位，所以n型场效晶体管n1的栅极会经由反相器s1设定为高电位，而导通n型场效晶体管n1。该动作允许电流流动而快速开始将匹配线220及该回授线路ml_tap充电至反相器s1的阈值。当该匹配线220上的电压越过反相器s1的阈值时，反相器s1将开始放电n型场效晶体管n1的栅极为低电位直到n型场效晶体管n1关闭。因此，原本透过n型场效晶体管n1耦接至匹配线220的感测节点sn使用由p型场效晶体管p1所提供的全部电荷以将感测节点sn充电至vdd，而反相器i2的输出为放电为低电位至接地。

该回授线路ml_tap亦供给至该局部预充电控制器215以禁能(disable)localpre并局部地关闭p型场效晶体管p1以允许该匹配线220发展匹配或不匹配，而该全域预充电讯号global_pre保持为低电位，意即，同时该全域预充电讯号global_pre持续指示预充电模式。该局部预充电控制器215的用于禁能该localpre讯号的阈值可以高于该反相器s1的阈值，以便确保该局部预充电控制器215不会避免该匹配线ml用于评估的充分充电。

例如，该反相器s1的阈值及该回授线路ml_tap连接至该匹配线220的位置允许该匹配线220充电足够长时间以提供充分的电流用于该匹配线220的该远端ml_far的该位比较晶体管223的操作。因此，当沿着该匹配线220的电荷相等时，位在该匹配线220中的该回授线路ml_tap的分接点有利于提供充分的电流给该匹配线220的该远端ml_far以侦测匹配及未命中，也不必增加该预充电模式的时间的长度。当该回授线路ml_tap通过该反相器s1的阈值时，该匹配线220的该远端ml_far将具有较低于该匹配线220的该近端ml_near的电压，但是该匹配线220会在高于用于评估所必要的阈值的电压处相等。

在一段时间之后，该全域控制器cntl可以再次采取该全域预充电讯号global_pre为高电位以结束该全域预充电模式以避免不匹配的匹配线220的连续的耗尽，该不匹配的匹配线220避免该匹配线220达到该反相器s1阈值。在该个别的匹配线220的该预充电完成之后，在该全域预充电讯号global_pre保持为高电位时以及在其它匹配线ml已经开始该评估模式之前或之后，该评估模式接着可以开始用于该匹配线220。

因为每一个位线220依据在本身拥有的时间中的本身惟一的阈值而预充电，所以不需要为了该匹配线220延迟该评估模式，藉以减少该预充电模式的持续时间及改善感测效能。再者，视需要的保持器(keeper)可以耦接在n型场效晶体管n1的栅极与匹配线220之间，该保持器可以维持该预充电值以避免在该匹配线220上的泄漏被误认为是不匹配。

当匹配发生时，连接至该匹配线220的该位比较晶体管223作动像是简单的电容器，使得该匹配线220以及该感测节点sn两者保持为被预充电，并且反相器i2的该输出保持为低电位。或者，当不匹配发生时，连接至该位线220的该位比较晶体管223的至少一个堆叠是导通的并且作动像是弱开关(weakswitch)以放电该匹配线220。由于该导通下拉晶体管的结果，该匹配线220将下降低于反相器s1的阈值电压，使得反相器s1的输出会翻转至高电位状态并且导通n型场效晶体管n1。导通n型场效晶体管n1会放电感测节点sn而从其预充电vdd位准回到该匹配线220电压位准，造成反相器i2的该输出进入高电位。为了降低时序不确定性，该反相器i2设计成具有较高于反相器s1的触发点。因此，匹配预充电高于本身的感测阈值并且保持为被预充电，同时未命中预充电高于本身的感测阈值并且接着放电。该预充电位准及该放电的速率视在该存储器字内有多少位不匹配该搜寻位而定。

由于所有但大部分不匹配的mls被预充电至他们各自的感测放大器的阈值，所以该感测是快速的。匹配的匹配线保持在本身的预充电位准直到他们被重置为止，而未命中的匹配线则在评估阶段期间放电至接地。由于该感测放大器的自我参考的特质及该匹配线的回授，所以即使该匹配线在预充电期间呈现不同的切换次数，一旦达到阈值电荷时，该感测放大器会触发，并且该局部预充电控制器结束该局部预充电模式以开始该匹配线上的该评估模式。因此，每一个感测放大器210决定何时本身的匹配线220被预充电，而允许该评估模式在接收全域预充电完成讯号之前开始。该结果为具有改良的1位失去统计资料的较快速的搜寻时间。

图3显示依据本发明揭示的额外态样的感测放大器及匹配线。尤其，图3显示感测放大器210’的替代的局部预充电控制器215’。该局部预充电控制器215’包含具有连接至该p型场效晶体管p1的输出的反及(nand)闸310。该反及闸310的第一输入312为全域预充电讯号global_pre且该反及闸310的第二输入313指示该匹配线220及该回授线路ml_tap的状态。

该局部预充电控制器215’亦包含以串联方式配置在vdd及gnd之间的局部p型场效晶体管p2及局部n型场效晶体管n3，其中该p型场效晶体管p2在vdd与该n型场效晶体管n3之间，而该n型场效晶体管n3在该p型场效晶体管p2与该gnd之间。该反及闸310的该第二输入313是连接在该p型场效晶体管p2及该n型场效晶体管n3之间。该p型场效晶体管p2的栅极是连接至该全域预充电讯号global_pre。该n型场效晶体管n2的栅极是经由若干反相器in1及in2连接至该回授线路ml_tap。在实施例中，反相器in1具有阈值较高于该反相器s1的阈值以允许该匹配线220充电至足够高的电压以确认在该匹配线220的该远端ml_far处的匹配及不匹配。如同先前所描述的，该反相器s1的阈值及该回授线路ml_tap中连接至该匹配线220的位置允许该匹配线220充电足够长的时间，以提供充分的电流给该匹配线220的该远端ml_far的操作。

该回授线路ml_tap是连接至该局部预充电控制器215’的该反相器in1以提供讯号至该反及闸310的该第二输入313。该反相器in1及in2中至少一个(较佳为该反相器in1)具有阈值较高于该反相器s1的阈值，以便确保该感测放大器210’的该反相器s1在该预充电中断之前触发。在该反相器s1触发及该n型场效晶体管n1关闭之后，电荷沿着该匹配线220(从该匹配线220的该近端ml_near至该远端ml_far)以及该回授线路ml_tap分布，使得该至少一个反相器in1及in2达到较高的阈值。一旦达到该至少一个反相器in1及in2的该较高的阈值时，该n型场效晶体管n3将导通以采取该反及闸310的该第二输入313至接地而造成该反及闸310输出高电位的localpre并关闭该p型场效晶体管p1，藉以对于该个别的匹配线220局部地结束该预充电模式。接着可以如同在此的描述而操作该匹配线220的该评估模式。

图4显示依据本发明揭示的额外态样的感测放大器及匹配线。如同在此所描述的，该匹配线220的预充电是由包含输出该localpre控制讯号的该局部预充电控制器215”的感测放大器210”所局部地控制。

在本实施例中，该局部预充电控制器215”并未包含反相器。尤其，该局部预充电控制器215”包含具有连接至该p型场效晶体管p1的该栅极的输出的反及闸310。该反及闸310的该第一输入312为该全域预充电讯号global_pre并且该反及闸310的该第二输入313指示该匹配线220及该回授线路ml_tap的状态。

该局部预充电控制器215”亦包含以串联方式配置在vdd及gnd之间的局部p型场效晶体管p2及局部n型场效晶体管n3，其中该p型场效晶体管p2在vdd与该n型场效晶体管n3之间，而该n型场效晶体管n3在该p型场效晶体管p2与该gnd之间。该反及闸310的该第二输入313是连接在该p型场效晶体管p2及该n型场效晶体管n3之间。该p型场效晶体管p2的栅极是连接至该全域预充电讯号global_pre。该n型场效晶体管n2的栅极是连接至该回授线路ml_tap。

在此，该n型场效晶体管n2具有阈值较高于该反相器s1的阈值以允许该匹配线220充电至足够高的电压以便该位比较晶体管223确认在该匹配线220的该远端ml_far处的匹配及不匹配。该反相器s1的阈值及该回授线路ml_tap中连接至该匹配线220的位置允许该匹配线220充电足够长的时间以提供充分的电流给该匹配线220的远端ml_far的操作。

该回授线路ml_tap为连接至该局部预充电控制器215”的该n型场效晶体管n3的栅极以提供讯号给该反及闸310的该第二输入313。该n型场效晶体管n3具有阈值较高于该反相器s1的阈值以便确保该感测放大器的该反相器s1在该预充电中断之前触发。在该反相器s1触发及该n型场效晶体管n1关闭之后，该电荷沿着该匹配线220(从该匹配线220的该近端ml_near至该远端ml_far)以及该回授线路ml_tap分布，使得该n型场效晶体管n3达到较高的阈值。一旦该n型场效晶体管n3达到该较高的阈值时，该n型场效晶体管n3将导通以采取该反及闸310的该第二输入313至接地而造成该反及闸310输出高电位的localpre并关闭该p型场效晶体管p1，藉以对于该个别的匹配线局部地结束该预充电模式。接着可以如同在此的描述而操作该匹配线220的该评估模式。

图5显示依据本发明揭示的减少的时间周期/时间访问。在预充电模式期间，全域控制器施加预充电参考电压至绝缘场效晶体管的栅极，并且该匹配线开始预充电。对于内容可寻址存储器，该匹配线预充电是依据参考或虚设ml预充电时间加上固定的逻辑延迟。该固定的逻辑延迟可以包含随机装置变异，例如，可变动的金属电阻及电容，这会造成由近至远(near-to-far)的匹配线预充电时间变异。因此，该充电时间是固定的，而不具有能力以调整感测放大器以感测放大器预充电时间变异，并且不具有能力以感测及补偿该随机装置变异。因此，该电路为过度设计并且该评估模式是延迟的。

例如，该全域控制器可以依据用以撷取5标准差预充电及5标准差评估输入(5sigmaevaluationentries)两者的时间而输出全域讯号，其中5标准差预充电及5标准差评估输入两者依据tcycle＝mean_pre+mean_eval+5*sigma_pre+5*sigma_eval。换言之，该全域预充电讯号是在该预充电模式的固定的时程期间施加足够长的时间以确保每一个该匹配线是充分地充电以准确地执行该内容可寻址存储器的搜寻。如同在图5中所显示，该预充电模式510的该预充电时间是固定并且有充分的持续时间以允许每一个该匹配线预充电，如同表示匹配线预充电的数目的曲线520所指示者。该全域预充电讯号是施加用于整个预充电模式510及关闭以开始评估模式530。该评估模式530的评估时间亦是固定的并且在该预充电模式510完成之后开始。并且，每一个该匹配线是在该评估模式530中做评估，如同由表示匹配线受到评估的数目的曲线540所指示者。

如同在图5中所显示，该预充电模式550是动态的，因为一旦匹配线完成自己的、局部预充电之后，就开始每一个匹配线的评估模式560，有效地消除用于预充电模式510内建延迟的需要。一旦预充电完成，每一个已预充电的匹配线开始该评估模式560。例如曲线570表示已预充电并准备好评估的匹配线数目。在该评估模式560中，每一个该匹配线如同曲线580所指示而受到评估。如同在图5中所显示，因为匹配线的充电状态的回授及位置预充电控制，该匹配线的评估相对于该评估模式530在评估模式560中较早发生。

该分接点的位置可依据技术相依的参数(诸如金属电阻及电容)来设置，并且可以设置在该匹配线的其中一端及该感测放大器之间。例如，该分接点的位置可以设置在从该匹配线的连接端距离大约1/3至大约1/2该ml长度处。

本发明揭示的可搜寻内容可寻址存储器结构可以使用许多不同的工具以许多方式制造。然而，一般而言，该方法及工具用以形成尺寸在微米及纳米尺度的结构。用以制造本发明揭示的可搜寻内容可寻址存储器结构的方法(意即，技术)一直是采用集成电路(ic,integratedcircuit)技术。例如，该结构是建立在晶圆上并且是以通过在晶圆顶部进行光微影制程所图案化的材料薄膜而实现。尤其，该可搜寻内容可寻址存储器结构的制造使用三个基本的建立区块：(i)在基板上沉积材料薄膜，(ii)通过光微影影像施加图案化掩模于该薄膜顶部上，以及(iii)针对该掩模选择性蚀刻该薄膜。

如同上文所描述的该方法是用于集成电路芯片的制造。所产生的集成电路芯片可以通过制造者以原始晶圆形式(意即，具有多个未封装芯片的单一晶圆)、作为裸晶粒、或者以封装的形式来销售。在后述的例子中，该芯片是安装于单一芯片封装件(诸如塑胶载体，具有固定至母板或其它较高层级的载板的导线)或多芯片封装件(诸如具有表面互连线或埋入互连线任一个或两者的陶瓷载体)。在任何情况中，该芯片接着与其它芯片、离散的电路元件及/或其它讯号处理装置集成化成为下列任一者的一部分：(a)中间产品，诸如主机板，或(b)终端产品。该终端产品可以是包含集成电路芯片的任何产品，范围从玩具及其它低阶应用至具有显示屏、键盘或其它输入装置、以及中央处理器的先进计算器产品。

本发明揭示的该各种实施例的描述已经为了说明的目的而呈现，但是并非意在详尽或限定于该所揭示的实施例。很多修改及变更对于本领域技术人员将是显而易见的而不会违反所描述的实施例的范畴及精神。在此所使用的术语是经选择以最佳解释该实施例的原理、该实施上的应用或经由在该市场上所发现的技术的技术上的改良，或者使其他本领域技术人员能够了解在此所揭示的该实施例。