一种HiFi播放器及其MIPI显示屏控制电路的制作方法

本实用新型涉及一种电路设计技术领域，尤其是一种HiFi播放器及其MIPI显示屏控制电路。

背景技术：

HiFi(英文全称：HighFidelity，中文全称：高保真)播放器与原来的声音高度相似的重放声音，已成为目前市场上娱乐消费类产品的热点，被大众所喜爱，随着人们对HiFi播放器显示器分别率、实时性能需求的不断增加，HiFi播放器显示屏也随着技术进步不断更新，目前主流采用MIPI显示屏。

早期MIPI显示屏电路大多采用MCU与MIPI桥接芯片实现对MIPI显示屏的控制，但是考虑MIPI桥接芯片与MCU实现控制电路复杂，其中，MIPI桥接芯片成本高、串行处理机制和实时性较差。

技术实现要素：

本实用新型的目的在于提供一种HiFi播放器的MIPI显示屏控制电路，旨在解决现有的HiFi播放器的MIPI显示屏控制电路中MIPI桥接芯片串行处理机制和实时性较差的问题。

本实用新型是这样实现的，本发明第一方面提供一种HiFi播放器的MIPI显示屏控制电路，所述MIPI显示屏控制电路包括FPGA芯片、MIPI显示屏、DC电源转换模块、LED背光电源芯片、时钟模块、电阻匹配网络、X1000接口连接器、MIPI显示屏接口连接器以及MCU模块；

所述MCU模块通过所述X1000接口连接器分别与所述FPGA芯片、所述DC电源转换模块、所述LED背光电源芯片和所述MIPI显示屏连接，所述MCU模块通过所述X1000接口连接器为所述FPGA芯片发送控制数据信息、为所述LED背光电源芯片提供脉冲宽度调制控制信号以及为所述DC电源转换模块和所述MIPI显示屏提供工作电压；

所述时钟模块连接所述FPGA芯片的时钟输入端，所述时钟模块为所述FPGA芯片提供工作时钟；

所述MIPI显示屏通过所述MIPI显示屏接口连接器分别与所述LED背光电源芯片和所述FPGA芯片连接，所述LED背光电源芯片向所述MIPI显示屏输出背光电源，所述FPGA芯片根据控制数据信息通过所述电阻匹配网络向所述MIPI显示屏提供HS模式和LS模式所需的电平。

进一步地，所述FPGA芯片中包括数据处理模块、PLL模块、接收数据缓存模块、SDRAM读写调度模块、SDRAM控制器、SDRAM存储器、MIPI DSI模块以及发送数据缓存模块；

所述数据处理模块、接收数据缓存模块、SDRAM读写调度模块、SDRAM控制器以及SDRAM存储器依次连接，所述数据处理模块对接收的控制数据信息进行处理，所述接收数据缓存模块对处理后的控制数据信息进行缓存，所述SDRAM控制器将所述SDRAM读写调度模块接收的控制数据信息存储在所述SDRAM存储器中；

所述PLL模块与所述时钟模块连接，用于为所述FPGA芯片接收工作时钟；

所述SDRAM读写调度模块分别与所述发送数据缓存模块以及所述MIPI DSI模块连接，所述发送数据缓存模块与所述MIPI DSI模块连接，所述SDRAM读写调度模块通过所述发送数据缓存模块以及所述MIPI DSI模块接收数据或将存储的数据进行发送。

进一步地，所述FPGA芯片型号为GW1NR-LV4QN88C5。

进一步地，所述DC电源转换模块中包含第一电源转换芯片和第二电源转换芯片，所述第一电源转换芯片和第二电源转换芯片分别与所述X1000接口连接器和所述FPGA芯片连接。

进一步地，所述第一电源转换芯片型号为XC6206P252M，用于将DC3P3V转换为DC2P5V；

第二电源转换芯片型号为XC6206P122M，用于将DC3P3V转换为DC1P2V。

进一步地，所述LED背光电源芯片型号为SGM3127。

进一步地，所述X1000接口连接器型号为BM14B0.8-40DP。

进一步地，所述MIPI显示屏接口连接器型号为BM14B0.8-20DP。

本实用新型第二方面提供一种HiFi播放器，所述HiFi播放器包括如本发明第一方面所述MIPI显示屏控制电路。

本实用新型实施例提供的一种HiFi播放器的MIPI显示屏控制电路，FPGA芯片主要实现接收MCU模块的X1000接口连接器发来的控制数据信息，以及对SDRAM的图像数据读写操作，通过电阻匹配网络和FPGA芯片实现MIPI DSI输出，电阻匹配网络通过电阻网络为MIPI接口HS模式和LP模式所需的电平，时钟模块为FPGA芯片提供时钟，DC电源转换模块为FPGA芯片提供工作电压，LED背光电源芯片为MIPI显示屏提供背光电源，通过各模块的配合工作为控制电路提供解决方案，实现MIPI显示屏显示控制。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型一实施例提供的一种HiFi播放器的MIPI显示屏控制电路的模块结构示意图；

图2是本实用新型另一实施例提供的一种HiFi播放器的MIPI显示屏控制电路的模块结构中10具体示意图；

图3是本实用新型提供的一种HiFi播放器的MIPI显示屏控制电路的模块结构中90具体示意图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

为了说明本实用新型的技术方案，下面通过具体实施例来进行说明。

图1示出了本实用新型一实施例所提供的HiFi播放器的MIPI显示屏控制电路的模块结构，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

如图1所示，本实用新型实施例所提供的一种HiFi播放器的MIPI显示屏控制电路用于HiFi播放器的MIPI显示屏20控制，并且该MIPI显示屏控制电路包括FPGA芯片10、MIPI显示屏20、DC电源转换模块70、LED背光电源芯片60、时钟模块80、电阻匹配网络90、X1000接口连接器50、MIPI显示屏20接口连接器以及MCU模块40。

所述MCU模块40通过所述X1000接口连接器50分别与所述FPGA芯片10、所述DC电源转换模块70、所述LED背光电源芯片60和所述MIPI显示屏20连接，所述MCU模块40通过所述X1000接口连接器50为所述FPGA芯片10发送控制数据信息、为所述LED背光电源芯片60提供脉冲宽度调制控制信号以及为所述DC电源转换模块70和所述MIPI显示屏20提供工作电压。

需要说明的是，当MCU模块40通过X1000接口连接器50与LED背光电源芯片60连接，通过X1000接口连接器50为LED背光电源芯片60提供脉冲宽度调制控制，实现对MIPI显示屏20背光灯亮度的控制；MCU模块40通过X1000接口连接器50与DC电源转换模块70连接，为DC电源转换模块70连接提供DC3P3V工作电压；MCU模块40通过X1000接口连接器50与FPGA芯片10连接，为FPGA提供复位信号、下载信号以及8080总线信号，FPGA芯片10接收X1000接口连接器50发来的图像数据和控制信息实现MIPI显示屏20显示控制，通过下载信号和8080总线信号对SDRAM的图像数据读写操作；MCU模块40通过X1000接口连接器50与MIPI显示屏20的MIPI显示屏20接口连接，为MIPI显示屏20的MIPI显示屏20接口连接提供DC2P8V和DC1P8V工作电压，DC2P8V电压是指2.8V的直流电压，DC1P8V电压是指1.8V的直流电压。

所述时钟模块80连接所述FPGA芯片10的时钟输入端，所述时钟模块80为所述FPGA芯片10提供工作时钟；

需要说明的，在本实用新型中时钟模块80包括时钟电路，所述时钟电路型号为SMA-050000-5BL0TJ，为FPGA芯片10提供50MHz晶振工作时钟。

所述MIPI显示屏20通过所述MIPI显示屏20接口连接器分别与所述LED背光电源芯片60和所述FPGA芯片10连接，所述LED背光电源芯片60向所述MIPI显示屏20输出背光电源，所述FPGA芯片10根据控制数据信息通过所述电阻匹配网络90向所述MIPI显示屏20提供HS模式和LS模式所需的电平。

值得注意的是，MIPI显示屏20接口连接器与LED背光电源芯片60和FPGA芯片10通过引脚连接，MIPI显示屏20接口连接器与FPGA芯片10连接，是指MIPI显示屏20接口连接器通过电阻匹配网络90与FPGA芯片10的输入输出单元进行连接，通常电阻匹配网络90包括CSI电阻匹配网络90和DSI电阻匹配网路，在本实用新型中采用了DSI电阻匹配网络90，FPGA芯片10通过电阻匹配网络90实现MIPI显示屏20接口HS模式和LP模式所需的电平标准要求。

具体的，如图3所示，电阻匹配网络90由四个电阻组成，电阻匹配网络90的一端与FPGA芯片10输入输出单元连接，相对另一端与MIPI显示屏20接口连接器连接，FPGA芯片10中输入输出单元的HS_O_P高速信号和LP_O_P低速信号经过串入电阻后合并为MIPI_O_P信号，送到MIPI显示屏20；FPGA输入输出单元的HS_O_N高速信号和LP_O_N低速信号经过串入电阻合并为MIPI_O_N信号，送到MIPI显示屏20，实现MIPI高速、稳定传输，此处的电阻阻值根据需要设定，不做具体的限定。

其中，在本实用新型中，采用一片LED背光电源芯片60，LED背光电源芯片60的正负端与MIPI显示屏20接口连接，为MIPI显示屏20提供背光灯。

本实用新型实施例提供的一种HiFi播放器的MIPI显示屏控制电路，针对现有HiFi播放器的MIPI显示屏控制电路现状，本实用新型提出了一种基于FPGA芯片的MIPI显示屏控制电路，FPGA芯片10主要实现接收MCU模块40的X1000接口连接器50发来的控制数据信息，以及对SDRAM的图像数据读写操作，通过电阻匹配网络90和FPGA芯片10实现MIPI DSI输出，电阻匹配网络90通过电阻网络为MIPI接口HS模式和LP模式所需的电平，时钟模块80为FPGA芯片10提供时钟，DC电源转换模块70为FPGA芯片10提供工作电压，LED背光电源芯片60为MIPI显示屏20提供背光电源，通过各模块的配合工作为控制电路提供解决方案，实现MIPI显示屏20显示控制，使得控制电路设计简洁高效，具有集成度高和性价比好的特点。

本实用新型第二种实施例提供一种HiFi播放器的MIPI显示屏控制电路，如图2所示，作为MIPI显示屏控制电路中FPGA芯片的一种实施方式，FPGA芯片10中包括数据处理模块101、PLL模块106、接收数据缓存102模块、SDRAM读写调度模块103、SDRAM控制器104、SDRAM存储器105、MIPI DSI模块107以及发送数据缓存模块。

需要说明的是，MIPI DSI模块107中包括MIPI数据打包、MIPI数据读控制、HS与LP状态控制、MIPI D-PHY协议。具体的，MIPI D-PHY协议，提供DSI(英文全称：Display Serial Interface，中文全称：显示串行接口)的物理层定义，如定义传输媒介、输入输出电路、时钟和信号，MIPI物理层支持HS(英文全称：High Speed，中文全称：高速模式)和LP(英文全称：Low Power，中文全称：低速模式)两种工作模式。SDRAM控制器104与MIPI DSI模块107中的MIPI D-PHY在本实用新型中是高云半导体自主设计开发的IP核。

数据处理模块101、接收数据缓存102模块、SDRAM读写调度模块103、SDRAM控制器104以及SDRAM存储器105依次连接，数据处理模块101对接收的控制数据信息进行处理，接收数据缓存102模块对处理后的控制数据信息进行缓存，SDRAM控制器104将SDRAM读写调度模块103接收的控制数据信息存储在SDRAM存储器105中。

需要说明的是，数据处理模块101是将X1000接口发送过来的数据进行处理；SDRAM读写调度模块103接收的的控制数据信息包括来自接收数据缓存102模块发送的一级数据处理模块101发送的。

值得注意的是，FPGA芯片10包括SDRAM控制器104和SDRAM存储器105，其中，根据SDRAM存储器105的端口参数确定SDRAM控制器104的端口参数，使SDRAM存储器105的端口与SDRAM控制器104的端口形成一一对应关系；根据SDRAM存储器105的端口参数确定FPGA的输入输出单元的端口参数，使输入输出单元的端口分别与SDRAM控制器104和SDRAM存储器105的端口形成一一对应关系；将通信指令烧录至FPGA中，建立输入输出单元端口与SDRAM控制器104端口以及SDRAM存储器105端口之间的通信连接关系；根据输入输出单元端口与SDRAM控制器104端口之间的通信连接关系将SDRAM控制器104的端口布局在输入输出单元的端口上。

PLL模块106与时钟模块80连接，用于为FPGA芯片10接收工作时钟。

SDRAM读写调度模块103分别与发送数据缓存模块以及MIPI DSI模块107连接，发送数据缓存模块与MIPI DSI模块107连接，SDRAM读写调度模块103通过发送数据缓存模块以及MIPI DSI模块107接收数据或将存储的数据进行发送。

需要说明的是，DRAM读写调度模块将控制数据信息发送通过MIPI DSI模块107直接发送或者经过发送数据缓存模块后经MIPI DSI模块107发送。

本实施例提供一种HiFi播放器的MIPI显示屏控制电路，将从MCU模块40接收的控制数据信息经数据处理模块101进行处理缓存，并通过SDRAM控制器104将SDRAM读写调度模块103接收的缓存信息存储在所述SDRAM存储器105中，此外，所述SDRAM读写调度模块103通过所述发送数据缓存模块以及所述MIPI DSI模块107接收数据或将存储的数据进行发送。

在实施例一中，进一步地，作为本实用新型一优选实施例，FPGA芯片10型号为GW1NR-LV4QN88C5。

需要说明的，FPGA芯片10采用高云半导体GW1NR系列的GW1NR-LV4QN88C5芯片，该芯片是高云半导体小蜜蜂家族第一代产品，内部资源丰富，具有高性能的DSP资源，PLL资源、高速LVDS接口以及丰富的BSRAM存储器资源，输入输出支持IDDR/ODDR、IDES4/8/10、OSER4/8/10、IVideo和Ovideo等多种接口标准，在高速低成本的应用场合中得到广泛应用。该款FPGA芯片10内置64Mbit SDRAM存储器105，可以满足高分别率MIPI显示屏20驱动需求，具体的，高云半导体内嵌SDRAM的GW1NR-LV4QN88C5芯片，具有非易失性和无需外挂Flash及内嵌SDRAM特点，结合高云半导体自主设计开发的SDRAM控制器104和MIPI D-PHY两款IP核，为整个显示控制电路提供解决方案，本实用新型中输入输出单元的VCCO可以是1.2V和2.5V，高云半导体内嵌SDRAM的GW1NR-LV4QN88C5芯片为现有技术，此处不再赘述。

进一步地，作为本实用新型一优选实施例，DC电源转换模块70中包含第一电源转换芯片和第二电源转换芯片，所述第一电源转换芯片和第二电源转换芯片分别与所述X1000接口连接器50和所述FPGA芯片10连接。

值得注意的是，第一电源转换芯片包括第一连接端和第二连接端，第一连接端与MCU的X1000接口连接器50连接，接收DC3P3V的电压，通过第一电源转换芯片进行转换，将转换所得到的电压通过第二连接端与FPGA芯片10连接，为FPGA芯片10工作提供电压；第二电源转换芯片分别包括第一连接端和第二连接端，第一连接端与MCU的X1000接口连接器50连接，接收DC3P3V的电压，通过第二电源转换芯片进行转换，将转换所得到的电压通过第二连接端与FPGA芯片10连接，为FPGA芯片10工作提供电压。需要说明的是，第一电源电源转换芯片和第二电源转换芯片转换所得的电压不同，本实用新型采用两片线性变换电源芯片，具有极低的电源噪声，为电路板提供良好的电源。需要说明的是，DC3P3V的电压是指3.3V的直流电压。

进一步地，作为本实用新型一优选实施例，第一电源转换芯片型号为XC6206P252M；第二电源转换芯片型号为XC6206P122M。

具体的，第一电源转换芯片的第一连接端与MCU的X1000接口连接器50连接，将接收到的DC3P3V电压转换为DC2P5V电压，并通过第二连接端与FPGA芯片10连接，为FPGA芯片10工作提供电压；第二电源转换芯片的第一连接端与MCU的X1000接口连接器50连接，将接收到的DC3P3V电压转换为DC1P2V电压，并通过第二连接端与FPGA芯片10连接，为FPGA芯片10工作提供电压。需药说明的是，DC1P2V电压是指1.2V的直流电压，DC2P5V电压是指2.5V的直流电压。

进一步地，作为本实用新型一优选实施例，LED背光电源芯片60型号为SGM3127。

进一步地，作为本实用新型一优选实施例，其特征在于，X1000接口连接器50型号为BM14B0.8-40DP。

需要说明的是，X1000接口连接器50是与MCU模块40配套使用的连接器，MCU模块40通过X1000接口连接器50将8080总线信号、FPGA复位信号、FPGA下载信号传送给FPGA芯片10，实现FPGA芯片10与X1000接口连接器50间的数据交互、实现对FPGA芯片10中内嵌的SDRAM和Flash编程、电源供电，需要注意的是，如图2所示，SDRAM包括SDRAM控制器104、SDRAM存储器105以及SDRAM读写调度模块103。为MIPI显示屏20提供1.8V和2.8V的直流工作电压。。

进一步地，作为本实用新型一优选实施例，MIPI显示屏20接口连接器型号为BM14B0.8-20DP。

需要说明的是，MIPI显示屏20接口连接器是与MIPI显示屏20配套使用的连接器，MIPI显示屏20通过MIPI显示屏20接口连接器接收通过FPGA芯片10传送给MIPI显示屏20的复位信号、数据信号以及时钟信号，接收LED背光电源芯片60发送的背光电源以及接收工作电压。

本实用新型第三种实施例提供一种包括MIPI显示屏控制电路的HiFi播放器，为HiFi播放器提供处理速度快，实时性较好的MIPI显示屏控制电路。

以上所述实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的精神和范围，均应包含在本实用新型的保护范围之内。