技术特征:
技术总结
本发明提供可缩短写入动作所花费的时间的半导体存储装置及存储器系统。半导体存储装置包含:第1及第2平面;第1锁存电路,保存从外部输入的页面;第2锁存电路,保存从第1锁存电路传输且含第1比特的页面;第3锁存电路,保存从第1锁存电路传输且含第2比特的页面;第4锁存电路,保存从外部输入的页面;第5锁存电路,保存从第4锁存电路传输且含第1比特的页面;第6锁存电路,保存从第4锁存电路传输且含第2比特的页面;及控制电路,控制写入动作。控制电路在执行第1处理的同时并行执行第2处理,第1处理是从外部接收含第1指令、地址、数据及第2指令的第1指令序列,第2处理是从第1锁存电路向第2锁存电路或第3锁存电路传输数据。
技术研发人员:梶山朋子;菅原昭雄;原田佳和;有薗大介
受保护的技术使用者:东芝存储器株式会社
技术研发日:2018.01.30
技术公布日:2019.03.19