半导体存储器系统及其操作方法与流程

本申请要求于2017年5月31日提交的申请号为10-2017-0067483的韩国专利申请的优先权，其整体通过引用并入本文。

本发明的各个示例性实施例涉及一种半导体存储器系统及其操作方法。

背景技术

通常，半导体存储器装置被分类为易失性存储器装置和非易失性存储器装置，其中易失性存储器装置诸如动态随机存取存储器(dram)和静态ram(sram)，非易失性存储器装置诸如只读存储器(rom)、掩模rom(mrom)、可编程rom(prom)、可擦除prom(eprom)、电eprom(eeprom)、铁磁ram(fram)、相变ram(pram)、磁ram(mram)、电阻式ram(rram)和闪速存储器。

易失性存储器装置在其电源中断时丢失其存储的数据，而非易失性存储器装置即使在其电源中断时也保留其存储的数据。非易失性存储器装置因为其高编程速度、低功耗以及大的数据存储容量而被广泛用作计算机系统中的存储介质。

在非易失性存储器装置中，特别是在闪速存储器装置中，每一个存储器单元的数据状态取决于存储器单元可编程的位的数量。每个单元存储1位数据的存储器单元被称为单位单元或单层单元(slc)。每个单元存储2位数据的存储器单元被称为多位单元、多层单元(mlc)或多状态单元。每个单元存储3位数据的存储器单元被称为三层单元(tlc)。mlc和tlc对于高集成度是有利的。然而，随着在每一个存储器单元中编程的位的数量增加，可靠性降低并且读取失败率增加。

例如，当在存储器单元中k个位待被编程时，在存储器单元中形成2^k个阈值电压中的一个。由于存储器单元的电特性之间的微小差异，针对相同数据编程的存储器单元的阈值电压形成阈值电压分布。阈值电压分布分别对应于2^k个数据值，2^k个数据值对应于k位信息。

然而，可用于阈值电压分布的电压窗口是有限的。因此，随着值k增加，阈值电压分布之间的距离减少并且相邻的阈值电压分布重叠。当相邻的阈值电压分布重叠时，所以读取数据可能包括错误位。

图1是示意性示出3位tlc非易失性存储器装置的编程状态和擦除状态的阈值电压分布。

图2是示意性示出由于3位tlc非易失性存储器装置的特性劣化而导致的编程状态和擦除状态的阈值电压分布。

在tlc非易失性存储器装置，例如在能够在单个存储器单元中存储3位数据(即，k＝3)的tlc闪速存储器装置中，存储器单元可具有2³个，即8个阈值电压分布中的一个。

由于存储器单元之间的特性差异，针对相同数据编程的存储器单元的阈值电压形成阈值电压分布。在3位tlc非易失性存储器装置中，如图1所示，形成了与包括7个编程状态“p1”至“p7”和擦除状态“e”的数据状态相对应的阈值电压分布。图1示出了其中阈值电压分布不重叠并且在其间具有足够的读取电压余度的理想情况。

参照图2的闪速存储器示例，存储器单元可能经历其中在浮栅或隧道氧化膜处俘获的电子随时间而被放电的电荷损失。当隧道氧化膜由于迭代编程和擦除操作而劣化时，可能会加速这种电荷损失。电荷损失导致存储器单元的阈值电压降低。例如，如图2所示，由于电荷损失，阈值电压分布可能左移。

进一步地，编程干扰、擦除干扰和/或恢复模式相关性(backpatterndependency)也导致阈值电压增加。如图2所示，随着存储器单元的特性劣化，相邻的阈值电压分布可能重叠。

一旦相邻的阈值电压分布重叠，当特定的读取电压被施加到所选择的字线时，读取数据可能包括大量的错误。例如，当根据施加到所选择的字线的读取电压vread3，存储器单元的感测状态为导通时，存储器单元被确定为具有第二编程状态“p2”。当根据施加到所选择的字线的读取电压vread3，存储器单元的感测状态为断开时，存储器单元被确定为具有第三编程状态“p3”。然而，当相邻的阈值电压分布重叠时，具有第三编程状态“p3”的存储器单元可能被错误地确定为具有第二编程状态“p2”。简而言之，当如图2所示，相邻的阈值电压分布重叠时，读取数据可能包括大量的错误。

因此需要一种用于精确读取被存储在半导体存储器装置的存储器单元中的数据的改进方案。

技术实现要素：

根据本发明的实施例，一种半导体设备，其包括：存储器装置，包括至少一个字线；以及控制器，适于控制存储器装置执行写入操作和读取操作，其中控制器包括计数器单元，计数器单元适于针对各个阈值电压对联接到字线的存储器单元的数量进行计数，并且其中控制器基于针对各个阈值电压的存储器单元的计数数量来控制存储器装置执行读取操作。

优选地，控制器可进一步包括映射单元，映射单元适于将针对各个阈值电压的存储器单元的计数数量转换为累计单元数量的范围值，并将累计单元数量的范围值映射到信息位。

优选地，信息位可具有值，该值表示累计单元数量的范围值中的一个范围值。

优选地，映射单元可将针对各个阈值电压的存储器单元的计数数量映射到表中的信息位，该表具有多个累计单元数量的范围值和多个信息位。

优选地，映射单元可通过二进制搜索方案(binarysearchscheme)将针对各个阈值电压的存储器单元的计数数量映射到信息位来生成表。

优选地，控制器可将联接到字线并根据第一读取电压而导通的存储器单元数量计数为第一值，并且其中控制器进一步包括：读取偏压确定单元，读取偏压确定单元适于当利用第一读取电压的读取操作失败时，基于第一值和在表中包括的多个累计单元数量的范围值中的、对应于第一读取电压的累计单元数量的范围值，来确定第二读取电压。

优选地，读取偏压确定单元可确定第二读取电压，使得第一值与对应于第一读取电压的累计单元数量的范围值的最大值之间的差异低于预定阈值，或者使得第一值与对应于第一读取电压的累计单元数量的范围值的最小值之间的差异低于预定阈值。

优选地，当第一值大于对应于第一读取电压的累计单元数量的范围值的最大值时，读取偏压确定单元可降低第二读取电压，并且其中当第一值小于对应于第一读取电压的累计单元数量的范围值的最小值时，读取偏压确定单元增加第二读取电压。

优选地，第一读取电压可以是默认读取电压或预定读取电压。

根据本发明的实施例，一种控制器的操作方法，该方法包括：针对各个阈值电压，对联接到字线的存储器单元数量进行计数；以及基于针对各个阈值电压的存储器单元的计数数量来执行读取操作。

优选地，进一步包括第一步骤，其将针对各个阈值电压的存储器单元的计数数量转换为累计单元数量的范围值，并将累计单元数量的范围值映射到信息位。

优选地，信息位可具有值，该值表示累计单元数量的范围值中的一个范围值。

优选地，第一步骤可包括将针对各个阈值电压的存储器单元的计数数量映射到表中的信息位，该表具有多个累计单元数量的范围值和多个信息位。

优选地，第一步骤可进一步包括通过二进制搜索方案将针对各个阈值电压的存储器单元的计数数量映射到信息位来生成表。

优选地，可通过将联接到字线并根据第一读取电压而导通的存储器单元数量计数为第一值来执行计数，并且进一步包括第二步骤，其当利用第一读取电压的读取操作失败时，基于第一值和在表中包括的多个累计单元数量的范围值中的、对应于第一读取电压的累计单元数量的范围值，确定第二读取电压。

优选地，第二读取电压可被确定，使得第一值与对应于第一读取电压的累计单元数量的范围值的最大值之间的差异低于预定阈值，或者使得第一值与对应于第一读取电压的累计单元数量的范围值的最小值之间的差异低于预定阈值。

优选地，第二步骤可包括当第一值大于对应于第一读取电压的累计单元数量的范围值的最大值时，降低第二读取电压；以及当第一值小于对应于第一读取电压的累计单元数量的范围值的最小值时，增加第二读取电压。

优选地，第一读取电压可以是默认读取电压或预定读取电压。

从以下结合附图的详细描述中，本发明的这些和其它特征和优点对于本发明所属领域的普通技术人员来说将变得显而易见。

附图说明

图1是示意性示出3位tlc非易失性存储器装置的编程状态和擦除状态的阈值电压分布。

图2是示意性示出由于3位mlc非易失性存储器装置的特性劣化而导致的编程状态和擦除状态的阈值电压分布。

图3是示意性地示出根据本发明的实施例的半导体存储器系统的框图。

图4a是示出图3所示的半导体存储器系统的框图。

图4b是示出图4a所示的存储块的电路图。

图5是示出图4a所示的存储器控制器的操作的流程图。

图6a是示出作为图5所示的软判决读取操作的2位软判决读取操作的示意图。

图6b是示出作为图5所示的软判决读取操作的3位软判决读取操作的示意图。

图7a是示出对应于阈值电压的单元数量的示意图。

图7b是示出计数单元和映射单元的操作的流程图。

图7c和图7d是示意性地示出映射到4位信息位的针对各个阈值电压的累计单元数量的例示过程的框图。

图7e和图7f是示意性地示出针对对应于各个阈值电压的各个累计指数确定4位信息位的二进制值的操作的例示过程的简图。

图8a是示出在写入操作期间读取偏压确定单元使用映射的信息位搜索最佳读取偏压的操作的流程图。

图8b是示出图8a所示的读取偏压确定单元的详细操作的示例的流程图。

图9是示意性地示出包括根据本发明的实施例的半导体存储器系统的电子装置的框图。

图10是示意性地示出包括根据本发明的实施例的半导体存储器系统的电子装置的框图。

图11是示意性地示出包括根据本发明的实施例的半导体存储器系统的电子装置的框图。

图12是示意性地示出包括根据本发明的实施例的半导体存储器系统的电子装置的框图。

图13是示意性地示出包括根据本发明的另一实施例的半导体存储器系统的电子装置的框图。

图14是包括图13所示的电子装置的数据处理系统的框图。

具体实施方式

以下将参照附图更详细地描述各个实施例。然而，本发明可以不同的形式实施，并不应被解释为受限于本文所阐述的实施例。相反的，提供这些实施例以便使本公开将彻底且充分，并且将本发明的范围全面地传达给本领域的技术人员。本发明的范围将通过本发明的权利要求来得到理解。

图3是示意性地示出根据本发明的实施例的半导体存储器系统10的框图。

图4a是示出图3所示的半导体存储器系统10的示例性配置的框图。

图4b是示出图4a所示的存储块211的电路图。

图5是示出包括在半导体存储器系统10中的存储器控制器100的操作的流程图。

参照图3至图5，半导体存储器系统10可包括半导体存储器装置200和存储器控制器100。

半导体存储器装置200可在存储器控制器100的控制下执行一个或多个擦除操作、编程操作和读取操作。半导体存储器装置200可通过输入/输出线接收命令cmd、地址addr和数据data。半导体存储器装置200可通过电源线接收电力pwr，并且通过控制线接收控制信号ctrl。控制信号可包括命令锁存使能(cle)信号、地址锁存使能(ale)信号、芯片使能(ce)信号、写入使能(we)信号、读取使能(re)信号等。

存储器控制器100可控制半导体存储器装置200的全部操作。存储器控制器100可包括计数单元131、映射单元132和读取偏压确定单元133。

计数单元131可针对每一个阈值电压对与写入操作的目标字线连接的累计单元数量进行计数。

具体地，存储器单元联接到字线。计数单元131可针对各个阈值电压对联接到字线的存储器单元的数量进行计数。

映射单元132可针对每一个阈值电压将累计单元数量映射到信息位。在另一实施例(未示出)中，映射单元132可包括在半导体存储器装置200中。

读取偏压确定单元133可当发生读取失败时通过参考信息位来确定最佳读取偏压。

存储器控制器100和半导体存储器装置200可被集成在单个半导体装置中。例如，存储器控制器100和半导体存储器装置200可被集成在诸如固态驱动器(ssd)的单个半导体装置中。固态驱动器可包括用于将数据存储在半导体存储器中的存储装置。当在ssd中使用半导体存储器系统10时，联接到半导体存储器系统10的主机(未示出)的操作速度可显著提高。

存储器控制器100和半导体存储器装置200可被集成在诸如存储卡的单个半导体装置中。例如，存储器控制器100和半导体存储器装置200可被集成在单个半导体装置中以配置诸如以下的存储卡：个人计算机存储卡国际协会(pcmcia)的pc卡、标准闪存(cf)卡、智能媒体(sm)卡、记忆棒、多媒体卡(mmc)、缩小尺寸的多媒体卡(rs-mmc)、微型版本的mmc(微型mmc)、安全数字(sd)卡、迷你安全数字(迷你sd)卡、微型安全数字(微型sd)卡、高容量安全数字卡(sdhc)和通用闪存(ufs)。

对于另一示例，半导体存储器系统10可被设置为包括诸如以下电子装置的各种元件中的一种：计算机、超移动pc(umpc)、工作站、上网本计算机、个人数字助理(pda)、便携式计算机、网络平板pc、无线电话、移动电话、智能电话、电子书阅读器、便携式多媒体播放器(pmp)、便携式游戏装置、导航装置、黑盒、数码相机、数字多媒体广播(dmb)播放器、三维电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、数据中心的存储装置、能够在无线环境中接收和发送信息的装置、家庭网络的电子装置之一、计算机网络的电子装置之一、远程信息处理网络的电子装置之一、射频识别(rfid)装置或计算系统的元件装置。

参照图4a，存储器控制器100可包括存储单元110、cpu120、ecc单元130、计数单元131、映射单元132、读取偏压确定单元133、主机接口140、存储器接口150和系统总线160。存储单元110可操作为cpu120的工作存储器。

主机接口140可通过诸如以下的各种接口协议中的一种或多种与主机通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e)、小型计算机系统接口(scsi)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、增强型小型磁盘接口(esdi)以及电子集成驱动器(ide)。

计数器单元131、映射单元132和读取偏压确定单元133可执行上面参照图3所述的功能。

ecc单元130可以检测并且校正包括在从半导体存储器装置200读取的数据中的错误。存储器接口150可与半导体存储器装置200接口连接。cpu120可执行各种控制操作。

根据本发明的示例性实施例，在编程操作期间，ecc单元130可对待被编程到半导体存储器装置200的原始数据执行ecc编码。在这种情况下，在读取操作期间，ecc单元130可对存储在半导体存储器装置200中的ecc编码数据或码字执行ecc解码。

ecc单元130可通过对存储在半导体存储器装置200中的被ecc编码的数据或码字执行ecc解码操作来恢复原始数据，其中原始数据为在编程操作期间的ecc单元130的ecc编码操作之前的数据。

如参照图5所讨论的，对存储在半导体存储器装置200中的数据的读取操作可包括步骤s511的硬判决读取操作和步骤s531的软判决读取操作。在硬判决读取操作期间，可根据硬判决读取电压vhd来从半导体存储器装置200读取数据。在软判决读取操作期间，可根据软判决读取电压vsd来从半导体存储器装置200读取数据，软判决读取电压vsd具有不同于硬判决读取电压vhd的电压。例如，可根据软判决读取电压vsd对根据硬判决读取电压vhd读取的存储器单元执行另外的读取操作。

存储在半导体存储器装置200中并通过硬判决读取操作读取的ecc编码数据或码字可通过ecc单元130解码回原始数据。

软判决读取操作是根据软判决读取电压vsd生成llr的操作，而不仅仅是对存储在半导体存储器装置200中的数据的读取操作，llr提供了通过硬判决读取操作读取的硬判决读取数据的可靠性。

ecc单元130可对llr执行ecc解码操作。ecc单元130可通过llr来检测并校正从半导体存储器装置200读取的ecc编码数据或码字的错误。

半导体存储器装置200可包括存储器单元阵列210、控制电路220、电压供应单元230、电压传输单元240、读取/写入电路250和列选择单元260。

存储器单元阵列210可包括多个存储块211。用户数据可存储在存储块211中。

参照图4b，存储块211可包括分别联接到位线bl0至blm-1的多个单元串221。每一个单元串221可包括一个或多个漏极选择晶体管dst和一个或多个源极选择晶体管sst。多个存储器单元或存储器单元晶体管可串联联接在选择晶体管dst和sst之间。存储器单元mc0至mcn-1的每一个可由多层单元(mlc)形成，多层单元在每个单元中存储多位的数据信息。单元串221可分别电联接到相应的位线bl0至blm-1。

图4b示例性地示出了包括多个nand型闪速存储器单元的存储块211。然而，半导体存储器装置200的存储块211不限于nand闪速存储器，而是可包括nor型闪速存储器、其中组合有两种或更多种类型的存储器单元的混合闪速存储器以及其中控制器嵌入到存储器芯片内的1-nand闪速存储器。半导体装置的操作特性可被应用于其中电荷存储层由绝缘层形成的电荷撷取闪存(ctf)，以及其中电荷存储层由导电浮栅形成的闪速存储器装置。

重新参照图4a，控制电路220可控制与半导体存储器装置200的编程操作、擦除操作和读取操作有关的全部操作。

电压供应单元230可根据操作模式将例如编程电压、读取电压和通过电压的字线电压提供到各个字线，并且可提供待被提供给例如其中形成有存储器单元的阱区的体材料(bulk)的电压。电压供应电路230的电压生成操作可在控制电路220的控制下执行。

电压供应单元230可生成用于生成多个读取数据的多个可变读取电压。

电压传输单元240可在控制电路220的控制下选择存储块211或存储器单元阵列210的扇区中的一个，并且可在选择所选择的存储块的字线中的一个。电压传输单元240可在控制电路220的控制下将从电压供应电路230生成的字线电压提供给所选择的字线或未选择的字线。

读取/写入电路250可由控制电路220控制，并且可根据操作模式而操作为读出放大器或写入驱动器。例如，在验证/正常读取操作期间，读取/写入电路250可操作为用于从存储器单元阵列210读取数据的读出放大器。在正常读取操作期间，列选择单元260可基于列地址信息将从读取/写入电路250读取的数据输出到外部，例如输出到存储器控制器100。另一方面，在验证读取操作期间，读取数据可被提供给包括在半导体存储器装置200中的通过/失败验证电路(未示出)并且被用于确定存储器单元的编程操作是否成功。

在编程操作期间，读取/写入电路250可操作为用于根据待存储在存储器单元阵列210中的数据来驱动位线的写入驱动器。在编程操作期间，读取/写入电路250可从缓冲器(未示出)接收待被写入存储器单元阵列210中的数据，并且可根据输入数据来驱动位线。为此，读取/写入电路250可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器(pb)251。多个锁存器可包括在页面缓冲器251中的每一个中。

参照图4a和图5，存储器控制器100的操作可包括硬判决解码步骤s510，并且可另外包括软判决解码步骤s530。硬判决解码步骤s510和软判决解码步骤s530的目标数据或者存储在半导体存储器装置200中的数据可以是通过ecc单元130被ecc编码的ecc编码数据或码字。

例如，硬判决解码步骤s510可以是对预定长度的硬判决读取数据进行硬判决ecc解码的步骤，其中根据硬判决读取电压vhd从存储块211的存储器单元读取预定长度的硬判决读取数据。硬判决解码步骤s510可包括步骤s511至s515。

例如，软判决解码步骤s530可以是当硬判决解码步骤s510的硬判决ecc解码最终失败时，通过根据硬判决读取电压vhd附近的软判决读取电压vsd形成软判决读取数据，来对硬判决读取数据进行软判决ecc解码的步骤。软判决解码步骤s530可包括步骤s531至s535。

如上所述，在步骤s511的硬判决读取步骤中，可根据硬判决读取电压vhd从半导体存储器装置200中读取硬判决读取数据。存储器控制器100可将读取命令和地址提供给半导体存储器装置200。半导体存储器装置200可响应于读取命令和地址，根据硬判决读取电压vhd读取硬判决读取数据。读取的硬判决读取数据可被提供给存储器控制器100。

在步骤s513中，可执行硬判决ecc解码。ecc单元130可使用错误校正码对根据硬判决读取电压vhd从半导体存储器装置200读取的硬判决读取数据执行硬判决ecc解码。

在步骤s515中，可确定硬判决ecc解码是成功还是失败。也就是说，在步骤s515中，可确定在步骤s513中被硬判决ecc解码的硬判决读取数据的错误是否被校正。例如，存储器控制器100可通过使用硬判决读取数据和奇偶校验矩阵来确定硬判决读取数据的错误是否被校正。例如，当奇偶校验矩阵和硬判决读取数据的乘积结果为零向量(“0”)时，可确定硬判决读取数据被校正。另一方面，当奇偶校验矩阵和硬判决读取数据的乘积结果不为零向量(“0”)时，可确定硬判决读取数据未被校正。

当硬判决读取数据被校正，被确定为步骤s515的确定结果时，可在步骤s520中确定在步骤s511中根据硬判决读取电压vhd的读取操作成功，并且存储器控制器100的操作可结束。在步骤s513中被执行硬判决ecc解码的硬判决读取数据现在可以是错误校正数据，并且可在外部提供或者在存储器控制器100中使用。

当硬判决读取数据未被校正，被确定为步骤s515的确定结果时，可执行软判决解码步骤s530。

如上所述，在步骤s531的软判决读取步骤中，可根据软判决读取电压vsd从半导体存储器装置200读取软判决读取数据。可对根据硬判决读取电压vhd被执行硬判决解码步骤s510的存储器单元执行根据软判决读取电压vsd的另外读取操作。软判决读取电压vsd可以不同于硬判决读取电压vhd。

在步骤s533中，可执行软判决ecc解码。可基于软判决读取数据执行软判决ecc解码，软判决读取数据包括被执行硬判决ecc解码的硬判决读取数据以及根据软判决读取电压vsd从存储器单元读取的数据。硬判决读取电压vhd和软判决读取电压vsd可以不同。

例如，半导体存储器装置200的存储器单元mc0至mcn-1中的每一个可属于包括7个编程状态p1至p7以及1个擦除状态e的阈值电压分布中的一个。

硬判决读取电压vhd可具有多个状态(e和p1至p7)中的两个相邻状态之间的电压。软判决读取电压vsd中的每一个可具有多个状态(e和p1至p7)中的两个相邻状态之间的电压，其不同于硬判决读取电压vhd。

根据硬判决读取电压vhd从存储器单元mc0至mcn-1读取的硬判决读取数据与根据软判决读取电压vsd从存储器单元mc0至mcn-1读取的软判决读取数据可具有不同的值。例如，可能存在阈值电压高于或低于正常逻辑状态的阈值电压分布的存储器单元mc0至mcn-1中的被加尾的存储器单元。根据硬判决读取电压vhd从加尾存储器单元读取的硬判决读取数据与根据软判决读取电压vsd从该加尾存储器单元读取的软判决读取数据可具有不同的值。当执行根据软判决读取电压vsd的另外读取操作以及根据硬判决读取电压vhd的读取操作时，可获得关于存储器单元mc0至mcn-1的阈值电压的附加信息(即，关于加尾存储器单元的附加信息)或者获得对数似然比(llr)，其提供通过硬判决读取操作读取的硬判决读取数据的可靠性。

当获得附加信息时，存储器单元mc0至mcn-1的数据属于第一状态(即，“1”)或者第二状态(即，“0”)的似然比概率可增加。也就是说，ecc解码的可靠性可增加。存储器控制器100可基于根据硬判决读取电压vhd和软判决读取电压vsd读取的软判决读取数据来执行软判决ecc解码。将参照图6a和图6b公开硬判决读取电压vhd和软判决读取电压vsd之间的关系。

在步骤s535中，可确定软判决ecc解码成功或失败。也就是说，在步骤s535中，可确定在步骤s533中被执行软判决ecc解码的软判决读取数据的错误是否被校正。例如，存储器控制器100可通过使用软判决读取数据和奇偶校验矩阵来确定软判决读取数据的错误是否被校正。例如，当奇偶校验矩阵和软判决读取数据的乘积结果为零向量(“0”)时，可确定被执行软判决ecc解码的软判决读取数据被校正。另一方面，当奇偶校验矩阵和软判决读取数据的乘积结果不为零向量(“0”)时，可确定被执行软判决ecc解码的软判决读取数据未被校正。

在硬判决解码步骤s510期间的奇偶校验矩阵和硬判决读取数据的乘积过程可与在软判决解码步骤s530期间的奇偶校验矩阵和软判决读取数据的乘积过程相同。

当软判决读取数据被校正，被确定为步骤s535的确定结果时，可在步骤s520中确定在步骤s531中根据软判决读取电压vsd的读取操作成功，并且存储器控制器100的操作可结束。在步骤s533被执行软判决ecc解码的软判决读取数据现在可以是错误校正数据，并且可在外部提供或者在存储器控制器100中使用。

当软判决读取数据未被校正，被确定为步骤s535的确定结果时，可在步骤s540中确定存储器控制器100对存储器单元mc0至mcn-1的读取操作最终失败，并且存储器控制器100的操作可结束。

图6a和图6b是分别示出图5所示的软判决读取操作，特别是2位和3位软判决读取操作的示意图。

参照图6a，在参照图5描述的步骤s510的硬判决解码操作期间，当硬判决读取电压vhd被施加到半导体存储器装置200时，根据存储器单元的导通/断开状态，硬判决读取数据2-1可具有值“1”和“0”中的一个。

在步骤s530的软判决解码操作期间，可通过软判决读取操作来生成llr，在软判决读取操作中，具有与硬判决读取电压vhd不同的电压的软判决读取电压vsd1和vsd2被施加到存储器单元。

参照图6a，在2位软判决读取操作期间，当第一软判决读取电压vsd1被施加到存储器单元时，根据存储器单元的导通/断开状态，第一软判决读取值2-2可以是“1000”。以类似的方式，当第二软判决读取电压vsd2被施加到存储器单元时，根据存储器单元的导通/断开状态，第二软判决读取值2-3可以是“1110”。

例如，ecc单元130可通过对第一软判决读取值2-2和第二软判决读取值2-3的xnor操作来生成软判决读取数据2-4或llr。llr2-4可示出硬判决读取数据2-1的可靠性。

例如，软判决读取数据2-4的值“1”可表示硬判决读取数据2-1的第一状态和第二状态(逻辑值“1”和“0”)的“强”概率。另一方面，软判决读取数据2-4的值“0”可表示硬判决读取数据2-1的第一状态和第二状态的“弱”概率。

参照图6b，在参照图5描述的步骤s510的硬判决解码操作期间，当硬判决读取电压vhd被施加到半导体存储器装置200时，根据存储器单元的导通/断开状态，硬判决读取数据3-1可具有值“1”和“0”中的一个。

在步骤s530的软判决解码操作期间，可通过软判决读取操作来生成llr，在软判决读取操作中，具有与硬判决读取电压vhd不同的电压的软判决读取电压vsd1至vsd6被施加到存储器单元。

参照图6b，在3位软判决读取操作期间，当第一软判决读取电压vsd1和第二软判决读取电压vsd2被施加到存储器单元时，可根据存储器单元的导通/断开状态来生成第一软判决读取值和第二软判决读取值，这类似于参照图6a描述的2位软判决读取操作。ecc单元130可通过对第一软判决读取值和第二软判决读取值的xnor操作来生成第一软判决读取数据3-2“1001”或llr。

以类似的方式，在3位软判决读取操作期间，当具有与第一软判决读取电压vsd1和第二软判决读取电压vsd2不同的电压的第三软判决读取电压vsd3至第六软判决读取电压vsd6被施加到存储器单元时，可根据存储器单元的导通/断开状态来生成第三软判决读取值至第六软判决读取值，这类似于参照图6a描述的2位软判决读取操作。ecc单元130可通过对第三软判决读取值至第六软判决读取值的xnor操作来生成第二软判决读取数据3-3(“10101”)或llr。llr3-3(“10101”)可将加权值提供给第一软判决读取数据3-2。

例如，第二软判决读取数据3-3的值“1”可表示第一软判决读取数据3-2的第一状态(逻辑值“1”)的“很强”概率。另一方面，第二软判决读取数据3-3的值“0”可表示第一软判决读取数据3-2的第一状态的“强”概率。

以类似的方式，第二软判决读取数据3-3的值“1”可表示第一软判决读取数据3-2的第二状态(逻辑值“0”)的“很弱”概率。另一方面，第二软判决读取数据3-3的值“0”可表示第一软判决读取数据3-2的第二状态的“弱”概率。llr3-3可为硬判决读取数据3-1提供更好的可靠性，这类似于参照图6a描述的2位软判决读取操作。

图7a是示出对应于被施加到字线的阈值电压的累计单元数量的简图。

图7a示出了表示3位三层单元(tlc)的可用八(8)个状态pv0至pv7的阈值电压的分布。电压供应电路230可将对应于可用八(8)个状态pv0至pv7的阈值电压提供给各个字线。对应于可用八(8)个状态pv0至pv7的阈值电压可彼此不同。例如，对应于第零状态pv0的阈值电压可低于对应于第七状态pv7的阈值电压。

随着阈值电压的增加，可累计对应于阈值电压的单元数量。如图7a所示，与表示第零状态pv0的阈值电压相对应的累计指数“a”的单元数量可以是1107，与表示第一状态pv1的阈值电压相对应的累计指数“b”的单元数量可以是1958，并且与表示第七状态pv7的阈值电压相对应的累计指数“h”的单元数量可以是8000。

联接到字线的单元总数量可以是预定的。如图7a所示，联接到字线的单元总数量可以是与表示第七状态pv7的阈值电压相对应的累计指数“h”的单元数量，即8000。

根据本发明的实施例，各个对应于阈值电压的累计单元数量可以是预定的。例如，当联接到字线的单元总数量为8000时，与表示第零状态pv0的阈值电压相对应的累计指数“a”的单元数量可以是1000，与表示第一状态pv1的阈值电压相对应的累计指数“b”的单元数量可以是2000，并且与表示第三状态pv3的阈值电压相对应的累计指数“d”的单元数量可以是4000。

根据本发明的实施例，如参照图8a和图8b所述，在写入操作期间可存储各个对应于阈值电压的单元数量的信息。此后，当在读取操作期间发生读取失败时，可基于存储的各个对应于阈值电压的单元数量的信息来确定最佳读取电压。然而，各个对应于阈值电压的单元数量的信息可能需要大量的存储空间。例如，当联接到字线的单元总数量为8000时，可能需要至少13位(2¹³＝8192)的存储空间来存储各个对应于阈值电压的单元数量的信息。根据本发明的实施例，可以通过将对应于阈值电压的单元数量的信息分别分配到表示多个累计单元数量的多个范围的预定位，来减少用于存储各个对应于阈值电压的单元数量的信息的存储空间。

图7b是示出计数单元131和映射单元132的操作的流程图。

当在步骤s711中半导体存储器装置200执行写入操作时，在步骤s712中，计数单元131可针对各个阈值电压来对联接到目标字线的累计单元数量进行计数。

在步骤s713中，映射单元132可将针对各个阈值电压的累计单元数量映射到信息位。

图7c和图7d示出了将针对各个阈值电压的累计单元数量映射到信息位的映射操作。图7c和图7d例示了映射到4位信息位的针对各个阈值电压的累计单元数量。

参照图7c，4位信息位可具有从“0000”至“1111”的16个二进制值，其可分别表示累计单元数量的16个范围。映射单元132可将针对阈值电压的累计单元数量映射到4位信息位的相应二进制值，该二进制值表示累计单元数量的16个范围中的相应一个。例如，当由计数单元131计数的累计单元数量为3952时，映射单元132可将累计单元数量3952映射到4位信息位的二进制值“0110”，该二进制值“0110”表示范围从3950至3975的累计单元数量。

累计单元数量的范围可通过将预定量加到对应于阈值电压的累计指数的预测单元数量，和从对应于阈值电压的累计指数的预测单元数量减去预定量来确定。参照上述示例，与表示第三状态pv3的第三阈值电压相对应的累计指数“d”的预测单元数量为4000，因此如图7c中的底部节点所示，当通过累计指数将各个对应于阈值电压的累计单元数量分配到4位信息位(即，累计单元数量的范围)时，可基于与表示第三状态pv3的第三阈值电压相对应的累计指数“d”的预测单元数量(即，4000)来确定累计单元数量的范围。

用于确定累计单元数量的范围的预定量可以是任意的，并且图7c例示了具有值25的预定量。如图7c中的底部节点所示例的，具有二进制值“0000”的4位信息位可表示低于数量3825的范围，并且具有二进制值“1111”的4位信息位可表示超过数量4175的范围。4位信息位可表示具有值25的累计单元数量的范围。如图7c所示，具有二进制值“0110”的4位信息位可表示累计单元数量的范围在值3950和值3975之间。

根据二进制搜索方案，映射单元132可将针对各个阈值电压的累计单元数量映射到4位信息位。根据二进制搜索方案，可选择任意的中间值，然后确定所选择的值大于还是小于目标值。因此，通过二进制搜索方案，可提高找到目标值的概率和速度。

映射单元132可将针对各个阈值电压的各个累计单元数量与参考单元数量进行比较。当各个针对阈值电压的累计单元数量大于参考单元数量时，映射单元132可将二进制值1分配到4位信息位。当各个针对阈值电压的累计单元数量小于参考单元数量时，映射单元132可将二进制值0分配到4位信息位。可以从最高有效位到最低有效位的降序来分配二进制值1和0。例如，二进制值1和0可按顺序分配到4位信息位的第四位(2³)，第三位(2²)，第二位(2¹)和第一位(20)。

参考单元数量可取决于稍后将描述的步骤s730至s742。图7c所示的步骤s730至s742仅表示由映射单元132执行的确定4位信息位的过程的一部分。在描述将被省略的确定4位信息位的过程的剩余部分中，映射单元132可确定4位信息位。

在步骤s730中，映射单元132可确定累计指数“d”的单元数量是否大于参考单元数量(例如，4000)。当累计指数“d”的单元数量大于参考单元数量(4000)时，映射单元132可将二进制值1分配到4位信息位的第四位(2³)。然后，在步骤s731中，映射单元132可确定累计指数“d”的单元数量是否大于参考单元数量(例如，4100)。

当累计指数“d”的单元数量小于参考单元数量(4000)时，映射单元132可将二进制值0分配到4位信息位的第四位(2³)。然后，在步骤s732中，映射单元132可确定累计指数“d”的单元数量是否大于参考单元数量(例如，3900)。

当在步骤s731中累计指数“d”的单元数量大于参考单元数量(4100)时，映射单元132可将二进制值1分配到4位信息位的第三位(2²)。然后，在步骤s733中，映射单元132可确定累计指数“d”的单元数量是否大于参考单元数量(例如，4150)。

当在步骤s732中累计指数“d”的单元数量大于参考单元数量(3900)时，映射单元132可将二进制值1分配到4位信息位的第三位(2²)。然后，在步骤s734中，映射单元132可确定累计指数“d”的单元数量是否大于参考单元数量(例如，3950)。

当在步骤s732中累计指数“d”的单元数量小于参考单元数量(3900)时，映射单元132可将二进制值0分配到4位信息位的第三位(2²)。然后，在步骤s735中，映射单元132可确定累计指数“d”的单元数量是否大于参考单元数量(例如，3850)。

当在步骤s733中累计指数“d”的单元数量大于参考单元数量(4150)时，映射单元132可将二进制值1分配到4位信息位的第二位(2¹)。然后，在步骤s736中，映射单元132可确定累计指数“d”的单元数量是否大于参考单元数量(例如，4175)。

当在步骤s734中累计指数“d”的单元数量大于参考单元数量(3950)时，映射单元132可将二进制值1分配到4位信息位的第二位(2¹)。然后，在步骤s737中，映射单元132可确定累计指数“d”的单元数量是否大于参考单元数量(例如，3975)。

当在步骤s735中累计指数“d”的单元数量小于参考单元数量(3850)时，映射单元132可将二进制值0分配到4位信息位的第二位(2¹)。然后，在步骤s738中，映射单元132可确定累计指数“d”的单元数量是否大于参考单元数量(例如，3825)。

当在步骤s736中累计指数“d”的单元数量大于参考单元数量(4175)时，映射单元132可将二进制值1分配到4位信息位的第一位(2⁰)。

当在步骤s737中累计指数“d”的单元数量小于参考单元数量(3975)时，映射单元132可将二进制值0分配到4位信息位的第一位(2⁰)。

当在步骤s738中累计指数“d”的单元数量小于参考单元数量(3825)时，映射单元132可将二进制值0分配到4位信息位的第一位(2⁰)。

在步骤s740中，根据步骤s730、s731、s733和s736，映射单元132可将二进制值“1111”分配到4位信息位。具有二进制值“1111”的4位信息位可表示累计指数“d”的单元数量超过数量4175。

在步骤s741中，根据步骤s730、s732、s734和s737，映射单元132可将二进制值“0110”分配到4位信息位。具有二进制值“0110”的4位信息位可表示累计指数“d”的单元数量的范围是从3950至3975。

在步骤s742中，根据步骤s730、s732、s735和s738，映射单元132可将二进制值“0000”分配到4位信息位。具有二进制值“0000”的4位信息位可表示累计指数“d”的单元数量低于数量3825。

图7d例示了确定针对累计指数“e”的4位信息位的二进制值的操作。参照图7d，累计单元数量的范围可通过将预定量加到数量5000中和从数量5000中减去预定量来确定。预定量可以是任意的，并且图7d例示了具有值25的预定量。

如图7d所示，具有二进制值“0000”的4位信息位可表示低于数量4825的范围，并且具有二进制值“1111”的4位信息位可表示超过数量5175的范围。4位信息位可表示具有值25的累计单元数量的范围。如图7d所示，具有二进制值“0001”的4位信息位可表示累计单元数量的范围在值4825和值4850之间。图7d中所示的将各个针对阈值电压的累计单元数量映射到4位信息位的操作可具有与参照图7c所述的基本相同的原理。

图7e例示了确定针对对应于各个阈值电压的各个累计指数的4位信息位的二进制值的操作。如上面参照图7c和图7d所述，映射单元132可将由计数单元131计数的累计单元数量映射到针对对应于各个阈值电压的各个累计指数的4位信息位。

4位信息位的二进制值可针对各个累计指数具有不同的含义。例如，4位信息位的二进制值“0110”可针对与表示第三状态pv3的阈值电压相对应的累计指数“d”的情况，表示累计指数“d”的单元数量的范围为从3950至3975。例如，4位信息位的二进制值“0110”可针对与表示第五状态pv5的阈值电压相对应的累计指数“f”的情况，表示累计指数“f”的单元数量的范围为从5950至5975。

如上参照图7b所述，映射单元132可将映射的4位信息位存储在映射单元132的表中。用于存储映射的4位信息位的表可通过(slc、mlc、tlc、qlc等)的另一块，相同块的另一页面，另一易失性存储器(例如，sram、dram等)或非易失性存储器(例如，nor闪存、mram、pcram等)来实施。

图7f示出了根据本发明的另一实施例的确定针对对应于各个阈值电压的各个累计指数的信息位的二进制值的操作。

如图7f所示，映射单元132可通过使用1位信息位来表示针对各个累计指数的累计单元数量的范围。例如，与表示第零状态pv0的第一阈值电压相对应的累计指数“a”的预测单元数量为1000。当与表示第零状态pv0的第一阈值电压相对应的累计指数“a”的计数单元数量大于1000时，映射单元132可将二进制值1分配到1位信息位。当与表示第零状态pv0的第一阈值电压相对应的累计指数“a”的计数单元数量小于1000时，映射单元132可将二进制值0分配到1位信息位。

如上参照图7b所述，映射单元132可将映射的1位信息位存储在映射单元132的表中。用于存储映射的1位信息位的表可通过(slc、mlc、tlc、qlc等)的另一块、相同块的另一页面、另一易失性存储器(例如，sram、dram等)或非易失性存储器(例如，nor闪存、mram、pcram等)来实施。

重新参照图7b，在步骤s714中，映射单元132可将映射的信息位存储在映射单元132的表中。用于存储映射的信息位的表可通过(slc、mlc、tlc、qlc等)的另一块，相同块的另一页面，另一易失性存储器(例如，sram、dram等)或非易失性存储器(例如，nor闪存、mram、pcram等)来实施。

当由于存储器单元的劣化特性导致累计单元数量改变时，可重复执行步骤s711至s714。

图8a示出了读取偏压确定单元133在当前读取操作期间通过使用在先前执行的写入操作期间映射的信息位来搜索最佳读取偏压的操作。

在步骤s811和s812中，可执行当前读取操作，并确定读取操作是否失败。在步骤s811的读取操作期间，可使用默认读取偏压或预定读取偏压。

当在步骤s812中确定读取操作失败时，可在步骤s813中获得根据步骤s812中的失败的读取操作的读取电压读取的单元数量的信息。控制器100可通过对联接到失败的读取操作的目标字线且通过失败的读取操作的读取电压而导通的单元的数量进行计数，来获得单元数量的信息。

参照图7a和图7e，在读取电压是表示第一状态pv1的第一阈值电压rv1的示例性情况下，可以获得针对与表示第一状态pv1的第一阈值电压rv1相对应的累计指数“b”的累计单元数量(例如，1958)。当读取电压是表示第三状态pv3的第三阈值电压rv3时，可以获得与表示第三状态pv3的第三阈值电压rv3相对应的累计指数“d”的累计单元数量(例如，3952)。

在步骤s814中，可通过存储在映射单元132的表中的信息位来获得累计单元数量的范围。读取偏压确定单元133可存储在映射单元132的表中的信息位。信息位可表示失败的读取操作的读取电压。参照图7a和图7e，当读取电压是表示第一状态pv1的第一阈值电压rv1时，可以获得针对与表示第一状态pv1的第一阈值电压相对应的累计指数“b”的信息位(例如，具有二进制值“0110”的信息位)。当读取电压是表示第三状态pv3的第三阈值电压rv3时，可获得针对与表示第三状态pv3的第三阈值电压相对应的累计指数“d”的信息位(例如，具有二进制值“0110”的信息位)。通过获得的信息位，可获得累计单元数量的范围。例如，通过获得的针对累计指数“b”的信息位“0110”，可获得累计单元数量的范围为从1950至1975。例如，通过获得的针对累计指数“d”的信息位“0110”，可获得累计单元数量的范围为从3950至3975。

在步骤s820中，读取偏压确定单元133可搜索最佳读取偏压。读取偏压确定单元133可通过将在步骤s814中通过获得的信息位而获得的累计单元数量的范围与根据失败的读取操作的读取电压读取的单元数量的信息进行比较来搜索最佳读取偏压。

例如，当根据失败的读取操作的读取电压读取的单元数量大于在步骤s814中通过获得的信息位而获得的累计单元数量的范围的最大值时，读取偏压确定单元133可降低用于下一读取操作的读取偏压。例如，当根据失败的读取操作的读取电压读取的单元数量小于在步骤s814中通过获得的信息位而获得的累计单元数量的范围的最小值时，读取偏压确定单元133可增加用于下一读取操作的读取偏压。

在步骤s830中，可根据增加/降低的读取偏压来执行读取操作。

在步骤s840中，可确定根据改变的读取偏压读取的单元数量是否落入累计单元数量的范围内。当确定根据改变的读取偏压读取的单元数量未落入累计单元数量的范围内时，进程可返回到步骤s820，并且读取偏压确定单元133可搜索另一最佳读取偏压。可重复步骤s820至s840，直到根据改变的读取偏压读取的单元数量落入累计单元数量的范围内。

图8b详细示出了图8a的步骤s820至s840的示例。

在步骤s821中，读取偏压确定单元133可通过将在步骤s814中通过获得的信息位而获得的累计单元数量的范围与根据失败的读取操作的读取电压读取的单元数量的信息进行比较，来搜索最佳读取偏压。当根据失败的读取操作的读取电压读取的单元数量小于在步骤s814中通过获得的信息位获得的累计单元数量的范围的最小值时，读取偏压确定单元133可在步骤s822中将用于下一读取操作的读取偏压增加100mv的量。当根据失败的读取操作的读取电压读取的单元数量大于在步骤s814中通过获得的信息位获得的累计单元数量的范围的最大值时，读取偏压确定单元133可在步骤s823中将用于下一读取操作的读取偏压减少20mv的量。

在步骤s830中，可根据增加/降低的读取偏压来执行读取操作。

在步骤s840中，可确定根据改变的读取偏压读取的单元数量是否落入累计单元数量的范围内。当确定根据改变的读取偏压读取的单元数量未落入累计单元数量的范围内时，进程可返回到步骤s821，并且读取偏压确定单元133可搜索另一最佳读取偏压。

图9是示意性示出根据本发明的实施例的包括存储器控制器15000和半导体存储器装置16000的电子装置10000的框图。

参照图9，诸如移动电话、智能电话或平板pc的电子装置10000可包括由闪速存储器装置实施的半导体存储器装置16000和控制半导体存储装置16000的存储器控制器15000。

半导体存储器装置16000可对应于以上参照图3至图4b描述的半导体存储器装置200。半导体存储器装置16000可存储随机数据。

存储器控制器15000可对应于参照图3至图8b描述的存储器控制器100。存储器控制器15000可由控制电子装置10000的全部操作的处理器11000控制。

存储在半导体存储器装置16000中的数据可在存储器控制器15000的控制下通过显示器13000显示。存储器控制器15000在处理器11000的控制下操作。

无线电收发器12000可通过天线ant接收和输出无线电信号。例如，无线电收发器12000可将从天线ant接收到的无线电信号转换为待由处理器11000处理的信号。因此，处理器11000可处理来自无线电收发器12000的转换信号，并可将处理后的信号存储在半导体存储器装置16000。另外，处理器11000可通过显示器13000显示处理后的信号。

无线电收发器12000可将来自处理器11000的信号转换成无线电信号，并且可通过天线ant将转换后的无线电信号输出到外部装置。

输入设备14000可接收用于控制处理器11000的操作的控制信号或者待由处理器11000处理的数据，并且可由诸如触摸板或计算机鼠标的定点装置、小键盘或键盘来实施。

处理器11000可控制显示器13000，使得来自半导体存储器装置16000的数据、来自无线电收发器12000的无线电信号或来自输入装置14000的数据通过显示器13000显示。

图10是示意性示出根据本发明的实施例的包括存储器控制器24000和半导体存储器装置25000的电子装置20000的框图。

存储器控制器24000和半导体存储器装置25000可分别对应于参照图3至图8b描述的存储器控制器100和半导体存储器装置200。

参照图10，电子装置20000可由诸如以下的数据处理装置来实施：个人计算机(pc)、平板电脑、上网本、电子阅读器、个人数字助理(pda)、便携式多媒体播放器(pmp)、mp3播放器或mp4播放器，并且电子装置20000可包括例如闪速存储器装置的半导体存储器装置25000和控制半导体存储器装置25000的操作的存储器控制器24000。

电子装置20000可包括控制电子装置20000的全部操作的处理器21000。存储器控制器24000可由处理器21000控制。

处理器21000可根据来自输入装置22000的输入信号，通过显示器23000显示存储在半导体存储装置25000中的数据。例如，输入装置22000可由诸如触摸板或计算机鼠标的定点装置、小键盘或键盘来实施。

图11是示意性示出根据本发明的实施例的包括控制器32000和半导体存储器装置34000的电子装置30000的框图。

控制器32000和半导体存储器装置34000可分别对应于参照图3至图8b描述的存储器控制器100和半导体存储器装置200。

参照图11，电子装置30000可包括卡接口31000、控制器32000和例如闪速存储器装置的半导体存储装置34000。

电子装置30000可通过卡接口31000与主机交换数据。卡接口31000可以是安全数字(sd)卡接口或多媒体卡(mmc)接口，其将不限制本发明的范围。卡接口31000可根据主机的通信协议来接口连接主机和控制器32000，主机能够与电子装置30000通信。

控制器32000可控制电子装置30000的全部操作，并且可控制卡接口31000与半导体存储装置34000之间的数据交换。控制器32000的缓冲存储器33000可缓冲在卡接口31000和半导体存储器装置34000之间传输的数据。

控制器32000可通过数据总线data和地址总线address与卡接口31000和半导体存储器装置34000联接。根据实施例，控制器32000可通过地址总线address从卡接口31000接收待被读取或写入的数据的地址，并且可将数据的地址发送至半导体存储器装置34000。进一步地，控制器32000可通过与卡接口31000或半导体存储器装置34000连接的数据总线data接收或传输待被读取或写入的数据。

当电子装置30000与诸如pc、平板pc、数码相机、数字音频播放器、移动电话、控制台视频游戏硬件或数字机顶盒的主机连接时，主机可通过卡接口31000和控制器32000与半导体存储器装置34000交换数据。

图12是示意性示出根据本发明的实施例的包括存储器控制器44000和半导体存储器装置45000的电子装置40000的框图。

存储器控制器44000和半导体存储器装置45000可分别对应于参照图3至图8b描述的存储器控制器100和半导体存储器装置200。

参照图12，电子装置40000可包括例如闪速存储器装置的半导体存储器装置45000、控制半导体存储器装置45000的数据处理操作的存储器控制器44000以及控制电子装置40000的全部操作的处理器41000。

进一步地，电子装置40000的图像传感器42000可将光信号转换为数字信号，并且转换后的数字信号可在处理器41000的控制下存储在半导体存储装置45000中。另外，转换后的数字信号可在处理器41000的控制下通过显示器43000显示。

图13是示意性示出根据本发明的实施例的包括存储器控制器61000和半导体存储器装置62000a、62000b和62000c的电子装置60000的框图。

存储器控制器61000和半导体存储器装置62000a、62000b和62000c中的每一个可分别对应于参照图3至图8b描述的存储器控制器100和半导体存储器装置200。

参照图13，电子装置60000可由诸如固态驱动器(ssd)的数据存储装置来实施。

电子装置60000可包括多个半导体存储器装置62000a、62000b和62000c以及控制半导体存储器装置62000a、62000b和62000c中的每一个的数据处理操作的存储器控制器61000。

电子装置60000可通过存储器系统或存储器模块来实施。

例如，存储器控制器61000可被实施在电子装置60000的外部或内部。

图14是包括参照图13描述的电子装置60000的数据处理系统的框图。

参照图13和图14，数据存储装置70000可由独立磁盘冗余阵列(raid)系统来实施。数据存储装置70000可包括raid控制器71000和多个存储器系统72000a至72000n，其中n为自然数。

存储器系统72000a至72000n中的每一个可对应于参照图13描述的电子装置60000。存储器系统72000a至72000n可形成raid阵列。数据存储装置70000可由ssd来实施。

在编程操作期间，raid控制器71000可基于从主机输出的raid级别信息，根据从多个raid级别中选择的一个，将从主机输出的编程数据输出到存储器系统72000a至72000n中的一个。

在读取操作期间，raid控制器71000可基于从主机输出的raid级别信息，根据raid级别中的一个，将从存储器系统72000a至72000n中的一个读取的数据传输至主机。

虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和变型。