控制器和存储器系统以及存储器系统的操作方法与流程

本申请要求于2017年5月30日提交的申请号为10-2017-0066696的韩国专利申请的优先权，其公开整体通过引用并入本文。

本发明的各个示例性实施例涉及一种多处理器系统，并且更特别地，涉及一种能够高效地管理数据的控制器及其操作方法。

背景技术

计算机环境范例已经变为可在任何时间和任何地点使用的普适计算系统。即，诸如移动电话、数码相机和笔记本计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用具有一个或多个存储器装置的存储器系统来存储数据。存储器系统可用作便携式电子装置的主存储器装置或辅助存储器装置。

由于存储器系统没有移动部件，所以它们提供优良的稳定性、耐用性、高的信息存取速度以及低功耗。具有这种优点的存储器系统的示例包括通用串行总线(usb)存储器装置、具有各种接口的存储卡以及固态驱动器(ssd)。

多个处理器可以被用于存储器系统的控制器中以用于提高控制器的整体速度。处理器可以具有不同的作用，并且可以通过彼此交换数据来协作以支持整个系统，即被称为处理器间通信(ipc)的技术。

数据存储装置被提供来自电力供给装置的电力。并且由于电力供给装置的突然断电(spo)，数据存储装置可能被严重损坏。例如，元数据或缓存数据必须被安全地保护在基于闪速存储器的ssd存储装置中，但数据可能由于spo而丢失。为了解决这种问题，已经研究从电源断电开始恢复数据存储装置的突然断电恢复(spor)方法。

技术实现要素：

本发明的各个实施例涉及一种能够按顺序清除(flush)映射数据的存储器系统及其操作方法。

根据本发明的实施例，一种存储器系统的操作方法，该存储器系统包括具有用于存储映射数据的存储器的控制器和具有元区域和用户数据区域的存储器装置，方法可以包括：第一步骤，其通过控制器将控制器的多个操作日志存储到存储器装置的第一元区域中；以及第二步骤，其通过控制器将存储在存储器中的映射数据划分成各自具有预定大小的多个元数据组，并且通过控制器将多个元数据组清除到存储器装置的第二元区域中，其中多个操作日志包括第一操作日志至第六操作日志，并且其中第一操作日志指示对多个映射数据组中作为清除操作的目标的映射数据组的清除操作的开始，第二操作日志指示对作为清除操作的目标的映射数据组的清除操作的结束，第三操作日志指示存储清除的映射数据的第一页面在存储器装置中的位置，第四操作日志指示存储清除的映射数据的最后页面在存储器装置中的位置，第五操作日志指示在将映射数据编程到存储器装置的第二元区域中的操作期间对编程错误的错误管理操作的开始，以及第六操作日志指示在发生编程错误之前存储正常地清除的映射数据的最后页面的位置。

可以通过将整个映射数据划分成具有段(segment)的大小的多个映射数据并且通过清除多个映射数据组来执行第二步骤。

可以通过当控制器开始清除操作时，将第一操作日志和第三操作日志存储到存储器装置的第一元区域中来执行第一步骤。

在控制器正在清除映射数据的同时发生编程错误时，第二步骤可以包括：第三步骤，其将第五操作日志和第六操作日志存储到存储器装置的第一元区域中；以及第四步骤，其将从在发生编程错误的页面中存储的映射数据到最后清除的页面中存储的映射数据，顺序地重新清除到与最后清除的页面相邻的第二元数据区域的页面中。

方法可以进一步包括第五步骤，其在完成清除一个映射数据组之后，通过控制器将第二操作日志和第四操作日志存储到存储器装置的第一元区域中。

方法可以进一步包括当发生突然断电(spo)时，通过控制器从存储器装置中最后清除的页面按照相反顺序读取映射数据，并且通过控制器将读取的映射数据加载到存储器。

控制器可以读取存储器装置中最后清除的页面的前一页面。

控制器可以根据存储在第一元区域中的操作日志读取映射数据。

根据本发明的实施例，一种控制器可以包括：存储器，其适于存储映射数据，其中控制器将其多个操作日志存储到存储器装置的第一元区域中，将映射数据划分成各自具有预定大小的多个元数据组，并且将多个元数据组清除到存储器装置的第二元区域中，其中多个操作日志包括第一操作日志至第六操作日志，并且其中第一操作日志指示对多个映射数据组中作为清除操作的目标的映射数据组的清除操作的开始，第二操作日志指示对作为清除操作的目标的映射数据组的清除操作的结束，第三操作日志指示存储清除的映射数据的第一页面在存储器装置中的位置，第四操作日志指示存储清除的映射数据的最后页面在存储器装置中的位置，第五操作日志指示在将映射数据编程到存储器装置的第二元区域中的操作期间对编程错误的错误管理操作的开始，以及第六操作日志指示在发生编程错误之前存储正常清除的映射数据的最后页面的位置。

控制器可以将整个映射数据划分成具有段的大小的多个映射数据并且清除多个映射数据组。

当控制器开始清除操作时，控制器将第一操作日志和第三操作日志存储到存储器装置的第一元区域中。

当在控制器正在清除映射数据的同时发生编程错误时，控制器可以进一步将第五操作日志和第六操作日志存储到存储器装置的第一元区域中，以及将从在发生所述编程错误的页面中存储的映射数据到最后清除的页面中存储的映射数据顺序地重新清除到与最后清除的页面相邻的第二元数据区域的页面中。

控制器可以进一步在完成清除一个映射数据组之后，将第二操作日志和第四操作日志存储到存储器装置的第一元区域中。

当发生突然断电(spo)时，控制器可以进一步从存储器装置中最后清除的页面按照相反顺序读取映射数据，并且将读取的映射数据加载到存储器。

控制器可以读取存储器装置中最后清除的页面的前一页面。

控制器根据存储在第一元区域中的操作日志读取映射数据。

根据本发明的实施例，一种存储器系统可以包括：控制器，其包括适于存储映射数据的存储器；以及存储器装置，其包括元区域和用户数据区域，其中控制器将其多个操作日志存储到存储器装置的第一元区域中，将映射数据划分成各自具有预定大小的多个元数据组，并且将多个元数据组清除到存储器装置的第二元区域中，其中多个操作日志包括第一操作日志至第六操作日志，并且其中第一操作日志指示对多个映射数据组中作为清除操作的目标的映射数据组的清除操作的开始，第二操作日志指示对作为清除操作的目标的映射数据组的清除操作的结束，第三操作日志指示存储清除的映射数据的第一页面在所述存储器装置中的位置，第四操作日志指示存储清除的映射数据的最后页面在所述存储器装置中的位置，第五操作日志指示在将映射数据编程到存储器装置的第二元区域中的操作期间对编程错误的错误管理操作的开始，以及第六操作日志指示在发生编程错误之前存储正常地清除的映射数据的最后页面的位置。

当控制器开始清除操作时，控制器可以将第一操作日志和第三操作日志存储到存储器装置的第一元区域中。

在控制器正在清除映射数据的同时发生编程错误时，控制器可以进一步将第五操作日志和第六操作日志存储到存储器装置的第一元区域中，将从发生编程错误的页面中存储的映射数据到最后清除的页面中存储的映射数据顺序地重新清除到与最后清除的页面相邻的第二元数据区域的页面中，以及在完成清除被划分成具有段的大小的一个映射数据组之后，将第二操作日志和第四操作日志存储到存储器装置的第一元区域中。

当发生突然断电(spo)时，控制器可以进一步从存储器装置中最后清除的页面按照相反顺序读取映射数据，并且将读取的映射数据加载到存储器。

根据本发明的实施例，存储器系统可以包括：非易失性存储器装置，其适于存储操作日志和映射数据；易失性存储器，其适于临时存储映射数据；以及控制器，其适于以映射数据组为单位将映射数据从易失性存储器清除到非易失性存储器装置中，以及根据操作日志通过以映射数据组为单位将映射数据从非易失性存储器装置选择性地读取到易失性存储器中来重新构建映射数据，其中操作日志指示存储清除的映射数据的第一页面的位置和最后页面的位置、在清除映射数据清除期间对编程错误的错误管理操作的开始以及在发生编程错误之前存储正常清除的映射数据的最后页面的位置。

附图说明

图1是说明根据本发明的实施例的包括存储器系统的数据处理系统的框图。

图2是说明图1所示的存储器系统中采用的存储器装置的示例性配置的示意图。

图3是说明图2所示的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。

图4是说明图2所示的存储器装置的示例性三维结构的示意图。

图5是说明根据本发明的实施例的存储器装置的框图。

图6是说明根据本发明的实施例的控制器的操作的流程图。

图7是说明用于spor的控制器的操作的流程图。

图8至图16是示意性示出根据本发明的各个实施例的数据处理系统的应用示例的简图。

具体实施方式

以下参照附图更详细地描述本发明的各个实施例。然而，注意到的是，本发明可以不同的其他实施例、形式及其变型实施，且不应被解释为限于本文所阐述的实施例。相反，提供所描述的实施例使得本公开将完整和全面并将本发明充分地传达给本发明所属领域的技术人员。在整个本公开中，相同的附图标记在本发明的各个附图和实施例中表示相同的部件。

将理解的是，虽然可在本文中使用术语“第一”、“第二”、“第三”等来描述各个元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。

附图不一定按比例绘制，并且在一些情况下，为了清楚地说明实施例的特征，比例可能已经被夸大。当元件被称为连接或联接到另一元件时，应当理解的是，前者可以直接连接或联接到后者，或者经由其间的中间元件电连接或电联接到后者。

将进一步理解的是，当元件被称为“连接至”或“联接到”另一元件时，它可直接在其它元件上、连接至或联接到其它元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。

本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。

如本文所使用的，除非上下文另有明确说明，否则单数形式也旨在包括复数形式。

将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。

除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员基于本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。

在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了避免不必要地模糊本发明，未详细地描述公知的进程结构和/或进程。

还注意的是，在一些情况下，如对于相关领域的技术人员显而易见的是，除非另有明确说明，否则结合一个实施例所描述的特征或元件可单独使用或与另一个实施例的其它特征或元件组合使用。

图1是说明根据本发明的实施例的数据处理系统100的框图。

参照图1，数据处理系统100可包括被可操作地联接至存储器系统110的主机102。

主机102可包括诸如移动电话、mp3播放器和膝上型计算机的便携式电子装置或诸如台式电脑、游戏机、tv、投影仪等的非便携式电子装置。

存储器系统110可以响应于来自主机102的请求而操作，并且特别地，存储待由主机102访问的数据。存储器系统可用作主机102的主存储器系统或辅助存储器系统。根据主机接口的协议，存储器系统110可以利用可以与主机102电联接的各种类型的存储装置中的任意一种来实施。合适的存储装置的示例包括固态硬盘(ssd)、多媒体卡(mmc)、嵌入式mmc(emmc)、尺寸减小的mmc(rs-mmc)和微型mmc、安全数字(sd)卡、迷你sd和微型sd、通用串行总线(usb)存储装置、通用闪速存储(ufs)装置、标准闪存(cf)卡、智能媒体(sm)卡、记忆棒等。

用于存储器系统110的存储装置可以利用诸如动态随机存取存储器(dram)和静态ram(sram)的易失性存储器装置和诸如只读存储器(rom)、掩模rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电ram(fram)、相变ram(pram)、磁阻ram(mram)、电阻式ram(rram)和闪速存储器的非易失性存储器装置来实施。

存储器系统110可以包括存储待由主机102访问的数据的存储器装置150，以及可以控制存储器装置150中的数据的存储的控制器130。

控制器130和存储器装置150可被集成到单个半导体装置中，单个半导体装置可被包括在如上所例示的各种类型的存储器系统中。

存储器系统110可以被配置为以下的部分：计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板电脑、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑盒、数码相机、数字多媒体广播(dmb)播放器、3d电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输并且接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、射频识别(rfid)装置或配置计算系统的各种组成元件之一。

存储器装置150可以是非易失性存储器装置，并且即使不供应电力，其也可保留其中存储的数据。存储器装置150可通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可以包括多个存储块152至156，存储块152至156中的每一个可以包括多个页面。页面中的每一个可以包括多个存储器单元，多个字线(wl)电联接到多个存储器单元。

控制器130可以控制存储器装置150的诸如读取操作、写入操作、编程操作和擦除操作的整体操作。例如，存储器系统110的控制器130可响应于来自主机102的请求控制存储器装置150。控制器130可将从存储器装置150读取的数据提供给主机102，和/或可将从主机102提供的数据存储到存储器装置150中。

控制器130可包括主机接口(i/f)单元132、处理器134、错误校正码(ecc)单元138、电源管理单元(pmu)140、诸如nand闪速控制器(nfc)142的存储器装置控制器142以及存储器144，其全部通过内部总线可操作地联接。

主机接口单元132可处理从主机102提供的命令和数据，并可通过诸如以下的各种接口协议中的至少一种与主机102通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e)、小型计算机系统接口(scsi)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、小型计算机系统接口(scsi)、增强型小型磁盘接口(esdi)以及电子集成驱动器(ide)。

ecc单元138可检测并校正在读取操作期间从存储器装置150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ecc单元138可以不校正错误位，并且可以输出指示校正错误位中的错误的错误校正失败信号。

ecc单元138可基于诸如以下的编码调制执行错误校正操作：低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bose-chaudhri-hocquenghem，bch)码、turbo码、里德-所罗门(reed-solomon，rs)码、卷积码、递归系统码(rsc)、网格编码调制(tcm)、分组编码调制(bcm)等。ecc单元138可包括用于错误校正操作的所有电路、模块、系统或装置。

pmu140可提供和管理控制器130的电力。

nfc142可用作控制器130和存储器装置150之间的存储器/存储接口，以允许控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器时，并且特别是当存储器装置150是nand闪速存储器时，nfc142可以在处理器134的控制下生成用于存储器装置150的控制信号并且处理待被提供给存储器装置150的数据。

存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求控制存储器装置150。控制器130可将从存储器装置150读取的数据提供给主机102并可将从主机102提供的数据存储到存储器装置150中。存储器144可存储控制器130和存储器装置150执行这些操作所需的数据。

存储器144可以包括用于存储用于在多个处理器之间通信的数据的邮箱(参见图5)。

存储器144可利用易失性存储器来实施。存储器144可利用静态随机存取存储器(sram)或动态随机存取存储器(dram)来实施。存储器144可设置在控制器130内部或外部。图1例示了设置在控制器130内部的存储器144。在实施例中，存储器144可通过具有在存储器144和控制器130之间传输数据的存储器接口的外部易失性存储器来实施。

处理器134可控制存储器系统110的全部操作。处理器134可以驱动被称为闪存转换层(ftl)的固件来控制存储器系统110的一般操作。

ftl可以执行作为主机102和存储器装置150之间的接口的操作。主机102可以通过ftl向存储器装置150请求写入操作和读取操作。

ftl可以管理地址映射、垃圾收集、磨损均衡等操作。特别地，ftl可以存储映射数据。因此，控制器130可以通过映射数据将从主机102提供的逻辑地址映射到存储器装置150的物理地址。存储器装置150可以由于地址映射操作而像一般装置那样执行操作。并且，通过基于映射数据的地址映射操作，当控制器130可以更新特定页面的数据时，控制器130可以由于闪速存储器装置的特性，将新数据编程到另一空页面，并且使特定页面的旧数据无效。进一步地，控制器130可以将新数据的映射数据存储到ftl中。

进一步地，ftl可以在突然断电恢复(spor)操作期间重新构建映射数据。可以至少在异常断电后在启动操作期间执行spor操作。根据本发明的实施例，存储器系统的操作方法可以在异常断电之后在启动期间重新构建映射数据。

处理器134可以利用微处理器或中央处理单元(cpu)来实施。存储器系统110可以包括一个或多个处理器134。

管理单元(未示出)可以被包括在处理器134中，并且可以执行存储器装置150的坏块管理。管理单元可以找到包括在存储器装置150中的在进一步使用中处于不令人满意的状态的坏存储块，并且对坏存储块执行坏块管理。当存储器装置150是例如nand闪速存储器的闪速存储器时，由于nand逻辑功能的特性，在写入操作期间，例如在编程操作期间，可能发生编程故障。在坏块管理期间，编程失败的存储块或坏存储块的数据可被编程到新存储块中。并且，由于编程失败导致的坏块严重恶化具有3d堆叠结构的存储器装置150的利用效率和存储器系统100的可靠性，因此需要可靠的坏块管理。

图2是说明存储器装置150的示意图。

参照图2，存储器装置150可以包括多个存储块block0至blockn-1，并且块block0至blockn-1中的每一个可以包括例如2^m个页面的多个页面，多个页面的数量可以根据电路设计而变化。根据每个存储器单元中可以存储或表示的位的数量，存储器装置150可以包括多个存储块，例如单层单元(slc)存储块和多层单元(mlc)存储块。slc存储块可以包括利用各自能够存储1位数据的存储器单元实施的多个页面。mlc存储块可以包括多个页面，该多个页面由各自能够存储例如两位或更多位数据的多位数据的存储器单元来实施。包括用各自能够存储3位数据的存储器单元实施的多个页面的mlc存储块可以被定义为三层单元(tlc)存储块。

多个存储块210至240中的每一个可以在写入操作期间存储从主机装置102提供的数据，并且可以在读取操作期间将存储的数据提供给主机102。

图3是说明存储器装置150中的存储块330的电路图。

参照图3，存储块330对应于多个存储块152至156中的任何一个。

参照图3，存储器装置150的存储块152可以包括分别电联接到位线bl0到blm-1的多个单元串340。每列单元串340可包括至少一个漏极选择晶体管dst和至少一个源极选择晶体管sst。多个存储器单元或多个存储器单元晶体管mc0至mcn-1可以电联接在选择晶体管dst和sst之间。各个存储器单元mc0至mcn-1可以通过各自可以存储1位信息的单层单元(slc)或者通过各自可以存储多个位的数据信息的多层单元(mlc)来配置。串340可以分别电联接到相应的位线bl0至blm-1。作为参考，在图3中，‘dsl’表示漏极选择线，‘ssl’表示源极选择线，并且‘csl’表示共源线。

虽然图3仅示出由nand闪速存储器单元配置的存储块152，但是应当注意的是，根据实施例的存储器装置150的存储块152不限于nand闪速存储器，并且可以由nor闪速存储器、其中至少两种存储器单元被组合的混合闪速存储器、或者其中控制器被内置在存储器芯片中的1-nand闪速存储器来实现。半导体装置的操作特性不仅可以被应用于其中电荷存储层由导电浮栅配置的闪速存储器装置，而且可以被应用于电荷存储层由介电层配置的电荷撷取闪存(ctf)。

存储器装置150的电压供给单元310可根据操作模式提供待被供给到各个字线的例如编程电压、读取电压和通过电压的字线电压并且提供待被供给到例如其中形成有存储器单元的阱区的体材料(bulk)的电压。电压供给单元310可在控制电路(未示出)的控制下执行电压生成操作。电压供给单元310可生成多个可变读取电压以生成多个读取数据、在控制电路的控制下选择存储块或存储器单元阵列的扇区中的一个、选择被选择的存储块的字线中的一个并且将字线电压提供给被选择的字线和未选择的字线。

存储器装置150的读取/写入电路320可通过控制电路控制并且可根据操作模式用作读出放大器或写入驱动器。在验证/标准读取操作期间，读取/写入电路320可用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收待被存储到存储器单元阵列中的数据，并根据接收的数据驱动位线。读取/写入电路320可包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可包括多个锁存器(未示出)。

图4是说明存储器装置150的3d结构的示意图。

存储器装置150可通过2d或3d存储器装置来实施。具体地，如图4所示，存储器装置150可通过具有3d堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3d结构时，存储器装置150可包括各自具有3d结构(或垂直结构)的多个存储块blk0至blkn-1。

图5是说明根据本发明的实施例的存储器装置150的框图。

存储器装置150可以包括元区域510和用户数据区域530。元区域510可以被划分成第一元区域511和第二元区域513。

控制器130可以将多个操作日志存储到第一元区域511中。

根据本发明的实施例，多个操作日志可以包括第一操作日志至第六操作日志。

第一操作日志可以指示对多个映射数据组中的作为清除操作的目标的映射数据组的清除操作的开始，这将稍后描述。

第二操作日志可以指示对作为清除操作的目标的映射数据组的清除操作的结束。

第三操作日志可以指示用于存储清除的映射数据的第一页面在存储器装置150中的位置。

第四操作日志可以指示用于存储清除的映射数据的最后页面在存储器装置150中的位置。

第五操作日志可以指示在将映射数据编程到第二元区域513中的操作期间对编程错误的错误管理操作的开始。

第六操作日志可以指示在发生编程错误之前存储正常清除的映射数据的最后页面的位置。

例如，当控制器130对作为清除操作的目标的第x映射数据组执行清除操作时，控制器130可以通过清除操作，将指示对第x映射数据组的清除操作的开始的第一操作日志和指示存储第x映射数据组的第一页面在存储器装置150中的位置的第三操作日志存储到第一元区域511中。

控制器130可以将映射数据清除到第二元区域513中。即，控制器130可以将存储器144的映射数据编程到第二元区域513中。清除操作是一种编程操作，因此在将映射数据编程到第二元区域513的编程操作期间可能发生编程错误。在本公开中，编程错误可能表示在将映射数据编程到第二元区域513的编程操作期间发生错误。控制器130可以在存储器系统的正常断电期间将映射数据清除到存储器装置150中，并且可以频繁地将映射数据清除到存储器装置150中。控制器130可以将整个映射数据划分成各自具有预定大小(例如，段的大小)的多个映射数据组，并且然后顺序地清除多个映射数据组以将多个映射数据组存储到第二元区域513中。控制器130的性能和spor操作的操作时间可取决于映射数据组的预定大小。

控制器130可以将用户数据存储到用户数据区域530中。

图6和图7是说明准备进行spor操作的控制器130的映射清除操作并且说明由于spo导致的控制器130的spor操作的简图。

在spor操作期间，映射数据可以被重新构建以指示最后的有效数据。根据现有技术，在对spor操作中的映射数据的映射数据重新构建操作期间，控制器通过从最后存储在存储器装置中的映射数据按照反向顺序读取映射数据来重新构建整个映射数据。因此，控制器必须顺序地清除映射数据。然而，在控制器正在清除映射数据的同时发生编程错误或spo时，清除到存储器装置中的映射数据的顺序的可靠性可能降低。因此，根据现有技术，控制器再次将相应的映射数据作为整体存储到存储器装置中。然而，根据现有技术，将整个映射数据再次存储到存储器装置中的操作增加了断电的操作时间。进一步地，根据现有技术，由于编程到存储器装置的块中的映射数据的量增加，因此存储器装置的寿命减少，并且spor操作的操作时间增加。

图6是说明根据本发明的实施例的控制器130的操作的流程图。图6示出在一般情况下以及在控制器130正在清除映射数据的同时发生编程错误的情况下将映射数据清除到存储器装置150中的映射清除操作。为了便于描述，假设控制器130将各自具有预定大小的段的多个映射数据组中的一个映射数据组清除到存储器装置150中。

在步骤s611处，可以设置初始索引值(即，i＝1和j＝1)。索引“i”可以指示包括在作为清除操作的目标的映射数据组中的映射数据的顺序，索引“j”可以指示将映射数据存储在存储器装置150中的页面的顺序。

在步骤s613处，控制器130可以通过清除操作将指示对作为清除操作的目标的映射数据组的清除操作的开始的第一操作日志和指示存储作为清除操作的目标的映射数据组的第一页面在存储器装置150中的位置的第三操作日志存储到第一元区域511中。

在步骤s615处，控制器130可以将映射数据清除到第二元区域513中。例如，控制器130可以将作为清除操作的目标的映射数据组的第i映射数据清除并且编程到第二元区域513的第j页面中。

在步骤s617处，控制器130可以通过验证操作确定是否在将映射数据清除到存储器装置150中的同时发生编程错误。

控制器130可以交替地执行将映射数据清除到存储器装置150中的清除操作和确定在将映射数据清除到存储器装置150中的同时是否发生编程错误的验证操作。因此，当清除操作的目标页面是第j页面时，第j页面可以与确定发生编程错误的第k页面不同。第k页面可以是第j页面或第j页面的前一页面。

在控制器130正在清除作为清除操作的目标的映射数据组的映射数据的同时在第二元区域513的第k页面中发生编程错误时，控制器130可以执行步骤s619至步骤s625。另一方面，当在控制器130正在清除作为清除操作的目标的映射数据组的映射数据的同时在第二元区域513的第k页面中没有发生编程错误时，控制器130可以执行步骤s627。

当在控制器130正在清除作为清除操作的目标的映射数据组的映射数据的同时在第二元区域513的第k页面中发生编程错误时(在步骤s617处为“是”)，在步骤s619处，控制器130可以将指示对在将映射数据清除到第二元区域513的操作期间发生的编程错误的错误管理操作的开始的第五操作日志，以及指示在发生编程错误之前存储正常清除的映射数据的最后页面的位置的第六操作日志存储到第一元区域511中。

例如，最后页面可以是在第k页面中发生错误之前存储正常清除的映射数据的第(k-1)页面。例如，当在控制器130将作为清除操作的目标的映射数据组的映射数据清除到第五页面(即，j＝5)中的同时在第二元区域513的第三页面(即，k＝3)中发生编程错误时，在步骤s619处，控制器130可以存储指示错误管理操作的开始的第五操作日志和指示第二页面的位置(即，k-1＝2)的第六操作日志。

在步骤s621处，控制器130可以将页面索引‘j’的值增加1的量。

在步骤s623处，通过将存储器144的映射数据再次清除到第二元区域513中，控制器130可以将存储在从第k页面的映射数据到第(j-1)页面的映射数据复制到第二元区域513中。如上所述，第k页面可以是发生编程错误的页面，并且第(j-1)页面可以是在错误管理操作的开始之前的最后存储映射数据的页面。

例如，当在第二元区域513的第三页面(即，k＝3)中发生编程错误并且在错误管理操作的开始之前映射数据被最后存储在第二元区域513的第五页面(即，j＝6和j-1＝5)中时，控制器130可以通过步骤s621至步骤s623将第三页面至第五页面的映射数据复制到第六页面至第八页面。

在步骤s625处，控制器130可以将页面索引‘j’的值增加‘2j-k’的量，以用于清除存储在其中通过步骤s623完成重复存储的页面之后的页面(在上述示例的情况下，第九页面)中的映射数据的清除操作。增量‘2j-k’可以表示指示映射数据被复制到其中的页面数量的‘j-k’的总和(在上述示例的情况下，j-k＝6-3＝3)，‘j-1’表示在错误管理操作的开始之前存储清除的映射数据的页面的数量(在上述示例的情况下，j-1＝6-1＝5)，并且一(1)表示增量以指示其中通过步骤s623完成重复存储的页面之后的页面。

接下来，可以将稍后描述的步骤s629执行到其中通过步骤s623完成重复存储的页面之后的页面，。

另一方面，当在控制器130正在清除作为清除操作的目标的映射数据组的映射数据的同时在第二元区域513的第k页面中没有发生编程错误时(在步骤s617处为“否”)，在步骤s627处，控制器130可以将页面索引“j”的值增加1的量。

在步骤s629处，控制器130可以通过确定映射数据索引“i”的当前值是否是最大值来确定是否对作为清除操作的目标的映射数据组的所有映射数据执行清除操作。

作为步骤s629的确定的结果，当尚未对作为清除操作的目标的映射数据组的所有映射数据执行清除操作时(在步骤s629处为“否”)，在步骤s631处，控制器130可以将映射数据索引“i”的值增加1的量并且可以对由当前增加的值的映射数据索引“i”所指示的映射数据重复步骤s615至步骤s629。

作为步骤s629的确定结果，当对作为清除操作的目标的映射数据组的所有映射数据执行清除操作时(在步骤s629处为“是”)，在步骤s633处，控制器130可以将指示对作为清除操作的目标的映射数据组的清除操作的结束的第二操作日志以及指示存储清除的映射数据的最后页面在存储器装置150中的位置的第四操作日志存储在第一元区域511中。

如上所述，根据本发明的实施例，当在将映射数据清除到第二元区域513的同时发生编程错误时，可以从第五操作日志和第六操作日志识别对编程错误的错误管理操作的开始以及在发生编程错误之前存储正常清除的映射数据的最后页面的位置。即，可以从第五操作日志和第六操作日志识别通过步骤s623被复制在第二元区域513中的映射数据的信息。将参照图7描述根据第五操作日志和第六操作日志执行简化的spor操作的控制器130的操作。

图7是说明用于spor的控制器130的操作的流程图。图7是说明当在控制器130正在将映射数据清除到存储器装置150中的同时发生spo时，控制器130执行恢复数据的恢复操作的操作的流程图。

如参照图1所描述的，存储器144可以是非易失性存储器装置或易失性存储器装置。在对其的电力供给被中断时，易失性存储器装置丢失存储在其中的数据。因此，需要恢复丢失的数据。在下文中，为了便于描述，假设存储器144是易失性存储器。

如上所述，在spor操作期间，映射数据可以被重新构建以指示最后的有效数据。在一般spor操作期间，控制器130可以从最后存储在存储器装置150中的映射数据按照反向顺序读取全部映射数据并且将读取的映射数据加载到存储器144，并且可以通过扫描未反映到映射数据中的用户块来更新映射数据。

在步骤s710处，控制器130可以通过参照图6描述的步骤s601至s633将映射数据清除到存储器装置150中。当没有发生spo时，控制器130可以正常执行清除操作。

然而，在步骤s720处，在清除映射数据的正常清除操作期间可能发生spo。当如参照图6所述的发生编程错误时，在错误管理操作期间，即在步骤s619至步骤s625期间，也可能发生spo。存储在存储器144中的全部数据可能由于spo而丢失。

因此，控制器130可以根据步骤s730和步骤s740执行重新构建映射数据的操作或spor操作。

如上所述，在一般spor操作期间，控制器130可以从最后存储在存储器装置150中的映射数据按照反向顺序读取整个映射数据。然而，在步骤s730处，在发生spo时存储在页面中的最后清除的映射数据可能是不稳定且不可靠的。因此，当控制器130重新构建映射数据时，可能不使用不稳定且不可靠的页面。即，控制器130可不使用存储在不稳定且不可靠的页面中的映射数据，并且可以顺序地且连续地读取映射。例如，当在将映射数据清除到第六页面中的同时发生spo时，在spor操作期间，控制器130可不使用存储在第六页面中的映射数据并且可以使用存储在第五页面中的映射数据。

在步骤s740处，控制器130可不使用不稳定且不可靠的页面，并且可以根据第一操作日志至第六操作日志读取存储在存储器装置150中的映射数据。进一步地，控制器130可以通过扫描未反映到映射数据中的用户块来更新映射数据。

例如，假设控制器130清除包括10个(piece)映射数据的映射数据组。进一步地，假设当控制器130正在将第五映射数据清除到第六页面中的同时，在第三页面中发生编程错误时，控制器130将第三映射数据至第五映射数据分别顺序地复制到第六页面至第八页面，并且然后在控制器130将第七映射数据清除到第十页面中的同时发生spo。在该情况下，可以如下执行spor操作。

首先，如参照步骤s730所描述的，控制器130可以由于spo而不使用存储在不稳定且不可靠的第十页面中的第七映射数据。接下来，控制器130可以读取分别存储在第九页面至第六页面中的第六映射数据至第三映射数据。现在，控制器130可以从第五操作日志和第六操作日志中识别关于错误管理操作的状态的信息以及在发生编程错误之前存储正常清除的映射数据的最后页面(即，第二页面)的位置。因此，控制器130可以不再次读取分别被复制在第三页面至第五页面中的第三映射数据至第五映射数据。进一步地，控制器130可以读取分别存储在第二页面和第一页面中的第二映射数据和第一映射数据。进一步地，控制器130可以根据第一操作日志和第三操作日志来识别清除操作从第一页面开始，并且可以结束映射数据组的映射数据的重新构建。

在上述另一示例中，当包括10个映射数据的映射数据组的映射数据被正常地清除时或者当第一映射数据至第十映射数据分别被清除到第一页面至第十页面中时，控制器130可以根据第二操作日志和第四操作日志来识别清除操作在第十页面处正常地完成。因此，控制器130可以从存储在第十面页中的第十映射数据按照反向顺序读取映射数据。进一步地，控制器130可以根据第一操作日志和第三操作日志来识别清除操作在第一页面处开始，并且可以结束映射数据组的映射数据的重新构建。

进一步地，控制器130可以通过扫描未反映到映射数据中的用户块来更新映射数据。

因此，在spo发生之前存储在存储器装置150中的映射数据可被重新构建并被加载到存储器144中。

根据本发明的实施例，即使当在控制器130正在清除映射数据的同时发生编程错误时，控制器130可以将映射数据顺序地清除到第二元区域513中。进一步地，即使在控制器130正在清除映射数据时发生spo时，控制器130可以通过按照反向顺序读取存储在存储器装置150中的映射数据来重新构建存储在存储器装置150中的映射数据，并且可以加载到存储器144中。另一方面，当发生编程错误时，存储器装置150中可能存在复制的映射数据。然而，根据指示错误管理操作的开始的第五操作日志以及指示存储在发生编程错误之前正常清除的映射数据的最后页面的位置的第六操作日志，可以不读取复制的映射数据，其中第五操作日志和第六操作日志被存储在第一元区域511中。

因此，即使当发生编程错误或spo时，控制器130可以根据存储在第一元区域511中的操作日志按照反向顺序读取映射数据。进一步地，控制器130可以通过读取操作来重新构建映射数据。

图8至图16是示意性地示出根据各个实施例的图1至图7的数据处理系统的应用示例的简图。

图8是示意性说明包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图8示意性说明了应用根据本实施例的存储器系统的存储卡系统。

参照图8，存储卡系统6100可包括存储器控制器6120、存储器装置6130和连接器6110。

更具体地，存储器控制器6120可被连接至通过非易失性存储器实施的存储器装置6130，并被配置成访问存储器装置6130。例如，存储器控制器6120可被配置成控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可被配置成提供存储器装置6130和主机之间的接口并驱动固件以控制存储器装置6130。也就是说，存储器控制器6120可对应于参照图1至图7描述的存储器系统110的控制器130，并且存储器装置6130可对应于参照图1至图7描述的存储器系统110的存储器装置150。

因此，存储器控制器6120可包括ram、处理单元、主机接口、存储器接口和错误校正单元。存储器控制器6120可进一步包括图1所述的元件。

存储器控制器6120可通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1所述，存储器控制器6120可被配置成通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(edsi)、电子集成驱动器(ide)、火线、通用闪存(ufs)、wifi以及蓝牙。因此，根据本实施例的存储器系统和数据处理系统可应用于有线/无线电子装置，或者特别是移动电子装置。

存储器装置6130可通过非易失性存储器来实施。例如，存储器装置6130可通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、nand闪速存储器、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)以及自旋转移力矩磁性ram(stt-mram)。存储器装置6130可包括如图1的存储器装置150中的多个管芯。

存储器控制器6120和存储器装置6130可被集成至单个半导体装置中。例如，存储器控制器6120和存储器装置6130可通过集成至单个半导体装置中构成固态驱动器(ssd)。另外，存储器控制器6120以及存储器装置6130可构成诸如以下的存储卡：pc卡(pcmcia：个人计算机存储卡国际协会)、标准闪存(cf)卡、智能媒体卡(例如，sm和smc)、记忆棒、多媒体卡(例如，mmc、rs-mmc、微型mmc和emmc)、sd卡(例如，sd、迷你sd、微型sd和sdhc)以及通用闪存(ufs)。

图9是示意性说明包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。

参照图9，数据处理系统6200可包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图9所示的数据处理系统6200可作为如参照图1所描述的诸如存储卡(cf、sd、微型sd等)或usb装置的存储介质。存储器装置6230可对应于图1至图7所述的存储器系统110中的存储器装置150，并且存储器控制器6220可对应于图1至图7所述的存储器系统110中的控制器130。

存储器控制器6220可响应于主机6210的请求控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可包括一个或多个cpu6221、诸如ram6222的缓冲存储器、ecc电路6223、主机接口6224以及诸如nvm接口6225的存储器接口。

cpu6221可控制对存储器装置6230的操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。ram6222可根据cpu6221的控制来操作且用作工作存储器、缓冲存储器或高速缓冲存储器。当ram6222用作工作存储器时，通过cpu6221处理的数据可被临时存储在ram6222中。当ram6222用作缓冲存储器时，ram6222可用于缓冲从主机6210传输到存储器装置6230的数据或从存储器装置6230传输到主机6210的数据。当ram6222用作高速缓冲存储器时，ram6222可辅助低速存储器装置6230以高速运行。

ecc电路6223可对应于图1所示的ecc单元138。如参照图1所述，ecc电路6223可生成用于校正从存储器装置6230提供的数据的失效位或错误位的ecc(错误校正码)。ecc电路6223可对提供给存储器装置6230的数据执行错误校正编码，从而形成具有奇偶校验位的数据。奇偶校验位可被存储在存储器装置6230中。ecc电路6223可对从存储器装置6230输出的数据执行错误校正解码。此时，ecc电路6223可使用奇偶校验位来校正错误。例如，如参照图1所述，ecc电路6223可使用ldpc码、bch码、turbo码、里德-所罗门码、卷积码、rsc或诸如tcm或bcm的编码调制来校正错误。

存储器控制器6220可通过主机接口6224向主机6210传输数据/接收来自主机6210的数据，并通过nvm接口6225向存储器装置6230传输数据/接收来自存储器装置6230的数据。主机接口6224可通过pata总线、sata总线、scsi、usb、pcie或nand接口连接至主机6210。存储器控制器6220可利用诸如wifi或长期演进(lte)的移动通信协议具有无线通信功能。存储器控制器6220可连接至外部装置，例如主机6210或另一个外部装置，然后向外部装置传输数据/接收来自外部装置的数据。特别地，由于存储器控制器6220被配置成通过各种通信协议中的一种或多种与外部装置通信，因此根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。

图10是示意性说明包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图10示意性示出应用根据本实施例的存储器系统的ssd。

参照图10，ssd6300可包括控制器6320和包括多个非易失性存储器的存储器装置6340。控制器6320可对应于图1的存储器系统110中的控制器130，并且存储器装置6340可对应于图1的存储器系统中的存储器装置150。

更具体地，控制器6320可通过多个通道ch1至chi连接至存储器装置6340。控制器6320可包括一个或多个处理器6321、缓冲存储器6325、ecc电路6322、主机接口6324以及诸如非易失性存储器接口6326的存储器接口。

缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器nvm提供的数据，或者临时存储多个闪速存储器nvm的元数据，例如，包括映射表的映射数据。缓冲存储器6325可通过诸如dram、sdram、ddrsdram、lpddrsdram和gram的易失性存储器或诸如fram、reram、stt-mram和pram的非易失性存储器来实施。为便于描述，图10说明缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可存在于控制器6320的外部。

ecc电路6322可在编程操作期间计算待被编程到存储器装置6340的数据的ecc值，在读取操作期间基于ecc值对从存储器装置6340读取的数据执行错误校正操作，并在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。

主机接口6324可提供与诸如主机6310的外部装置的接口功能，并且非易失性存储器接口6326可提供与通过多个通道连接的存储器装置6340的接口功能。

此外，可提供应用了图1的存储器系统110的多个ssd6300来实施数据处理系统，例如，raid(独立磁盘冗余阵列)系统。此时，raid系统可包括多个ssd6300和用于控制多个ssd6300的raid控制器。当raid控制器响应于从主机6310提供的写入命令执行编程操作时，raid控制器可根据多个raid级别，即，从主机6310提供的写入命令的raid级别信息，在ssd6300中选择一个或多个存储器系统或ssd6300，并将对应于写入命令的数据输出到选择的ssd6300。此外，当raid控制器响应于从主机6310提供的读取命令执行读取操作时，raid控制器可根据多个raid级别，即，从主机6310提供的读取命令的raid级别信息，在ssd6300中选择一个或多个存储器系统或ssd6300，并将从所选择的ssd6300读取的数据提供给主机6310。

图11是示意性说明包括根据实施例的存储器系统的数据处理系统的另一示例的简图。图11示意性说明应用了根据实施例的存储器系统的嵌入式多媒体卡(emmc)。

参照图11，emmc6400可包括控制器6430和通过一个或多个nand闪速存储器实施的存储器装置6440。控制器6430可对应于图1的存储器系统110中的控制器130，并且存储器装置6440可对应于图1的存储器系统110中的存储器装置150。

更具体地，控制器6430可通过多个通道连接至存储器装置6440。控制器6430可包括一个或多个内核6432、主机接口6431和诸如nand接口6433的存储器接口。

内核6432可控制emmc6400的操作，主机接口6431可提供控制器6430和主机6410之间的接口功能，并且nand接口6433可提供存储器装置6440和控制器6430之间的接口功能。例如，主机接口6431可用作并行接口，例如参照图1所描述的mmc接口。此外，主机接口6431可用作串行接口，例如uhs((超高速)-i/uhs-ii)接口。

图12至图15是示意性说明包括根据实施例的存储器系统的数据处理系统的其它示例的简图。图12至图15示意性说明应用根据实施例的存储器系统的ufs(通用闪存)系统。

参照图12至图15，ufs系统6500、6600、6700和6800可分别包括主机6510、6610、6710和6810，ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830。主机6510、6610、6710和6810可用作有线/无线电子装置或特别是移动电子装置的应用处理器，ufs装置6520、6620、6720和6820可用作嵌入式ufs装置，并且ufs卡6530、6630、6730和6830可用作外部嵌入式ufs装置或可移除ufs卡。

各个ufs系统6500、6600、6700和6800中的主机6510、6610、6710和6810，ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可通过ufs协议与诸如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可通过图所示的存储器系统110来实施。例如，在ufs系统6500、6600、6700和6800中，ufs装置6520、6620、6720和6820可以参照图9至图11描述的数据处理系统6200、ssd6300或emmc6400的形式来实施，并且ufs卡6530、6630、6730和6830可以参照图8描述的存储卡系统6100的形式来实施。

此外，在ufs系统6500、6600、6700和6800中，主机6510、6610、6710和6810，ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可通过ufs接口，例如，mipi(移动行业处理器接口)中的mipim-phy和mipiunipro(统一协议)彼此通信。此外，ufs装置6520、6620、6720和6820与ufs卡6530、6630、6730和6830可通过除ufs协议以外的各种协议，例如，ufd、mmc、sd、迷你sd和微型sd彼此通信。

在图12所示的ufs系统6500中，主机6510、ufs装置6520以及ufs卡6530中的每一个可包括unipro。主机6510可执行交换操作，以便与ufs装置6520和ufs卡6530通信。特别地，主机6510可通过例如unipro处的l3交换的链路层交换与ufs装置6520或ufs卡6530通信。此时，ufs装置6520和ufs卡6530可通过主机6510的unipro处的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个ufs装置6520和一个ufs卡6530连接至主机6510的配置。然而，多个ufs装置和ufs卡可并联或以星型形式连接至主机6510，并且多个ufs卡可并联或以星型形式连接至ufs装置6520，或者串联或以链型形式连接至ufs装置6520。

在图13所示的ufs系统6600中，主机6610、ufs装置6620和ufs卡6630中的每一个可包括unipro，并且主机6610可通过执行交换操作的交换模块6640，例如，通过在unipro处执行链路层交换例如l3交换的交换模块6640，与ufs装置6620或ufs卡6630通信。ufs装置6620和ufs卡6630可通过unipro处的交换模块6640的链路层交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个ufs装置6620和一个ufs卡6630连接至交换模块6640的配置。然而，多个ufs装置和ufs卡可并联或以星型形式连接至交换模块6640，并且多个ufs卡可串联或以链型形式连接至ufs装置6620。

在图14所示的ufs系统6700中，主机6710、ufs装置6720和ufs卡6730中的每一个可包括unipro，并且主机6710可通过执行交换操作的交换模块6740，例如通过在unipro处执行链路层交换例如l3交换的交换模块6740，与ufs装置6720或ufs卡6730通信。此时，ufs装置6720和ufs卡6730可通过unipro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可在ufs装置6720内部或外部与ufs装置6720集成为一个模块。在本实施例中，为便于描述，已经例示了其中一个ufs装置6720和一个ufs卡6730连接至交换模块6740的配置。然而，每个都包括交换模块6740和ufs装置6720的多个模块可并联或以星型形式连接至主机6710，或者串联或以链型形式彼此连接。此外，多个ufs卡可并联或以星型形式连接至ufs装置6720。

在图15所示的ufs系统6800中，主机6810、ufs装置6820和ufs卡6830中的每一个可包括m-phy和unipro。ufs装置6820可执行交换操作，以便与主机6810和ufs卡6830通信。特别地，ufs装置6820可通过用于与主机6810通信的m-phy和unipro模块和用于与ufs卡6830通信的m-phy和unipro模块之间的交换操作，例如通过目标id(标识符)交换操作，来与主机6810或ufs卡6830通信。此时，主机6810和ufs卡6830可通过ufs装置6820的m-phy和unipro模块之间的目标id交换来彼此通信。在本实施例中，为便于描述，已经例示了其中一个ufs装置6820连接至主机6810且一个ufs卡6830连接至ufs装置6820的配置。然而，多个ufs装置可并联或以星型形式连接至主机6810，或串联或以链型形式连接至主机6810，并且多个ufs卡可并联或以星型形式连接至ufs装置6820，或串联或以链型形式连接至ufs装置6820。

图16是示意性说明包括根据实施例的存储器系统的数据处理系统的另一示例的简图。图16是示意性说明应用了根据实施例的存储器系统的用户系统的简图。

参照图16，用户系统6900可包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。

更具体地，应用处理器6930可驱动包括在诸如os的用户系统6900中的组件，并且包括控制包括在用户系统6900中的组件的控制器、接口和图形引擎。应用处理器6930可作为片上系统(soc)被提供。

存储器模块6920可用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可包括诸如dram、sdram、ddrsdram、ddr2sdram、ddr3sdram、lpddrsdarm、lpddr2sdram或lpddr3sdram的易失性ram，或诸如pram、reram、mram或fram的非易失性ram。例如，可基于pop(堆叠式封装)封装和安装应用处理器6930和存储器模块6920。

网络模块6940可与外部装置通信。例如，网络模块6940不仅可支持有线通信，而且可支持各种无线通信协议，诸如码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、全球微波接入互操作性(wimax)、无线局域网(wlan)、超宽带(uwb)、蓝牙、无线显示(wi-di)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可应用于有线/无线电子装置。网络模块6940可被包括在应用处理器6930中。

存储模块6950可存储数据，例如从应用处理器6930接收的数据，然后可将所存储的数据传输到应用处理器6930。存储模块6950可通过诸如相变ram(pram)、磁性ram(mram)、电阻式ram(reram)、nand闪存、nor闪存和3dnand闪存的非易失性半导体存储器装置来实施，并且可被提供为诸如用户系统6900的存储卡或外部驱动器的可移除存储介质。存储模块6950可对应于参照图1描述的存储器系统110。此外，存储模块6950可被实施为如上参照图8至图15所述的ssd、emmc和ufs。

用户接口6910可包括用于向应用处理器6930输入数据或命令或者用于将数据输出到外部装置的接口。例如，用户接口6910可包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口，以及诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、led、扬声器和电动机的用户输出接口。

此外，当图1的存储器系统110应用于用户系统6900的移动电子装置时，应用处理器6930可控制移动电子装置的全部操作，并且网络模块6940可用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可在移动电子装置的显示/触摸模块上显示通过处理器6930处理的数据或支持从触摸面板接收数据的功能。

虽然已经针对具体实施例描述了本发明，但是对于本领域技术人员显而易见的是，在不脱离如所附权利要求所限定的本发明的精神和范围的情况下，可进行各种改变和修改。