本申请要求于2017年5月10日提交的申请号为10-2017-0058003的韩国专利申请的优先权，其整体通过引用并入本文。
本发明的示例性实施例涉及一种存储器系统，并且更特别地，涉及一种通过使用存储器装置来处理数据的存储器系统以及一种存储器系统的操作方法。
背景技术
计算环境的范例正在朝向允许用户随时随地使用计算机系统的普适计算转变。由于该原因，对诸如移动电话、数码相机和笔记本电脑的便携式电子装置的需求正在快速增长。这些电子装置通常包括使用作为数据存储装置的存储器装置的存储器系统。数据存储装置可以用作便携式电子装置的主存储器单元或辅助存储器单元。
由于使用存储器装置的数据存储装置未设置机械驱动单元，所以它可以具有优异的稳定性和耐久性。并且，数据存储装置具有快速的数据访问速率以及低功耗。具有这种优点的数据存储装置的非限制性示例包括通用串行总线(usb)存储器装置、具有各种接口的存储卡和固态硬盘(ssd)等。
技术实现要素：
本发明的实施例涉及一种存储器系统，其使存储器系统的复杂性和性能恶化最小化、使存储器装置的使用效率最大化并且将数据快速且稳定地处理到存储器装置中，以及一种存储器系统的操作方法。
根据本发明的实施例，控制器包括：初始化单元，其用于初始化变量节点的值和状态并且初始化校验节点的值；变量节点更新单元，其适于更新变量节点的值和状态；校验节点更新单元，其适于基于变量节点的更新值和更新状态，来更新校验节点的值；以及校正子校验单元，其适于当校验节点的值不是全部处于满意状态时，判定迭代变量节点更新单元和校验节点更新单元的操作，其中变量节点更新单元基于前一迭代的结果，来计算参考翻转值和变量节点的可靠性值，并且其中变量节点更新单元基于参考翻转值以及变量节点的可靠性值和状态，来更新变量节点的值和状态。
初始化单元可以通过使用从存储器装置读取的码字，来初始化变量节点的值和状态并且初始化校验节点的值。
变量节点中的每一个可以具有n个状态中的一个状态，当具有第i状态的第一变量节点的可靠性值等于或大于第i参考翻转值时，变量节点更新单元可以通过翻转第一变量节点的值来更新第一变量节点的值，并且n是等于或大于2的整数，并且“i”是范围从1至n的整数。
当具有第i状态的第一变量节点的可靠性值可以等于或大于第(j+1)参考翻转值并且小于第j参考翻转值时，变量节点更新单元可以将第一变量节点的状态更新为第(j+1)状态，第j参考翻转值可以等于或大于第(j+1)参考翻转值，并且“j”是范围从1至n-1的整数。
当具有第i状态的第一变量节点的可靠性值可以等于或大于第一参考翻转值时，变量节点更新单元可以将第一变量节点的状态更新为第一状态。
当具有第i状态的第一变量节点的可靠性值小于第n参考翻转值时，变量节点更新单元可以保持第一变量节点的状态不变。
在本文中，n为2。
在本文中，n为4。
当校验节点的值全部为‘0’时，校验节点的值全部处于满意状态。
根据本发明的实施例，一种控制器的操作方法，该方法包括：初始化变量节点的值和状态并且初始化校验节点的值；更新变量节点的值和状态；基于变量节点的更新值和更新状态，来更新校验节点的值；以及当校验节点的值不是全部处于满意状态时，判定迭代变量节点的值和状态的更新以及校验节点的值的更新，其中变量节点的值和状态的更新包括：基于前一迭代的结果，来计算参考翻转值和变量节点的可靠性值；以及基于参考翻转值和变量节点的可靠性值，来更新变量节点的值和状态。
通过使用从存储器装置读取的码字来执行初始化。
变量节点中的每一个具有n个状态中的一个状态，变量节点的值和状态的更新包括当在变量节点的值和状态的更新中，具有第i状态的第一变量节点的可靠性值等于或大于第i参考翻转值时，更新第一变量节点的值，并且n是等于或大于2的整数，并且“i”是范围从1至n的整数。
变量节点的值和状态的更新包括当在变量节点的值和状态的更新中，具有第i状态的第一变量节点的可靠性值等于或大于第(j+1)参考翻转值并且小于第j参考翻转值时，将第一变量节点的状态更新为第(j+1)状态，第j参考翻转值等于或大于第(j+1)参考翻转值，并且j是范围从1至n-1的整数。
变量节点的值和状态的更新包括当具有第i状态的第一变量节点的可靠性值等于或大于第一参考翻转值时，将第一变量节点的状态更新为第一状态。
变量节点的值和状态的更新包括当具有第i状态的第一变量节点的可靠性值小于第n参考翻转值时，保持第一变量节点的状态不变。
在本文中，n为‘2’。
在本文中，n为‘4’。
当校验节点的值全部为‘0’时，校验节点的值全部处于满意状态。
附图说明
图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的框图。
图2是示出在图1的存储器系统中采用的存储器装置的示例性配置的示意图。
图3是示出图2的存储器装置中的存储块的存储器单元阵列的示例性配置的电路图。
图4是示出图2的存储器装置的示例性三维结构的示意图。
图5a是示出根据本发明的实施例的错误校正码(ecc)单元138的框图。
图5b是示出根据本发明的实施例的ecc单元138的变量节点更新单元530的框图。
图6是变量节点和校验节点之间的二分图。
图7示出基于校正子校验结果更新变量节点的进程。
图8示出图7所示的更新变量节点的进程的结果。
图9至图17是示意性示出根据本发明的各个实施例的图1的数据处理系统的应用示例的图。
具体实施方式
以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以以不同的形式体现并且不应被解释为限于本文阐述的实施例。相反，提供这些实施例使得本公开将是彻底且完全的，并且将向本领域技术人员完全传达本发明的范围。在整个公开中，相同的附图标记在整个本发明的各个附图和实施例中表示相同的部件。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在本文使用以描述各种元件，但是这些元件不受这些术语限制。这些术语被用于区分一个元件与另一元件。因此，在不脱离本发明的精神和范围的情况下，以下描述的第一元件也可被称为第二元件或第三元件。
附图不一定按比例绘制，在一些情况下，为了清楚地示出实施例的特征，可能已经夸大了比例。
将进一步理解的是，当一个元件被称为“连接至”或“联接至”另一元件时，它可以直接在其它元件上、连接至或联接至其它元件，或可存在一个或多个中间元件。另外，也将理解的是，当元件被称为在两个元件“之间”时，两个元件之间可以仅有一个元件或也可存在一个或多个中间元件。
本文使用的术语的目的仅是描述特定实施例而不旨在限制本发明。如本文使用的，单数形式也旨在包括复数形式，除非上下文另有清楚地说明。将进一步理解的是，当在该说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，它们指定阐述的元件的存在而不排除一个或多个其它元件的存在或增加。如本文使用的，术语“和/或”包括一个或多个相关的所列项目的任何一个和所有组合。
除非另有限定，否则本文所使用的包括技术术语和科学术语的所有术语具有与本发明所属领域中普通技术人员通常理解的含义相同的含义。将进一步理解的是，诸如在常用词典中限定的那些术语的术语应被理解为具有与它们在本公开的上下文和相关领域中的含义一致的含义并且将不以理想化或过于正式的意义来解释，除非本文如此明确地限定。
在以下描述中，为了提供本发明的全面理解，阐述了许多具体细节。本发明可在没有一些或全部这些具体细节的情况下被实施。在其它情况下，为了不使本发明不必要模糊，未详细地描述公知的进程结构和/或进程。
也应注意的是，在一些情况下，对相关领域的技术人员显而易见的是，结合一个实施例描述的特征或元件可单独使用或与另一实施例的其它特征或元件结合使用，除非另有明确说明。
图1是示出根据本发明的实施例的包括存储器系统110的数据处理系统100的框图。
参照图1，数据处理系统100可以包括主机102和存储器系统110。
主机102可以是包括诸如移动电话、mp3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、tv和投影仪的非便携式电子装置的任何合适的电子装置。
主机102可以包括至少一个os(操作系统)，并且os可以管理和控制主机102的总体功能和操作，并且在主机102和使用数据处理系统100或存储器系统110的用户之间提供操作。os可以支持对应于用户的使用目的和使用的功能和操作。例如，根据主机102的移动性，os可以被划分为通用os和移动os。根据用户的环境，通用os可以被划分为个人os和企业os。例如，被配置为支持向一般用户提供服务的功能的个人os可以包括windows和chrome，并且被配置为保护和支持高性能的企业os可以包括windows服务器、linux和unix。此外，配置为支持向用户提供移动服务并且系统的省电功能的移动os可以包括安卓、ios和windowsmobile。此时，主机102可以包括多个os，并且执行os以对存储器系统110执行对应于用户的请求的操作。
存储器系统110可以响应于从主机102接收的请求来操作以存储用于主机102的数据。存储器系统110的非限制性示例可以包括固态驱动器(ssd)、多媒体卡(mmc)、安全数字(sd)卡、通用存储总线(usb)装置、通用闪速存储(ufs)装置、标准闪存(cf)卡、智能媒体卡(smc)、个人计算机存储卡国际协会(pcmcia)卡和记忆棒。mmc可以包括嵌入式mmc(emmc)、尺寸减小的mmc(rs-mmc)和微型-mmc。sd卡可以包括迷你-sd卡和微型-sd卡。
存储器系统110可以采用各种类型的存储装置。包括在存储器系统110的存储装置的非限制性示例可以包括诸如dram动态随机存取存储器(dram)和静态ram(sram)的易失性存储器装置或诸如只读存储器(rom)、掩膜rom(mrom)、可编程rom(prom)、可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、铁电ram(fram)、相变ram(pram)、磁阻ram(mram)、电阻式ram(rram)和闪速存储器的非易失性存储器装置。闪速存储器可以具有3维(3d)堆叠结构。
存储器系统110可以包括存储器装置150和控制器130。存储器装置150可以存储用于主机120的数据，并且控制器130可以控制将数据存储到存储器装置150中并从存储器装置150读取数据并将读取的数据传输到主机host。
控制器130和存储器装置150可以被集成到单个半导体装置中，其可以被包括在如上所例示的各种类型的存储器系统中。
存储器系统110的非限制性应用示例可以包括计算机、超移动pc(umpc)、工作站、上网本、个人数字助理(pda)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(pmp)、便携式游戏机、导航系统、黑匣子、数码相机、数字多媒体广播(dmb)播放器、三维(3d)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储装置、能够在无线环境下传输/接收信息的装置、配置家庭网络的各种电子装置中的一个、配置计算机网络的各种电子装置中的一个、配置远程信息处理的各种电子装置中的一个、射频识别(rfid)装置或配置计算系统的各种部件中的一个。
存储器装置150可以是非易失性存储器装置，并且即使不供给电力，也可以保留其中存储的数据。存储器装置150可以通过写入操作来存储从主机102提供的数据，并且通过读取操作将存储在其中的数据提供给主机102。存储器装置150可以包括多个存储器管芯(未示出)，每个存储器管芯包括多个平面(未示出)，每个平面包括多个存储块152至156，存储块152至156的每一个可以包括多个页面，并且页面的每一个可以包括联接到字线的多个存储器单元。在实施例中，存储器装置150可以是闪速存储器。闪速存储器可以具有三维(3d)堆叠结构。
控制器130可以响应于来自主机102的请求来控制存储器装置150。例如，控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。对于该操作，控制器130可以控制存储器装置150的读取操作、写入操作、编程操作和擦除操作。
控制器130可以包括全部经由内部总线操作地联接的主机接口(i/f)单元132、处理器134、错误校正码(ecc)单元138、电源管理单元(pmu)140、诸如nand闪存控制器(nfc)142的存储器装置控制器和存储器144。
主机接口单元132可以被配置为处理主机102的命令和数据，并且可以通过诸如以下的各种接口协议中的一种或多种与主机102通信：通用串行总线(usb)、多媒体卡(mmc)、高速外围组件互连(pci-e)、小型计算机系统接口(scsi)、串列scsi(sas)、串行高级技术附件(sata)、并行高级技术附件(pata)、增强型小型磁盘接口(esdi)和集成驱动电路(ide)。
ecc单元138可以检测并且校正从存储器装置150读取的数据中包含的错误。换言之，ecc单元138可以通过在ecc编码进程期间使用的ecc代码对从存储器装置150读取的数据执行错误校正解码进程。根据错误校正解码进程的结果，ecc单元138可以输出信号，例如错误校正成功/失败信号。当错误位的数量大于可校正错误位的阈值时，ecc单元138不能校正错误位，并且可以输出错误校正失败信号。
ecc单元138可以通过包括诸如低密度奇偶校验(ldpc)码、博斯-查德胡里-霍昆格姆(bose-chaudhuri-hocquenghem，bch)码、涡轮码、里德-所罗门(reed-solomon，rs)码、卷积码、递归系统码(rsc)、网格编码调制(tcm)、分组编码调制(bcm)等的编码调制的任何合适的方法来执行错误校正操作。然而，ecc单元138不限于此。ecc单元138可以包括错误校正所需的所有电路、模块、系统或装置。
pmu140可提供和管理用于控制器130的电源。任何合适的pmu可以被采用。
当存储器装置是nand闪速存储器时，nfc142可以用作用于将控制器130和存储器装置150接口连接的合适的存储器/存储接口的示例，使得控制器130响应于来自主机102的请求来控制存储器装置150。当存储器装置150是闪速存储器或具体是nand闪速存储器时，nfc142可以在处理器134的控制下生成用于存储器装置150的控制信号并且处理待提供给存储器装置150的数据。nfc142可以用作用于处理控制器130和存储器装置150之间的命令和数据的接口(例如，nand闪存接口)。具体地，nfc142可以支持控制器130和存储器装置150之间的数据传送。可以根据存储器装置150的类型来选择合适的存储器/存储接口。
存储器144可以用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可以响应于来自主机102的请求来控制存储器装置150执行读取操作、写入操作、编程操作和擦除操作。。控制器130可以将从存储器装置150读取的数据提供给主机102，并且将从主机102提供的数据存储到存储器装置150中。存储器144可以存储控制器130和存储器装置150执行这些操作所需的数据。
存储器144可以由易失性存储器来实施。例如，存储器144可以由静态随机存取存储器(sram)或动态随机存取存储器(dram)来实施。存储器144可以被设置在控制器130的内部或外部。图1例示设置在控制器130内的存储器144。在实施例中，存储器144可以由具有在存储器144和控制器130之间传送数据的存储器接口的外部易失性存储器实施。
处理器134可以控制存储器系统110的总体操作。处理器134可以驱动固件以控制存储器系统110的总体操作。固件可以被称为闪存转换层(ftl)。
控制器130的处理器134可以包括用于执行存储器装置150的坏块管理操作的管理单元(未示出)。管理单元可以对包括在存储器装置150中的多个存储块152至156中的且在编程操作期间由于例如nand闪速存储器的存储器装置的特征而发生编程失败的坏块进行检查的坏块管理操作。管理单元可以将坏块的编程失败的数据写入新存储块。在具有3d堆叠结构的存储器装置150中，坏块管理操作可降低存储器装置150的使用效率和存储器系统110的可靠性。因此，坏块管理操作需要被更可靠性地执行。
图2是示出存储器装置150的示意图。
参照图2，存储器装置150可以包括多个存储块0至n-1，并且块0到n-1中的每一个可以包括例如2m个页面的多个页面，其数量可以根据电路设计而变化。包含在各个存储块0至n-1中的存储器单元可以是存储1位数据的单层单元(slc)、存储2位数据的多层单元(mlc)、存储3位数据的三层单元(tlc)、存储4位数据的四层单元(qlc)、存储5位或更多位数据的多层(multiplelevel)单元等。
图3是示出存储器装置150中的存储块的存储器单元阵列的示例性配置的电路图。
参照图3，可以对应于包括在存储器系统110的存储器装置150中的多个存储块152至156中的任意一个的存储块330可以包括联接到多个相应位线bl0至blm-1的多个单元串340。每个列的单元串340可以包括一个或多个漏极选择晶体管dst和一个或多个源极选择晶体管sst。在漏极选择晶体管dst和源极选择晶体管sst之间，多个存储器单元mc0至mcn-1可以串联联接。在实施例中，存储器单元晶体管mc0至mcn-1中的每一个可以由能够存储多个位的数据信息的mlc来实施。单元串340中的每一个可以电联接到多个位线bl0至blm-1中的相应位线。例如，如图3所示，第一单元串联接到第一位线bl0，并且最后的单元串联接到最后的位线blm-1。
虽然图3示出nand闪速存储器单元，但是本发明不限于此方式。应当注意的是，存储器单元可以是nor闪速存储器单元，或者包括组合在其中的两种或更多种存储器单元的混合闪速存储器单元。并且，应注意的是，存储器装置150可以是包括作为电荷存储层的导电浮栅的闪速存储器装置或包括作为电荷存储层的绝缘层的电荷撷取闪速(ctf)存储器。
存储器装置150可以进一步包括电压供给块310，其提供包括根据操作模式供给到字线的编程电压、读取电压和通过电压的字线电压。电压供给块310的电压产生操作可以由控制电路(未示出)来控制。在控制电路的控制下，电压供给块310可以选择存储器单元阵列的存储块(或扇区)中的一个，选择所选择的存储块的字线中的一个，并且将字线电压提供给所选择的字线和可能需要的未选择的字线。
存储器装置150可以包括由控制电路控制的读取/写入电路320。在验证/正常读取操作期间，读取/写入电路320可以用作用于从存储器单元阵列读取数据的读出放大器。在编程操作期间，读取/写入电路320可用作根据待被存储在存储器单元阵列中的数据驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可以从缓冲器(未示出)接收待存储到存储器单元阵列中的数据并且根据接收的数据来驱动位线。读取/写入电路320可以包括分别对应于列(或位线)或列对(或位线对)的多个页面缓冲器322至326，并且页面缓冲器322至326中的每一个可以包括多个锁存器(未示出)。
图4是示出存储器装置150的示例性3d结构的示意图。
存储器装置150可通过2d或3d存储器装置来实施。具体地，如图4所示，存储器装置150可以由具有3d堆叠结构的非易失性存储器装置来实施。当存储器装置150具有3d结构时，存储器装置150可以包括每个具有3d结构(或竖直结构)的多个存储块blk0至blkn-1。
图5a是示出根据本发明的实施例的错误校正码(ecc)单元138的框图。
图5b是示出根据本发明的实施例的ecc单元138的变量节点更新单元530的框图。
参照图5a，ecc单元138可以包括初始化单元510、变量节点更新单元530、校验节点更新单元550和校正子校验单元570。
通过对从存储器装置150读取的码字重复地执行错误校正解码，ecc单元138可以生成其中码字的错误被校正的经解码的数据。ecc单元138可以输出经解码的数据，该数据是对码字执行的重复错误校正解码操作的结果。在本文中，码字可以是从存储器装置150中的字线的存储器单元读取的数据的序列。例如，当联接到字线的存储器单元的数量是8000时，码字可以是8000位的序列。
初始化单元510可以通过使用码字来初始化变量节点。初始化单元510可以将码字的第一位到最后位的值设置为变量节点的初始值。
初始化单元510可以设置变量节点中的每一个的初始状态。在本文中，变量节点可以具有n个状态，其中n是等于或大于2的自然数。
在实施例中，当n为2时，初始化单元510可以随机地将第一状态或第二状态设置为变量节点中的每一个的初始状态。同样，例如，当n为4时，初始化单元510可以随机地将第一状态到第四状态中的一个设置为变量节点中的每一个的初始状态。在本文中，变量节点的状态可以是当翻转变量节点的值时所指向(refer)的数据。
在实施例中，初始化单元510可以根据变量节点的位置来设置变量节点中的每一个的初始状态。例如，初始化单元510可以将第一状态设置为奇数变量节点的初始状态，并且将第二状态设置为偶数变量节点的初始状态。
在实施例中，初始化单元510可以根据通道条件来设置变量节点中的每一个的初始状态。例如，初始化单元510可以将第一状态设置为相对较好的通道条件的变量节点的初始状态，并且将第二状态设置为相对较差的通道条件的变量节点的初始状态。
初始化单元510可以通过使用初始化的变量节点来设置校验节点的初始值。例如，初始化单元510可以通过对联接到校验节点的变量节点的初始值的和进行模2(modulo2)运算的结果，来初始化校验节点中的每一个的值。
初始化单元510可以将包括变量节点中的每一个的初始值和初始状态以及校验节点中的每一个的初始值的第一数据传送到变量节点更新单元530。
参照图5b，变量节点更新单元530可以包括翻转参考值设置单元531和更新单元533。
变量节点更新单元530可以基于从初始化单元510提供的第一数据和从校正子校验单元570提供的第三数据，通过更新各个变量节点的值来生成第二数据并且将生成的第二数据传输到校验节点更新单元550。稍后将描述第三数据。
翻转参考值设置单元531可以设置用于判定是否要翻转变量节点中的每一个的值的翻转参考值。在本文中，翻转参考值可以包括参考翻转值和变量节点中的每一个的可靠性值。
翻转参考值设置单元531可以根据执行重复解码的当前次数、前一重复解码的结果以及变量节点可具有的状态的数量来计算参考翻转值。
例如，翻转参考值设置单元531可以基于下面的等式1来计算参考翻转值。
[等式1]
vth(i，j)＝(nucn(i-1)+αj×i)×βj
在等式1中，vth(i，j)是第i重复解码的第j参考翻转值；“i”是执行重复解码的当前次数；“j”是范围从1至n的整数；“n”是变量节点可具有的状态的数量；nucn(i-1)是第(i-1)重复解码中不满意(unsatisfied)的校验节点的数量；并且“αj”和“βj”是应用于第j参考翻转值的权重。在本文中，“αj”和“βj”可以以这种方式被预先设置：第一参考翻转值具有最大值并且第n参考翻转值具有最小值。不满意的校验节点可以具有值‘1’。
在第一重复解码中，nucn(0)是在包括在第一数据中的各个校验节点的初始值中具有值‘1’的不满意的校验节点的数量。
翻转参考值设置单元531可以基于前一重复解码结果来计算变量节点中的每一个的可靠性值。
例如，翻转参考值设置单元531可以基于下面的等式2来计算变量节点中的每一个的可靠性值。
[等式2]
r(i，k)＝(γ×nucn(i-1，k)+δ×nscn(i-1，k))
在等式2中，r(i，k)是第i重复解码中第k变量节点的可靠性值；nucn(i-1，k)是在第(i-1)重复解码中联接到第k变量节点的不满意的校验节点的数量；nscn(i-1，k)是在第(i-1)重复解码中联接到第k变量节点的满意的校验节点的数量；并且“γj”和“δj”是应用于第k变量节点的可靠性值的权重。
在第一重复解码中，nucn(0，k)是联接到包括在第一数据中的第k变量节点的具有值‘1’的不满意的校验节点的数量。nscn(0，k)是联接到包括在第一数据中的第k变量节点的具有值‘0’的满意的校验节点的数量。
翻转参考值设置单元531可以将所计算的参考翻转值和可靠性值设置为用于判定是否要翻转变量节点中的每一个的值的翻转参考值。
更新单元533可以基于从初始化单元510提供的变量节点中的每一个的初始值和初始状态，以及从翻转参考值设置单元531提供的翻转参考值，来翻转变量节点中的每一个的初始值，并且同时，更新变量节点中的每一个的状态。同样，更新单元533可以基于包括在从校正子校验单元570提供的第三数据中的变量节点中的每一个的更新值和更新状态以及从翻转参考值设置单元531提供的翻转参考值，来翻转变量节点中的每一个的更新值，并且同时，更新变量节点中的每一个的状态。
当变量节点可具有的状态的数量是n并且具有第x状态的变量节点的可靠性值等于或大于第x参考翻转值时，更新单元533可以通过翻转变量节点的值来更新变量节点的状态。在本文中，x是范围从1至n的整数。
并且，当变量节点可具有的状态的数量是n，并且具有第x状态的变量节点的可靠性值等于或大于第一参考翻转值时，更新单元533可以将变量节点的状态更新为第一状态。如果具有第x状态的变量节点的可靠性值等于或小于第n参考翻转值，则更新单元533可以保持变量节点的当前第x状态。如果变量节点的可靠性值小于第y参考翻转值且等于或大于第(y+1)参考翻转值，则更新单元533可以通过将变量节点的状态从第x状态改变为第(y+1)状态来更新变量节点的状态。在本文中，x是范围从1至n的整数，并且y是范围从1至n-1的整数。
当变量节点可具有的状态的数量是2时，更新单元533可以翻转变量节点中的每一个的初始值或更新值，并且更新变量节点中的每一个的状态。
[表1]
参照表1，在第i重复解码中，当第k变量节点的状态是第一状态并且第k变量节点的可靠性值(r(i，k))大于第一参考翻转值vth(i，1)时，更新单元533可以保持第k变量节点的状态并判定翻转第k变量节点的值。因此，在第i重复解码中，第k变量节点的值可以被翻转，并且第k变量节点的状态可以保持为第一状态。
参照表1，在第i重复解码中，当第k变量节点的状态是第二状态并且第k变量节点的可靠性值(r(i，k))小于第二参考翻转值vth(i，2)时，更新单元533可以保持第k变量节点的状态并判定不翻转第k变量节点的值。因此，在第i重复解码中，第k变量节点的值可以不被翻转，并且第k变量节点的状态可以保持为第二状态。
并且，如下面的表2所示，当变量节点可具有的状态的数量为4时，更新单元533可以翻转变量节点中的每一个的初始值或更新值，并且更新变量节点中的每一个的状态。
[表2]
参照表2，在第i重复解码中，当第k变量节点的状态是第一状态并且第k变量节点的可靠性值(r(i，k))小于第一参考翻转值vth(i，1)并且等于或大于第二参考翻转值vth(i，2)时，更新单元533可以将第k变量节点的状态改变为第二状态并判定不翻转第k变量节点的值。因此，在第i重复解码中，第k变量节点的值可以不被翻转，并且第k变量节点的状态可以变成第二状态。
参照表2，在第i重复解码中，当第k变量节点的状态是第四状态并且第k变量节点的可靠性值(r(i，k))小于第一参考翻转值vth(i，1)并且等于或大于第二参考翻转值vth(i，2)时，更新单元533可以将第k变量节点的状态改变为第二状态并判定翻转第k变量节点的值。因此，在第i重复解码中，第k变量节点的值可以被翻转，并且第k变量节点的状态可以变成第二状态。
简而言之，更新单元533可以根据变量节点的可靠性值的参考翻转值与变量节点中的每一个的状态之间的相对位置来更新变量节点中的每一个的值和状态。参照表1和表2，用于判定是否要翻转的参考翻转值可以根据变量节点中的每一个的状态而彼此不同。并且，参照表1和表2，当变量节点中的每一个的可靠性值小于最小参考翻转值时，变量节点中的每一个的当前状态可以保持不变。
更新单元533可以将包括变量节点中的每一个的更新值和更新状态的第二数据提供给校验节点更新单元550。
再次参照图5a，校验节点更新单元550可以通过使用第二数据来更新校验节点。例如，校验节点更新单元550可以利用对联接到校验节点的变量节点的更新值的和进行模2运算的结果来，更新校验节点中的每一个的值。
校验节点更新单元550可以向校正子校验单元570提供包括变量节点中的每一个的更新值和校验节点中的每一个的更新值的第三数据。
校正子校验单元570可以通过使用第三数据来判定当前的重复解码是否成功。例如，当所有校验节点的更新值具有值‘0’时，校正子校验单元570可以判定当前重复解码为成功。然而，当不是所有校验节点的更新值具有值‘0’时，校正子校验单元570可以判定当前重复解码为失败。在本文中，具有值‘0’的校验节点是满意的校验节点(scn)，并且具有值‘1’的校验节点是不满意的校验节点(ucn)。
在当前重复解码被确定为成功的情况下，校正子校验单元570可以输出包括在第三数据中的变量节点中的每一个的更新值作为经解码的数据。
然而，在当前重复解码被确定为失败的情况下，校正子校验单元570可以判定对第三数据附加地执行重复解码。当判定附加地执行重复解码时，校正子校验单元570可以将第三数据提供给变量节点更新单元530。
然而，在当前重复解码被确定为失败并且执行重复解码的次数达到预定的最大次数的情况下，校验子校验单元570可以最终判定对码字解码失败。在该情况下，校正子校验单元570可以将码字解码失败信号提供给处理器134。
在下文中，参照图6至图8，将详细描述初始化单元510、变量节点更新单元530、校验节点更新单元550和校正子校验单元570的操作。
图6是变量节点和校验节点之间的二分图。
图7示出基于校正子测试结果更新变量节点的进程。
图8示出图7所示的更新变量节点的进程的结果。
当码字由n位序列组成并且码字的消息由k位序列组成时，存在n个变量节点和n-k个校验节点。如图6所例示的，当码字由10位序列组成并且码字的消息由5位序列组成时，存在10个变量节点620和5个校验节点610。
变量节点620中的每一个和校验节点610中的每一个可以根据码字的预定奇偶校验矩阵h联接到边缘615。具体而言，当预定奇偶校验矩阵h的分量(component)具有值‘1’时，与该分量相对应的变量节点620和校验节点610可以联接到边缘615。
例如，当预定奇偶校验矩阵h可以由下面的等式3表示时，变量节点620和校验节点610之间的联接关系可以如图6所示。换言之，图6的二分图可以是预定奇偶校验矩阵h的另一表示。
[等式3]
参考图7，当码字是{‘0’,‘1’,‘1’,‘0’,‘1’,‘0’,‘0’,‘0’,‘1’,‘1’}，则初始化单元510可以将变量节点620的初始值设置为{‘0’,‘1’,‘1’,‘0’,‘1’,‘0’,‘0’,‘0’,‘1’,‘1’}。
随后，初始化单元510可以设置变量节点620中的每一个的初始状态。如图7所示，变量节点可以具有两种状态。当初始化单元510随机地设置变量节点620的初始状态时，变量节点620的初始状态可以是{‘s1’,‘s2’,‘s2’,‘s1’,‘s1’,‘s2’,‘s1’,‘s2’,‘s2’,‘s1’}。
初始化单元510可以基于初始化的变量节点来初始化校验节点。例如，初始化单元510可以利用对联接到校验节点的变量节点的初始值的和进行模2运算的结果，来初始化校验节点中的每一个的值。如图7所示，变量节点620的初始值是{‘0’,‘1’,‘1’,‘0’,‘1’,‘0’,‘0’,‘0’,‘1’,‘1’}，校验节点610的初始值可以是{‘0’,‘1’,‘1’,‘0’,‘0’}。
翻转参考值设置单元531可以基于包括从初始化单元510提供的变量节点620的初始值和校验节点610的初始值的第一数据，来设置用于判定是否要翻转变量节点620中的每一个的值的翻转参考值。
根据如图7所示的示例，由于执行重复解码的当前次数是‘1’并且基于第一数据计算的nucn(0)是‘2’，因此翻转参考值设置单元531可以基于等式1将参考翻转值计算为(2+αj)×βj。
此外，根据如图7所示的示例，由于执行重复解码的当前次数是‘1’并且基于第一数据来计算nucn(0，k)和nscn(0，k)，翻转参考值设置单元531可以基于等式2计算可靠性值r(0，k)，如下表3。
[表3]
翻转参考值设置单元531可以将所计算的参考翻转值和可靠性值设置为用于第一重复解码的翻转参考值。
基于包括来自初始化单元510的变量节点中的每一个的初始值和初始状态的第一数据和来自翻转参考值设置单元531的翻转参考值，更新单元533可以翻转变量节点中的每一个的初始值，并且同时更新变量节点中的每一个的状态。
校验节点更新单元550可以基于包括从更新单元533提供的变量节点中的每一个的更新值和更新状态的第二数据，来更新校验节点。例如，校验节点更新单元550可以利用对联接到校验节点的变量节点的更新值的和进行模2运算的结果，来更新校验节点中的每一个的值。
校正子校验单元570可以基于包括从校验节点更新单元550提供的变量节点620中的每一个的更新值和校验节点610中的每一个的更新值的第三数据，来判定是否成功执行当前重复解码。例如，当不是所有校验节点610的更新值具有值‘0’时，校正子校验单元570可以判定第一重复解码为失败。
校验子校验单元570可以判定是否对第三数据执行第二重复解码。当校正子校验单元570判定对第三数据执行第二重复解码时，校正子校验单元570可以将第三数据传输到变量节点更新单元530。
翻转参考值设置单元531可以基于第三数据设置用于判定是否要翻转变量节点的值的翻转参考值。
基于从校正子校验单元570提供的第三数据中包括的变量节点的更新值和更新状态以及从翻转参考值设置单元531提供的翻转参考值，更新单元533可以翻转变量节点中的每一个的更新值，并且同时，更新变量节点的状态。
例如，当变量节点可以有两个状态时，第一参考翻转值可以被设置为“2”，第二参考翻转值可以被设置为“1”；并且变量节点的可靠性值被设置为与在第二重复解码中联接到变量节点的不满意的校验节点的数量相同，由于第一变量节点v1的可靠性值(例如，1)等于或大于第二参考翻转值并且小于第一参考翻转值，因此更新单元533可以翻转第一变量节点v1的值并且可以保持当前状态。
同样，更新单元533可以将第二变量节点v2至第十变量节点v10的可靠性值与第一参考翻转值和第二参考翻转值进行比较，判定是否要翻转第二变量节点v2至第十变量节点v10的值，并且判定是否改变状态。
如图8所例示的，第一变量节点v1、第五变量节点v5和第七变量节点v7的值可以被翻转，从而将变量节点620的值更新为{‘1’,‘1’,‘1’,‘0’,‘0’,‘0’,‘1’,‘0’,‘1’,‘1’}，并且第二变量节点v2、第五变量节点v5、第六变量节点v6、第八变量节点v8和第九变量节点v9的状态可以被改变，从而将变量节点620的值更新为{‘s1’,‘s1’,‘s2’,‘s1’,‘s2’,‘s1’,‘s1’,‘s1’,‘s1’,‘s1’}。
随后，校验节点更新单元550可以基于包括从更新单元533提供的变量节点的更新值和更新状态的第二数据，来更新校验节点。如图8所示，当变量节点620的更新值是{‘1’,‘1’,‘1’,‘0’,‘0’,‘0’,‘1’,‘0’,‘1’,‘1’}时，校验节点610的值可以是{‘1’,‘0’,‘0’,‘0’,‘0’}。
校正子校验单元570可以基于包括从校验节点更新单元550提供的变量节点620的更新值和校验节点610的更新值的第三数据，来判定当前执行的重复解码是否被成功执行。
如图8所例示的，校验节点610的值是{‘1’,‘0’,‘0’,‘0’,‘0’}。由于不是所有校验节点610的更新值具有值‘0’，所以校正子校验单元570可以判定第二重复解码失败。
校验子校验单元570可以判定对第三数据执行第三重复解码。然而，当执行重复解码的预定最大次数是两次时，校正子校验单元570可以判定执行重复解码的次数已经达到预定最大次数，并且最终判定对码字执行的解码操作失败。在该情况下，校正子校验单元570可以将码字的解码失败信号传输到处理器134。
根据本发明的实施例的ecc单元138的操作方法，可以通过设置变量节点的状态并且基于变量节点中的每一个的状态判定是否要翻转变量节点中的每一个的值，来适当地控制翻转的变量节点的数量。以该方式，根据本发明的实施例的ecc单元138可以解决当基于典型的位翻转算法来翻转太多变量节点或太少数量的变量节点的值时出现的错误校正性能恶化的问题。
在下文中，将参照图9至图17详细描述包括根据本发明的实施例的参照图1至图8描述的存储器装置150和控制器130的存储器系统110的数据处理系统和电子装置。
图9是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的简图。图9示意性地示出应用根据本实施例的存储器系统的存储卡系统。
参照图9，存储卡系统6100可以包括存储器控制器6120、存储器装置6130和连接器6110。
更具体地，存储器控制器6120可以连接到通过非易失性存储器实施的存储器装置6130，并且被配置为访问存储器装置6130。例如，存储器控制器6120可以被配置为控制存储器装置6130的读取操作、写入操作、擦除操作和后台操作。存储器控制器6120可以被配置为提供存储器装置6130和主机之间的接口并且驱动固件以控制存储器装置6130。即，存储器控制器6120可以对应于参照图1描述的存储器系统110的控制器130，并且存储器装置6130可以对应于参照图1描述的存储器系统110的存储器装置150。
因此，存储器控制器6120可以包括ram、处理单元、主机接口、存储器接口和错误校正单元。
存储器控制器6120可以通过连接器6110与例如图1的主机102的外部装置通信。例如，如参照图1描述的，存储器控制器6120可以被配置为通过诸如以下的各种通信协议中的一种或多种与外部装置通信：通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pcie)、高级技术附件(ata)、串行ata、并行ata、小型计算机系统接口(scsi)、增强型小型磁盘接口(edsi)、电子集成驱动器(ide)、火线、通用闪速存储器(ufs)、wifi和蓝牙。因此，根据本实施例的存储器系统和数据处理系统可以应用于有线/无线电子装置或特别是移动电子装置。
存储器装置6130可以由易失性存储器来实施。例如，存储器装置6130可以通过诸如以下的各种非易失性存储器装置来实施：可擦除可编程rom(eprom)、电可擦除可编程rom(eeprom)、nand闪存、nor闪速存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)和自旋转移力矩磁性ram(stt-ram)。
存储器控制器6120和存储器装置6130可以被集成到单个半导体装置中。例如，存储器控制器6120和存储器装置6130可以通过集成到单个半导体装置中来构造固态硬盘(ssd)。并且，存储器控制器6120和存储器装置6130可以构造诸如以下的存储卡：pc卡(pcmcia：个人计算机存储卡国际协会)、标准闪存(cf)卡、智能媒体卡(例如，sm和smc)、记忆棒、多媒体卡(例如，mmc、rs-mmc、微型mmc和emmc)、sd卡(例如，sd、迷你sd、微型sd和sdhc)和通用闪速存储器(ufs)。
图10是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的图。
参照图10，数据处理系统6200可以包括具有一个或多个非易失性存储器的存储器装置6230和用于控制存储器装置6230的存储器控制器6220。图10所示的数据处理系统6200可以用作诸如存储卡(cf、sd、微型sd等)或usb装置的存储介质，如参照图1描述的。存储器装置6230可以对应于图1所示的存储器系统110的控制器150，并且存储器控制器6220可以对应于图1所示的存储器系统110的存储器控制器130。
存储器控制器6220可以响应于主机6210的请求来控制对存储器装置6230的读取操作、写入操作或擦除操作，并且存储器控制器6220可以包括一个或多个cpu6221、诸如ram6222的缓冲存储器、ecc电路6223、主机接口6224和诸如nvm接口6225的存储器接口。
cpu6221可以控制对存储器装置6230的全部操作，例如读取操作、写入操作、文件系统管理操作和坏页面管理操作。ram6222可以根据cpu6221的控制来操作，并且用作工作存储器、缓冲存储器或高速缓冲存储器。当ram6222用作工作存储器时，由cpu6221处理的数据可被临时存储在ram6222中。当ram6222用作缓冲存储器时，ram6222可以用于缓冲从主机6210传输到存储器装置6230或从存储器装置6230传输到主机6210的数据。当ram6222用作高速缓冲存储器时，ram6222可以辅助低速存储器装置6230以高速操作。
ecc电路6223可以对应于图1所示的控制器130的ecc单元138。如参照图1描述的，ecc电路6223可以生成用于校正从存储器装置6230提供的数据的失效位或错误位的ecc(错误校正码)。ecc电路6223可以对被提供给存储器装置6230的数据执行错误校正编码，由此形成具有奇偶校验位的数据。奇偶校验位可以被存储在存储器装置6230中。ecc电路6223可以对从存储器装置6230输出的数据执行错误校正解码。此时，ecc电路6223可以使用奇偶校验位来校正错误。例如，如参照图1描述的，ecc电路6223可以使用ldpc码、bch码、涡轮码、里德-所罗门码、卷积码、rsc或诸如tcm或bcm的编码调制来校正错误。
存储器控制器6220可以通过主机接口6224将数据传输到主机6210/从主机6210接收数据，并且通过nvm接口6225将数据传输到存储器装置6230/从存储器装置6230接收数据。主机接口6224可以通过pata总线、sata总线、scsi、usb、pcie或nand接口连接到主机6210。存储器控制器6220可以具有诸如wifi或长期演进(lte)的移动通信协议的无线通信功能。存储器控制器6220可以连接到例如主机6210或另一外部装置的外部装置，并且然后将数据传输到外部装置/从外部装置接收数据。特别地，当存储器控制器6220被配置为通过各种通信协议的一种或多种与外部装置通信时，根据本实施例的存储器系统和数据处理系统可被应用于有线/无线电子装置或特别是移动电子装置。
图11是示意性地示出根据本实施例的包括存储器系统的数据处理系统的另一示例的简图。图11示意性地示出应用根据本实施例的存储器系统的ssd。
参照图11，ssd6300可以包括控制器6320和包括多个非易失性存储器的存储器装置6340。存储器控制器6320可以对应于图1的存储器系统110的控制器130，并且存储器装置6340可以对应于图1的存储器系统110的存储器装置150。
更具体地，控制器6320可以通过多个通道ch1至chi连接到存储器装置6340。控制器6320可以包括一个或多个处理器6321、缓冲存储器6325、ecc电路6322、主机接口6324和例如非易失性存储器接口6326的存储器接口。
缓冲存储器6325可临时存储从主机6310提供的数据或从包括在存储器装置6340中的多个闪速存储器nvm提供的数据，或临时存储例如包括映射表的映射数据的多个闪速存储器nvm的元数据。缓冲存储器6325可以由诸如dram、sdram、ddrsdram、lpddrsdram和gram的易失性存储器或诸如fram、reram、stt-mram和pram的非易失性存储器来实施。为了便于描述，图8示出缓冲存储器6325存在于控制器6320中。然而，缓冲存储器6325可以存在于控制器6320的外部。
ecc电路6322可以在编程操作期间计算待编程到存储器装置6340中的数据的ecc值，在读取操作期间基于ecc值对从存储器装置6340读取的数据执行错误校正操作，并且在失效数据恢复操作期间对从存储器装置6340恢复的数据执行错误校正操作。
主机接口6324可以提供与例如主机6310的外部装置的接口功能，非易失性存储器接口6326可以提供与通过多个通道连接的存储器装置6340的接口功能。
此外，应用了图1的存储器系统110的多个ssd6300可以被提供以实施例如raid(独立磁盘的冗余阵列)系统的数据处理系统。此时，raid系统可以包括多个ssd6300和用于控制多个ssd6300的raid控制器。当raid控制器响应于从主机6310提供的写入命令执行编程操作时，raid控制器可以根据多个raid级别，即，从主机6310提供的写入命令的raid级别信息，ssd6300中选择一个或多个存储器系统或ssd6300，并将对应于写入命令的数据输出到选择的ssd6300。此外，当raid控制器响应于从主机6310提供的读取命令执行读取命令时，raid控制器可以根据多个raid级别，即，从主机6310提供的读取命令的raid级别信息，在ssd6300中选择一个或多个存储器系统或ssd6300，并且将从选择的ssd6300读取的数据提供给主机6310。
图12是示意性示出包括根据本实施例的存储器系统的数据处理系统的另一示例的简图。图12示意性地示出应用根据本实施例的存储器系统的嵌入式多媒体卡(emmc)。
参照图12，emmc6400可以包括控制器6430和由一个或多个nand闪速存储器体现的存储器装置6440。存储器控制器6320可以对应于图1的存储器系统110的控制器130，并且存储器装置6340可以对应于图1的存储器系统110的存储器装置150。
更具体地，控制器6430可以通过多个通道连接到存储器装置6440。控制器6430可以包括一个或多个内核6432、主机接口6431和例如nand接口6433的存储器接口。
内核6432可以控制emmc6400的全部操作，主机接口6431可以在控制器6430和主机6410之间提供接口功能，并且nand接口6433可以在存储器装置6440和控制器6430之间提供接口功能。例如，主机接口6431可以用作例如参照图1描述的mmc接口的并行接口。此外，主机接口6431可用作串行接口，例如uhs((超高速)-i/uhs-ii)接口。
图13至图16是示意性地示出根据本实施例的包括存储器系统的数据处理系统的其它示例的简图。图13至图16示意性地示出应用根据本实施例的存储器系统的ufs(通用闪速存储)系统。
参照图13至图16，ufs系统6500、6600、6700和6800可以分别包括主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830。主机6510、6610、6710和6810可以用作有线/无线电子装置或特别是移动电子装置的应用处理器，ufs装置6520、6620、6720和6820可以用作嵌入式ufs装置，并且ufs卡6530、6630、6730和6830可以用作外部嵌入式ufs设备或可移除ufs卡。
在各个ufs系统6500、6600、6700和6800中的主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过ufs协议与例如有线/无线电子装置或特别是移动电子装置的外部装置通信，并且ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过图1所示的存储器系统110实施。例如，在ufs系统6500、6600、6700和6800中，ufs装置6520、6620、6720和6820可以以参照图10至图12描述的数据处理系统6200、ssd6300或emmc6400的形式来实施，并且ufs卡6530、6630、6730和6830可以以参照图9描述的存储卡系统6100的形式来实施。
此外，在ufs系统6500、6600、6700和6800中，主机6510、6610、6710和6810、ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过例如mipi(移动工业处理器接口)中的mipim-phy和mipiunipro(统一协议)的ufs接口彼此通信。此外，ufs装置6520、6620、6720和6820以及ufs卡6530、6630、6730和6830可以通过除ufs协议之外的例如ufd、mmc、sd、迷你sd和微型sd的各种协议来彼此通信。
在图13所示的ufs系统6500中，主机6510、ufs装置6520和ufs卡6530中的每一个可以包括unipro。主机6510可以执行交换操作，以便与ufs装置6520和ufs卡6530通信。特别地，主机6510可以通过例如在unipro处的l3交换的链路层交换与ufs装置6520或ufs卡6530通信。此时，ufs装置6520和ufs卡6530可以通过在主机6510的unipro处的链路层交换来与彼此通信。在本实施例中，为了便于描述，已经例示其中一个ufs装置6520和一个ufs卡6530连接到主机6510的配置。然而，多个ufs装置和ufs卡可以并联地或以星型形式连接到主机6410，并且多个ufs卡可以并联地或以星型形式连接到ufs装置6520，或者串联地或以链型形式连接到ufs装置6520。
在图14所示的ufs系统6600中，主机6610、ufs装置6620和ufs卡6630中的每一个可以包括unipro，并且主机6610可以通过执行交换操作的交换模块6640，例如，通过在unipro处执行例如l3交换的链路层交换的交换模块6640来与ufs装置6620或ufs卡6630通信。ufs装置6620和ufs卡6630可以通过在unipro处的交换模块6640的链路层交换来与彼此通信。在本实施例中，为了便于描述，已经例示一个ufs装置6620和一个ufs卡6630连接到交换模块6640的配置。然而，多个ufs装置和ufs卡可以并联地或以星型形式连接到交换模块6640，并且多个ufs卡可以串联地或以链型形式连接到ufs装置6620。
在图15所示的ufs系统6700中，主机6710、ufs装置6720和ufs卡6730中的每一个可以包括unipro，并且主机6710可以通过执行交换操作的交换模块6740，例如，通过在unipro处执行例如l3交换的链路层交换的交换模块6740来与ufs装置6720或ufs卡6730通信。此时，ufs装置6720和ufs卡6730可以通过在unipro处的交换模块6740的链路层交换来彼此通信，并且交换模块6740可以在ufs装置6720内部或外部与ufs装置6720集成为一个模块。在本实施例中，为了便于描述，已经例示一个ufs装置6720和一个ufs卡6730连接到交换模块6740的配置。然而，每个包括交换模块6740和ufs装置6720的多个模块可以并联地或以星型形式连接到主机6710，或者串联地或以链型形式连接到彼此。此外，多个ufs卡可以并联地或以星型形式连接到ufs装置6720。
在图16所示的ufs系统6800中，主机6810、ufs装置6820和ufs卡6830中的每一个可以包括m-phy和unipro。ufs装置6820可以执行切换操作，以便与主机6810和ufs卡6830通信。特别地，ufs装置6820可以通过用于与主机6810通信的m-phy和unipro模块之间的交换操作和用于与ufs卡6830通信的m-phy和unipro模块之间的交换操作，例如通过目标id(标识符)交换操作来与主机6810或ufs卡6830通信。此时，主机6810和ufs卡6830可以通过ufs装置6820的m-phy和unipro模块之间的目标id交换来彼此通信。在本实施例中，为了便于描述，已经例示其中一个ufs装置6820连接到主机6810和一个ufs卡6830连接到ufs装置6820的配置。然而，多个ufs装置可以并联地或以星型形式连接到主机6810，或串联地或以链型形式连接到主机6810，并且多个ufs卡可以并联地或以星型形式连接到ufs装置6820，或者串联地或以链型形式连接到ufs装置6820。
图17是示意性地示出包括根据实施例的存储器系统的数据处理系统的另一示例的简图。图17是示意性地示出应用根据本实施例的存储器系统的用户系统的图。
参照图17，用户系统6900可以包括应用处理器6930、存储器模块6920、网络模块6940、存储模块6950和用户接口6910。
更具体地，应用处理器6930可以驱动包括在例如os的用户系统6900中的部件，并且包括控制包括在用户系统6900中的部件的控制器、接口、图形引擎。应用处理器6930可以被设置为片上系统(soc)。
存储器模块6920可以用作用户系统6900的主存储器、工作存储器、缓冲存储器或高速缓冲存储器。存储器模块6920可以包括诸如dram、sdram、ddrsdram、ddr2sdram、ddr3sdram、lpddrsdram、lpddr2sdram和lpddr3sdram的易失性ram或诸如pram、reram、mram和fram的非易失性ram。例如，应用处理器6930和存储器模块6920可以基于pop(堆叠封装)的被封装并安装。
网络模块6940可以与外部装置通信。例如，网络模块6940不仅可以支持有线通信，还可以支持诸如以下的各种无线通信：码分多址(cdma)、全球移动通信系统(gsm)、宽带cdma(wcdma)、cdma-2000、时分多址(tdma)、长期演进(lte)、全球微波接入互操作性(wimax)、无线局域网(wlan)、超宽带(uwb)、蓝牙、无线显示(wi-di)，从而与有线/无线电子装置或特别是移动电子装置通信。因此，根据本发明的实施例的存储器系统和数据处理系统可以应用于有线和/或无线电子装置。网络模块6940可以被包括在应用处理器6930中。
存储模块6950可以存储数据，例如从应用处理器6930接收的数据，并且将存储的数据传输到应用处理器6930。存储模块6950可以由诸如以下的非易失性半导体存储器装置实现：相变ram(pram)、磁性ram(mram)、电阻式ram(reram)、nand闪存、nor闪存和3维nand闪存，并且被设置为诸如用户系统6900的存储卡和外部驱动器的可移除存储介质。存储模块6950可以对应于以上参照图1描述的存储器系统110。此外，存储模块6950可以利用以上参照图11至图16描述的ssd、emmc和ufs来实施。
用户接口6910可以包括用于将数据或命令输入到应用处理器6930或用于将数据输出到外部装置的接口。例如，用户接口6910可以包括诸如键盘、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、摄像机、麦克风、陀螺仪传感器、振动传感器和压电元件的用户输入接口以及诸如液晶显示器(lcd)、有机发光二极管(oled)显示装置、有源矩阵oled(amoled)显示装置、发光二极管(led)、扬声器和马达的用户输出接口。
此外，当图1的存储器系统110被应用于用户系统6900的移动电子装置时，应用处理器6930可以控制移动电子装置的全部操作，并且网络模块6940可以用作用于控制与外部装置的有线/无线通信的通信模块。用户接口6910可以在移动电子装置的显示/触摸模块上显示由处理器6930处理的数据，或支持从触摸面板接收数据的功能。
根据本发明的实施例，存储器系统和存储器系统的操作方法可以使存储器系统的复杂性和性能恶化最小化、使存储器装置的使用效率最大化并且将数据快速且稳定地处理到存储器装置中。
虽然已经针对具体实施例描述本发明，但是对于本领域技术人员显而易见的是，在不脱离如权利要求中限定的本发明的精神和范围的情况下，可以进行各种改变和变型。