一种非易失存储器处理方法及装置与流程

本发明涉及存储器处理技术领域，特别是涉及一种非易失存储器处理方法及装置。

背景技术：

随着各种电子装置及嵌入式系统等的发展，非易失性存储器件被广泛应用于电子产品中。以非易失性存储器nand闪存(nandflashmemory)为例，nand存储器由多个存储单元(cell)组成，可以实现多次编程，容量大，读写简单，外围器件少，价格低廉。

现有技术中，对nand闪存进行编程操作时，通常以page为单位，每个page中有多个存储单元，同一page上的各存储单元共用一条wl(wordline，字线)，编程时在选中page的wl施加编程电压，使得该wl对应的存储单元具备编程条件。

然而，发明人在研究上述技术方案的过程中发现，上述技术方案存在如下缺陷：在对nand闪存进行编程操作的过程中，经常存在有的存储单元较快实现编程，有的存储单元经过一段时间才能实现编程，导致非易失存储器的性能不稳定。

技术实现要素：

鉴于上述问题，提出了本发明实施例的一种非易失存储器处理方法及装置，以提高非易失存储器的稳定性。

根据本发明的第一方面，提供了一种非易失存储器处理方法，所述方法包括：

在对非易失存储器进行编程时，选中目标字线；

以所述目标字线的初始电压为起始电压，根据预设的电压跳变时长和预设的电压跳变差值对所述目标字线施加依次增加的跳变电压，直到施加在所述目标字线上的电压达到编程电压。

优选地，所述目标字线的初始电压为所述目标字线的连通电压；

所述对所述目标字线采用台阶式建立方法施加编程电压的步骤包括：

对所述目标字线以所述连通电压为起点，采用台阶式建立方法施加编程电压。

优选地，所述方法还包括：

对所述非易失存储器中未选中的字线施加连通电压。

优选地，还包括：

将需要编程的第一位线bl接地；

将不需要编程的第二位线bl施加预设电压。

优选地，所述方法应用于多plane非易失存储器。

根据本发明的第二方面，提供了一种非易失存储器处理装置，所述装置包括：

目标字线选中模块，用于在对非易失存储器进行编程时，选中目标字线；

编程电压施加模块，用于以所述目标字线的初始电压为起始电压，根据预设的电压跳变时长和预设的电压跳变差值对所述目标字线施加依次增加的跳变电压，直到施加在所述目标字线上的电压达到编程电压。

优选地，所述目标字线的初始电压为所述目标字线的连通电压。

优选地，还包括：

连通电压施加模块，用于对所述非易失存储器中未选中的字线施加连通电压。

优选地，还包括：

接地模块，用于将需要编程的第一位线bl接地；

接预设电压模块，用于将不需要编程的第二位线bl施加预设电压。

优选地，所述方法应用于多plane非易失存储器。

本发明实施例中，发现了现有技术中存在非易失存储器的性能不稳定现象的原因是：在对选中的目标字线，施加编程电压时，通常是在目标字线的一端施加编程电压，由于目标字线中会存在电阻电容(rc)等，使得目标字线施加编程电压的一端(以下称为近端)会很快达到编程电压，而目标字线未施加编程电压的一端(以下称为远端)会经过一段rc延迟才能达到编程电压，这种编程电压建立时间的差异，会影响目标字线远端和近端的有效编程时间，导致有的存储单元较快实现编程，有的存储单元经过一段时间才能实现编程，引起非易失存储器的性能不稳定。因此，本发明实施例在对非易失存储器进行编程时，对被选中的目标字线，采用类似台阶式方法施加编程电压，即以目标字线的初始电压为起始电压，根据预设的电压跳变时长和预设的电压跳变差值对目标字线施加依次增加的跳变电压，直到施加在目标字线上的电压达到编程电压，相当于目标字线近端的电压增加时稍作缓冲，使得在每个阶段目标字线远端和近端的电压建立时间差值较小，相较于只设定编程电压，然后在目标字线中施加从起始电压直接增加到编程电压的方法，本发明实施例目标字线的远端达到编程电压与近端达到编程电压延迟的时间变小，提升了非易失存储器数据存储的稳定性。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是本发明实施例提供的一种非易失存储器处理方法的流程图；

图2是本发明实施例提供的一个block(存储块)的简化图；

图3是本发明提供的一种nandflash编程时各信号的电压时序图；

图4是本发明实施例提供的一种非易失存储器编程时各信号的电压时序图；

图5是本发明实施例提供的一种非易失存储器处理装置的框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。

实施例一

参照图1，示出了一种非易失存储器处理方法的流程图，具体可以包括如下步骤：

本发明实施例中，图2是nandflash的一个block(存储块)的简化图，在nandflash编程(pgm)时，被选中目标字线selwl施加编程电压vpgm，非选中的字线unselwl施加连通电压vpass(vpass<vpgm)，阵列串的漏端选择开关sgd接高电平vcc，阵列串的源端选择开关sgs接低电平vss，需要pgm的位线bl(bl_pgm)接低电平vss，不需要pgm的bl(bl_inh)接vcc。被选中wl的电压达到并稳定在vpgm的时间，可以称之为有效编程时间。在有效编程时间内，被选中的存储单元cell完成编程操作。

但是，申请人在经过大量的研究后发现，由于受wl的rc影响，wl的近端和远端之间的建立时间存在差异，近端会更快达到vpgm，而远端会经过一段rc延迟才会达到vpgm，这种建立时间差异会直接影响wl远近端的有效编程时间。wl近端的cell由于有效编程时间更长，会更快地完成编程，远端的cell由于有效编程时间较短，会延迟一段时间进行编程，且近端那些非选中的cell承受的vpgm的时间也更长，造成更大的vpgm干扰(disturb),使得非易失存储器的性能较不稳定。

具体的，如图3所示，是nandflash编程时各信号的电压时序图，其中标号31的实线是selwl的近端建立过程，标号32的虚线是远端建立过程，由于vpgm比vpass电压高很多，以及wl的rc影响，远端的建立到vpgm时间比近端慢很多，由图3可以得出t1为远近端的有效编程时间差。

针对该发现，本发明实施例中，在对非易失存储器进行编程时，选中目标字线后；以所述目标字线的初始电压为起始电压，根据预设的电压跳变时长和预设的电压跳变差值对所述目标字线施加依次增加的跳变电压，直到施加在所述目标字线上的电压达到编程电压。具体如步骤101和步骤102。

步骤101：选中目标字线。

步骤102：以所述目标字线的初始电压为起始电压，根据预设的电压跳变时长和预设的电压跳变差值对所述目标字线施加依次增加的跳变电压，直到施加在所述目标字线上的电压达到编程电压。

本发明实施例中，可以在非易失存储器中设置逻辑控制模块，可以通过电路搭建，构建逻辑控制模块，实现对非易失存储器中目标字线的选择；也可以通过软件编程的方式构建逻辑控制模块，实现对非易失存储器中目标字线的选择；可以理解，本领域技术人员还可以根据实际的应用场景，采用其他方式构建逻辑控制模块，实现对非易失存储器中目标字线的选择，本发明实施例对此不作具体限定。

具体应用时，可以如图2所示，对其中一个block，在nandflash编程(pgm)时，被选中目标字线selwl施加编程电压vpgm，非选中的字线unselwl施加连通电压vpass(vpass<vpgm)，阵列串的漏端选择开关sgd接高电平vcc，阵列串的源端选择开关sgs接低电平vss，需要pgm的位线bl(bl_pgm)接低电平vss，不需要pgm的bl(bl_inh)接预设电压vcc，实际应用中，预设电压一般不会很大，例如可以是不超过5v的电压等，当然，本领域技术人员可以根据实际的应用场景，设定相应的预设电压vcc，本发明实施例对此不作具体限定。

本发明实施例中，在需要对目标字线selwl施加编程电压vpgm时，可以采用类似台阶式的方法。具体来说，以目标字线的初始电压为起始电压，根据预设的电压跳变时长和预设的电压跳变差值对目标字线施加依次增加的跳变电压，直到施加在目标字线上的电压达到编程电压。如图4所示，selwl在vpass到vpgm的建立过程中，可以分四个台阶进行上升，每个台阶的电压跳变时长为tp，每个台阶跳变的电压跳变差值为dvp，由于每个台阶的电压跳变时长和电压跳变差值都可以控制，不受wl的rc的影响，因此可以通过调节台阶的电压跳变时长和电压跳变差值，使wl远端和近端的建立到vpgm的最终时间值差达到最小。同理，该方法也可以解决nandflash在单双plane编程时由于wl的负载不一致而产生的有效编程时间差，同时也可以减少不同工艺角的芯片由于wl的负载不一致而产生的编程时间差。

如图4所示，是本发明实施例的一种非易失存储器编程时各信号的电压时序图，其中标号41的实线是selwl的近端建立过程，标号42的虚线是远端建立过程，由图4可以得出远近端的有效编程时间差t2要远小于图3中远近端的有效编程时间差t1。

具体应用中，电压跳变时长的值可以是任意设定的，电压跳变差值也可以是任意设定的，即在对目标自相施加电压时，不受限于vpgm台阶电压的产生方式，也不受限于总台阶的个数、每个台阶的电压及建立时间。本领域技术人员可以根据实际应用场景进行具体设定，本发明实施例对此不作具体限定。

作为本发明实施例的一种优选方式，对所述非易失存储器中未选中的字线施加连通电压。将需要编程的第一位线bl接地；将不需要编程的第二位线bl施加预设电压。所述目标字线的初始电压为所述目标字线的连通电压。

本发明实施例中，对未选中的字线施加连通电压，使得block中的未选中字线处于连通状态，则当字线被选中为目标字线时，目标字线的初始电压为所述目标字线的连通电压，因此对该目标字线施加编程电压时，对所述目标字线以连通电压为起点，根据预设的电压跳变时长和预设的电压跳变差值对所述目标字线施加依次增加的跳变电压，直到施加在所述目标字线上的电压达到编程电压。

可以理解，本领域技术人员也可以以其他电压为目标字线的起点电压，根据预设的电压跳变时长和预设的电压跳变差值对所述目标字线施加依次增加的跳变电压，直到施加在所述目标字线上的电压达到编程电压。本发明实施例对此不作具体限定。

具体应用中，当目标字线上施加的电压达到编程电压后，可以保持该编程电压，直到当前的编程脉冲结束，以实现对相对应存储单元的编程。

本发明实施例中，发现了现有技术中存在非易失存储器的性能不稳定现象的原因是：在对选中的目标字线，施加编程电压时，通常是在目标字线的一端施加编程电压，由于目标字线中会存在电阻电容(rc)等，使得目标字线施加编程电压的一端(以下称为近端)会很快达到编程电压，而目标字线未施加编程电压的一端(以下称为远端)会经过一段rc延迟才能达到编程电压，这种编程电压建立时间的差异，会影响目标字线远端和近端的有效编程时间，导致有的存储单元较快实现编程，有的存储单元经过一段时间才能实现编程，引起非易失存储器的性能不稳定。因此，本发明实施例在对非易失存储器进行编程时，对被选中的目标字线，采用类似台阶式方法施加编程电压，即以目标字线的初始电压为起始电压，根据预设的电压跳变时长和预设的电压跳变差值对目标字线施加依次增加的跳变电压，直到施加在目标字线上的电压达到编程电压，相当于目标字线近端的电压增加时稍作缓冲，使得在每个阶段目标字线远端和近端的电压建立时间差值较小，相较于只设定编程电压，然后在目标字线中施加从起始电压直接增加到编程电压的方法，本发明实施例目标字线的远端达到编程电压与近端达到编程电压延迟的时间变小，提升了非易失存储器数据存储的稳定性。

实施例二

参照图5，示出了一种非易失存储器处理装置的框图，该装置具体可以包括：

目标字线选中模块510，用于在对非易失存储器进行编程时，选中目标字线；

编程电压施加模块520，用于以所述目标字线的初始电压为起始电压，根据预设的电压跳变时长和预设的电压跳变差值对所述目标字线施加依次增加的跳变电压，直到施加在所述目标字线上的电压达到编程电压。

优选地，所述目标字线的初始电压为所述目标字线的连通电压。

优选地，还包括：

连通电压施加模块，用于对所述非易失存储器中未选中的字线施加连通电压。

优选地，还包括：

接地模块，用于将需要编程的第一位线bl接地；

接预设电压模块，用于将不需要编程的第二位线bl施加预设电压。

优选地，所述方法应用于多plane非易失存储器。

本发明实施例中，发现了现有技术中存在非易失存储器的性能不稳定现象的原因是：在对选中的目标字线，施加编程电压时，通常是在目标字线的一端施加编程电压，由于目标字线中会存在电阻电容(rc)等，使得目标字线施加编程电压的一端(以下称为近端)会很快达到编程电压，而目标字线未施加编程电压的一端(以下称为远端)会经过一段rc延迟才能达到编程电压，这种编程电压建立时间的差异，会影响目标字线远端和近端的有效编程时间，导致有的存储单元较快实现编程，有的存储单元经过一段时间才能实现编程，引起非易失存储器的性能不稳定。因此，本发明实施例在对非易失存储器进行编程时，对被选中的目标字线，采用类似台阶式方法施加编程电压，即以目标字线的初始电压为起始电压，根据预设的电压跳变时长和预设的电压跳变差值对目标字线施加依次增加的跳变电压，直到施加在目标字线上的电压达到编程电压，相当于目标字线近端的电压增加时稍作缓冲，使得在每个阶段目标字线远端和近端的电压建立时间差值较小，相较于只设定编程电压，然后在目标字线中施加从起始电压直接增加到编程电压的方法，本发明实施例目标字线的远端达到编程电压与近端达到编程电压延迟的时间变小，提升了非易失存储器数据存储的稳定性。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。

在一个典型的配置中，所述计算机设备包括一个或多个处理器(cpu)、输入/输出接口、网络接口和内存。内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(ram)和/或非易失性内存等形式，如只读存储器(rom)或闪存(flashram)。内存是计算机可读介质的示例。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(pram)、静态随机存取存储器(sram)、动态随机存取存储器(dram)、其他类型的随机存取存储器(ram)、只读存储器(rom)、电可处理可编程只读存储器(eeprom)、快闪记忆体或其他内存技术、只读光盘只读存储器(cd-rom)、数字多功能光盘(dvd)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括非持续性的电脑可读媒体(transitorymedia)，如调制的数据信号和载波。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程非易失存储器处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程非易失存储器处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程非易失存储器处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程非易失存储器处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种非易失存储器处理方法和一种非易失存储器处理装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。