闪存器的数据读取方法及装置、存储设备及存储介质与流程

本发明涉及存储技术领域，尤其涉及一种闪存器的数据读取方法及装置、存储设备及存储介质。

背景技术：

闪存器是一种具有数据记忆功能的非易失性存储器。闪存器的读写可以是以页为单位进行的。由于闪存器存储容量大的特点，大量的应用各种电子设备。所述闪存器按照其存储阵列的堆叠状况，可以分为二维的2d闪存器和三维的3d闪存器。

在应用过程中发现一些数据写入存储单元之后，经过多次读写会比较快的数据记忆错误，且在一些情况下这种数据记忆错误是无法通过存储校正的方式校正的不可修复错误。故如何减缓这种数据记忆错误的出现和/或减少不可修复错误的出现，是亟待解决的问题之一。

技术实现要素：

有鉴于此，本发明实施例期望提供一种闪存器的数据读取方法及装置、存储设备及存储介质。

本发明的技术方案是这样实现的：

一种闪存器的数据读取方法，包括：

在读取周期的干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一电压；

在所述读取周期的读取阶段，向所述闪存器选择的字线施加读取数据的第二电压。

基于上述方案，所述在读取周期的干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一电压，包括以下至少之一：

在位于所述读取阶段的第一干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一子电压；

在位于所述读取阶段之后的第二干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第二子电压。

基于上述方案，所述在读取周期的干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一电压，包括以下至少之一：

在所述第一干扰抑制阶段，通过升压使得施加在选择的字线上的电压达到所述第一子电压；在维持所述第一子电压的时长达到第一时长之后，通过降压使得施加在选择的字线上的电压下降到所述第二电压，以进入所述读取阶段；

通过升压使得施加在选择的字线上的所述第二电压上升到第二子电压，以从所述读取阶段进入所述第二干扰抑制阶段，并维持所述第二子电压达到第二时长后，通过降压进行电压恢复。

基于上述方案，所述第二电压小于所述第一电压。

基于上述方案，一个所述干扰抑制阶段的时长与一个所述读取阶段的时长比值为：1：n；n为大于1。

基于上述方案，所述时长比值的取值区间为：1.5至6。

基于上述方案，所述方法还包括：

从第一模式和第二模式中选择目标读取模式；

所述在读取周期的干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一电压，包括：

若所述目标读取模式为所述第一模式，在读取周期的干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一电压。

基于上述方案，所述从第一模式和第二模式中选择目标读取模式，包括：

根据所述存储器的状况参数，从所述第一模式和所述第二模式中选择目标读取模式。

基于上述方案，所述根据所述存储器的状况参数，从所述第一模式和所述第二模式中选择目标读取模式，包括以下至少之一：

根据所述闪存器的当前读取负载状况，从所述第一模式和所述第二模式中选择目标读取模式；

根据读取的存储页或存储块的读取次数，从所述第一模式和所述第二模式中选择目标读取模式；

根据读取数据的读取速率要求，从所述第一模式和所述第二模式中选择目标读取模式。

一种闪存器读取装置，包括：

第一施加模块，用于在读取周期的干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一电压；

第二施加模块，用于在所述读取周期的读取阶段，向所述闪存器选择的字线施加读取数据的第二电压。

基于上述方案，所述第一施加模块110，具体用于执行以下至少之一：

在位于所述读取阶段的第一干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一子电压；

在位于所述读取阶段之后的第二干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第二子电压。

基于上述方案，所述第一施加模块110，具体用于执行以下至少之一：

在所述第一干扰抑制阶段，通过升压使得施加在选择的字线上的电压达到所述第一子电压；在维持所述第一子电压的时长达到第一时长之后，通过降压使得施加在选择的字线上的电压下降到所述第二电压，以进入所述读取阶段；

通过升压使得施加在选择的字线上的所述第二电压上升到第二子电压，以从所述读取阶段进入所述第二干扰抑制阶段，并维持所述第二子电压达到第二时长后，通过降压进行电压恢复。

基于上述方案，所述第二电压小于所述第一电压。

基于上述方案，一个所述干扰抑制阶段的时长与一个所述读取阶段的时长比值为：1：n；n为大于1。

基于上述方案，所述时长比值的取值区间为：1.5至6。

基于上述方案，所述装置还包括：

选择模块，用于从第一模式和第二模式中选择目标读取模式；

所述第一施加模块，具体用于若所述目标读取模式为所述第一模式，在读取周期的干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一电压。

基于上述方案，所述选择模块，具体用于根据所述存储器的状况参数，从所述第一模式和所述第二模式中选择目标读取模式。

基于上述方案，所述选择模块，具体用于执行以下至少之一：

根据所述闪存器的当前读取负载状况，从所述第一模式和所述第二模式中选择目标读取模式；

根据读取的存储页或存储块的读取次数，从所述第一模式和所述第二模式中选择目标读取模式；

根据读取数据的读取速率要求，从所述第一模式和所述第二模式中选择目标读取模式。

一种存储设备，其特征在于，包括：

闪存器，

控制器，与所述存储器连接，用于通过计算机可执行指令的执行，通过前述任意技术方案提供的闪存器的数据读取方法从所述闪存器读取数据。

一种计算机存储介质，所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被执行后，能够实现前述任意技术方案提供的闪存器的数据读取方法。

本发明实施例提供的技术方案，在一个读取周期内会利用干扰抑制阶段向闪存器选择的字线施加第一电压，如此，与选择的字线连接的存储单元，就可以在干扰抑制阶段导通，释放掉自身沟道内影响其相邻存储单元的数据读取的干扰电荷，从而减少对其相邻的存储单元中读取的数据的干扰，提升存储器的数据存储准确率，并进一步减少，因为存储单元内数据反复读取导致电荷累积产生的记忆错误的现象、减少数据不可修复错误的出现概率、或延迟数据不可修复错误的出现时间。

附图说明

图1为本发明实施例提供的第一种闪存器的数据读取方法的流程示意图；

图2为本发明实施例提供的第二种闪存器的数据读取方法的流程示意图；

图3a为本发明实施例提供的一种读取周期的示意图；

图3b为本发明实施例提供的另一种读取周期的示意图；

图3c为本发明实施例提供的又一种读取周期的示意图；

图4为本发明实施例提供的第三种闪存器的数据读取方法的流程示意图；

图5为本发明实施例提供的闪存器读取装置的结构示意图；

图6a为本发明实施例提供的一种存储阵列的示意图；

图6b为本发明实施例提供的另一种存储阵列的示意图；

图7a为本发明实施例提供的一种phci的形成示意图；

图7b为本发明实施例提供的一种nhci的形成示意图；

图7c为本发明实施例提供的一种开启电压的变化示意图；

图8为本发明实施例提供的一种闪存器的读取方法的读取电压的示意图。

具体实施方式

以下结合说明书附图及具体实施例对本发明的技术方案做进一步的详细阐述。

如图1所示，本实施例提供一种闪存器的数据读取方法，包括：

步骤s110：在读取周期的干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一电压；

步骤s120：在所述读取周期的读取阶段，向所述闪存器选择的字线施加读取数据的第二电压。

本实施例提供的闪存器的数据读取方法可应用于包括闪存器的存储设备中。

所述存储设备可包括：存储阵列；所述存储这列由多个存储单元排列形成。

存储阵列内设置有与存储单元的栅极连接的字线，与存储单元的漏极连接的位线。若需要从存储单元上读取数据，需要通过在字线上施加高于接地点所对应的参考电压的读取电压(即为步骤s120中的第二电压)，若存储单元导通，则施加在位线上的电压就可以被检测到。若存储单元没有被导通，则当前施加在位线上的电压就不会被检测到。故此时，可在字线和位线上施加一定电压，根据存储单元的导通状况，确定对应的存储单元记忆的数据是“1”还是“0”。若存储单元写入的数据为“1”，则存储单元的沟通内保存有写入数据时所注入的载流子，可能需要在字线上施加更大的电压才能被导通。故在一些实施例中个，所述第二电压可等于或约等于写入数据“1”所对应的电压；如此，若存储单元导通则认为存储当前存储的数据为“0”，否则可为“1”。

在本实施例中读取所述闪存器时，读取周期至少分为两种阶段，一种读取阶段，在该读取阶段用于从闪存器的存储单元上读取数据；另一种干扰抑制阶段，用于减少读取干扰。

在一些实施例中，所述干扰抑制阶段可为一个或多个，所述干扰抑制阶段可位于所述读取阶段之前，也可以位于所述读取阶段之后。

在另一些实施例中，所述读取阶段也可以为一个或多个；但是若所述读取阶段为多个，则所述读取阶段是连续分布的；多个读取阶段所对应的电压可能有轻微的变化；例如，在一个读取阶段结束之后时，微调所述第二电压进入下一个读取阶段，直到完成预定个数的读取阶段为止。

根据读取地址确定出闪存器中存储阵列中当前被选择导通的字线，这种字线称之为选择的字线。在干扰抑制阶段，向闪存器的选择的字线施加第一电压，此处的第一电压相对于参考电压而言是高电压，是可以导通对应的存储单元的电压；如此，第一电压施加到选择的字线上之后，对应的存储单元被导通，如此，导通的存储单元被连接到接地点，如此，因为载流子注入效应导致的沟道内累计电荷可以被释放掉，从而减少读取干扰。

在一些实施例中，为了尽可能消除沟道内累计的电荷对读取干扰，会所述第一电压可大于所述第二电压，所述第二电压可为所述读取阶段所使用的读取数据的电压；如此，即便沟道内累计的电荷高于读取阶段的第二电压，由于第一电压大于第二电压，相应的存储单元依然被导通了，沟通内的电压在存储单元导通的情况下，是可以被释放掉的；从而在本读取周期内或下一读取周期内减少电荷累计导致的读取错误。

在一些实施例中，如图2所示，所述步骤s110可包括以下至少之一：

步骤s111：在位于所述读取阶段的第一干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一子电压，其中，所述第一干扰抑制阶段位于所述读取阶段之前；

步骤s112：在位于所述读取阶段之后的第二干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第二子电压，其中，所述第二干扰抑制阶段位于所述读取阶段之前。

即所述干扰抑制阶段可包括位于读取阶段之前的第一干扰抑制阶段，或，仅包括位于读取阶段之后的第二干扰抑制阶段，或者，还可同时包括所述第一干扰抑制阶段和第二干扰抑制阶段。

例如，位于所述读取阶段之前的第一干扰抑制阶段，用于降低正向电压造成的热载流子注入效应phci导致的读取干扰；

位于所述读取阶段之后的第二干扰抑制阶段，用于降低负向电压造成的热载流子注入效应nhci导致的读取干扰。

在本实施例中，若所述干扰抑制阶段为第一干扰抑制阶段，则所述第一电压等于所述第一子电压；若所述干扰抑制阶段为第二干扰抑制阶段，则所述第一电压为所述第二子电压。在本实施例中，所述第一子电压和所述第二子电压可以相等，也可以不等。在一些实施例中，为了简化控制，所述第一子电压和所述第二子电压可以相等。

图3a和图3b为本发明实施例提供的几种不同的读取周期示意图。

在图3a中，读取周期包括：第一干扰抑制阶段和读取阶段；

在图3b中，读取周期包括：读取阶段和第二干扰抑制阶段；

在图3c中，读取周期包括：第一干扰抑制阶段、读取阶段及第二干扰抑制阶段。

在一些实施例中，所述步骤s110可包括以下至少之一：

在所述第一干扰抑制阶段，通过升压使得施加在选择的字线上的电压达到第一子电压；在维持所述第一子电压的时长达到第一时长之后，通过降压使得施加在选择的字线上的电压下降到所述第二电压，以进入所述读取阶段；

通过升压使得施加在选择的字线上的所述第二电压上升到第二子电压，以从所述读取阶段进入所述第二干扰抑制阶段，并维持所述第二子电压达到第二时长后，通过降压进行电压恢复。

如此，若所述读取周期同时包括第一干扰抑制阶段及所述第二干扰抑制阶段，则从所述存储器上读取数据可包括：

在第一干扰抑制阶段，通过升压使得施加在选择的字线上的电压达到第一子电压，使得存储单元被导通以释放存储单元的至少部分沟道电势；释放的部分沟道电势可为热流子注入效应导致的；

在维持所述第一子电压的时长达到第一时长之后，通过降压使得施加在选择的字线上的电压下降到所述第二电压，以进入所述读取阶段；此处的第一时长，可为预先确定释放掉热流子注入效应导致的沟道电势所需的时间；

在读取阶段，根据存储单元是否被导通确定当前存储单元写入的数据，例如，通过在存储单元所连接的字线上施加对应于数据“1”的第二电压，若存储单元当前导通，则认为该存储单元写入的数据“0”，否则可认为该存储单元写入的数据为“1”；

在维持所述第二电压值的时长达到第二时长之后，通过升压使得施加在选择的字线上的电压上升到第二子电压，以进入所述第二干扰抑制阶段。此处的第二时长，可为预先确定释放掉热流子注入效应导致的沟道电势所需的时间。

为了实现沟道内累计的电荷对其他存储单元的读取的干扰，一方面需要保证干扰抑制阶段有足够长的时间来释放干扰电荷，另一方面，需要减少不必要的时间浪费，以确保一定的读取速率。故在本实施例中，一个所述干扰抑制阶段的时长将等于或小于所述读取阶段的时长。通常情况下，所述干扰抑制阶段，所述第一时长和所述第二时长，与一个读取阶段的时长具有一定的对应关系。例如，一个所述干扰抑制阶段的时长与一个所述读取阶段的时长之间的时长比值，可为1：n；其中，n为大于1的数。进一步地，所述时长比值的取值区间为：1.5至6。此时，所述第一时长和所述第二时长都会小于一个所述读取阶段的时长。

在一些实施例中，所述第一时长和所述第二时长可以相等，也可以不等；为了简化控制，所述第一时长和所述第二时长可以相等。

在一些实施例中，如图4所示，所述方法还包括：

步骤s100：从第一模式和第二模式中选择目标读取模式；其中，所述第一模式的读取周期包括：干扰抑制阶段和读取阶段；所述第二模式的读取周期包括：读取阶段；

所述步骤s110可包括：若所述目标读取模式为所述第一模式，在读取周期的干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一电压。

所述第一模式又可以分为第一子模式、第二子模式及第三子模式；

其中，所述第一子模式的读取周期包括：第一干扰抑制阶段和读取阶段；

所述第二子模式的读取周期包括：读取阶段和第二干扰抑制阶段；

所述第三子模式的读取周期包括：第一干扰抑制阶段、读取阶段及第三干扰抑制阶段。

所述第二模式可为常规读取模式，第二模式的读取周期相对于第一模式的读取周期，少了所述干扰抑制阶段。例如，所述第二模式的读取周期仅包括：读取阶段。

在本实施例中，存储设备在读取闪存器的数据之前，需要从第一模式和第二模式中选择一个当前用户数据读取的目标读取模式。

若选择目标读取模式为所述第一模式，才会执行所述步骤s110，在读取周期内引入干扰抑制阶段，实现存储单元内热流子效应注入的载流子的释放，以减少读取干扰。

在本实施例中，存储设备可以根据当前的状况参数，选择合适当前状态的目标读取模式。由于第一模式的读取周期比第二模式的读取周期多了干扰抑制阶段，则第一模式的读取周期比第二模式的读取周期长，若当前需要求较高速率的读取数据，则可以选择第二模式作为所述目标读取模式，否则可以选择所述第一模式作为目标读取模式。

在一些实施例中，所述步骤s100可具体包括以下至少之一：

根据所述闪存器的当前读取负载状况，从所述第一模式和所述第二模式中选择目标读取模式；

根据读取的存储页或存储块的读取次数，从所述第一模式和所述第二模式中选择目标读取模式；

根据读取数据的读取速率要求，从所述第一模式和所述第二模式中选择目标读取模式。

例如，当前该闪存器有大量的读取任务，则闪存器的当前读取负载就大或者读取负载比值就比较高，则此时可有优先选择第二模式作为目标读取模式，则在一个读取周期内就不用执行干扰抑制阶段所消耗的时间，加速读取速率，降低读取负载量或负载率。

具体可如：根据所述闪存器的当前读取负载状况，从所述第一模式和所述第二模式中选择目标读取模式，包括：

若所述闪存器的当前读取负载率大于第一负载率，或者，所述闪存器的当前读取负载量大于第一负载量，为了迅速降低负载率或负载量，可以优先考虑所述第二模式为目标读取模式，否则可以优先选择第一模式为目标读取模式。

再例如，所述根据读取的存储页或存储块的读取次数，从所述第一模式和所述第二模式中选择目标读取模式，包括：

闪存器的某一个存储页或存储块写入数据之后的次数低于第一次数，则选择第二模式作为所述目标读取模式，否则可以选择第一模式作为所述目标读取模式。

若闪存器被读取数据的存储也或存储块写入数据之后被反复读取，则由于读取电压导致的沟道的热载流子注入效应，会导致沟道内堆积有电荷，则此时为了减少由于读取过程中的电压进一步造成沟道内电荷的堆积，可以优先选择第一模式作为目标读取模式，否则可以从读取速率等读取性能考虑，优先考虑选择第二模式作为目标读取模式。

当前存储设备在向外设高速传输数据，或者，存储设备自身因为数据输出的需求(例如，高清视频输出)，需要从闪存器上高速读取数据。在本实施例中，所述根据读取数据的读取速率要求，从所述第一模式和所述第二模式中选择目标读取模式，可包括：

若读取数据的速率要求达到预定要求，则选择第二模式为目标读取模式，否则可以选择第一模式作为目标读取模式。

具体如，如存储设备处于高速传输状态下或者高清视频显示状态下，则可认定所述速率要求达到所述预定要求。

在一些实施例中，所述方法还包括：

若确定选择第一模式作为目标读取模式，根据所述闪存器的当前状况参数从所述第一子模式、第二子模式及第三子模式中选择一种作为所述目标读取模式。

例如，若所述闪存器的当前负载量低于第二负载量，或者，当前负载率低于第二负载量，则优先选择第三子模式作为所述目标读取模式，否则随机或交替选择所述第一子模式或第二子模式作为所述目标读取模式。所述第二负载率低于所述第一负载率；所述第二负载量低于所述第二负载量。

再例如，若确定选择所述第一模式为目标读取模式，还会根据所述当前所需的读取速率从第一子模式、第二子模式及第三子模式中选择一种作为所述目标读取模式。若当前所需的读取速率对应于低速模式即可，则优先选择第三子模式，若当前所需的读取速率位于低速模式和高速模式之间，则优先选择第一子模式或第二子模式作为所述目标读取模式。

在一些实施例中，若选择第一子模式或第二子模式作为目标读取模式时，则还根据历史时刻的目标读取模式，选择当前时刻的目标读取模式。例如，前一个读取周期的目标读取模式，或者，前一次选择的目标读取模式，选择与前一个读取周期的目标读取模式或者前一次选择的目标读取模式，所对应的目标读取模式不同的模式为当前的目标读取模式。例如，前一个读取周期或前一次选择的目标读取模式为第一子模式，则本次可以选择第二子模式为所述目标读取模式；则通过轮询或交替选择第一子模式和第二子模式，可以同时减少phci及nhci导致的读取干扰。

总之，在本实施例中，从第一模式和第二模式选择目标读取模式，可以根据闪存器的当前状况参数来确定，从而选择出符合存储设备当前状况的目标读取模式。

如图5所示，本实施例提供一种闪存器读取装置，包括：

第一施加模块110，用于在读取周期的干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一电压；

第二施加模块120，用于在所述读取周期的读取阶段，向所述闪存器选择的字线施加读取数据的第二电压。

在一些实施例中，所述第一施加模块110和所述第二施加模块120可为程序模块，所述程序模块被处理器执行后，能够实现向闪存器选择的字线施加读取数据的第一电压；该第一电压可以导通连接在该选择的字线上的存储单元，从而释放掉因为hci等方式在存储单元内沟道内积累的干扰电荷；从而减少数据读取干扰。

在还有一些实施例中观，所述第一施加模块110和第二施加模块120可为软硬结合模块，所述软硬结合模块可为各种可编程电路；所述可编程电路可为复杂可编程阵列或现场可编程阵列。

在另外一些实施例中，所述第一施加模块110和所述第二施加模块120可为纯硬件模块，例如，专用集成电路。

在一些实施例中，所述第一施加模块110，具体用于执行以下至少之一：

在位于所述读取阶段的第一干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一子电压；

在位于所述读取阶段之后的第二干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第二子电压。

在一些实施例中所述第一施加模块110，具体用于执行以下至少之一：

在所述第一干扰抑制阶段，通过升压使得施加在选择的字线上的电压达到所述第一子电压；在维持所述第一子电压的时长达到第一时长之后，通过降压使得施加在选择的字线上的电压下降到所述第二电压，以进入所述读取阶段；

通过升压使得施加在选择的字线上的所述第二电压上升到第二子电压，以从所述读取阶段进入所述第二干扰抑制阶段，并维持所述第二子电压达到第二时长后，通过降压进行电压恢复。

在一些实施例中所述第二电压小于所述第一电压。

在一些实施例中一个所述干扰抑制阶段的时长与一个所述读取阶段的时长比值为：1：n；n为大于1。

在一些实施例中，所述时长比值的取值区间为：1.5至6。

在一些实施例中，所述装置还包括：

选择模块，用于从第一模式和第二模式中选择目标读取模式；

所述第一施加模块110，具体用于若所述目标读取模式为所述第一模式，在读取周期的干扰抑制阶段，向闪存器选择的字线施加减少读取干扰的第一电压。

在一些实施例中，所述选择模块，具体用于根据所述存储器的状况参数，从所述第一模式和所述第二模式中选择目标读取模式。

在一些实施例中，所述选择模块，具体用于执行以下至少之一：

根据所述闪存器的当前读取负载状况，从所述第一模式和所述第二模式中选择目标读取模式；

根据读取的存储页或存储块的读取次数，从所述第一模式和所述第二模式中选择目标读取模式；

根据读取数据的读取速率要求，从所述第一模式和所述第二模式中选择目标读取模式。

本实施例还提供一种存储设备，包括：

闪存器，

控制器，与所述存储器连接，用于通过计算机可执行指令的执行，通过前述任意技术方案提供的闪存器的数据读取方法从所述闪存器上读取数据，例如，可执行图1、图2及图4所示方法的一种或多种。

该闪存器可为2d闪存器，也可以为3d闪存器。

在本实施例中，所述控制器可为各种类型的具有信息或信号处理功能的器件，例如，中央处理器、微处理器、数字信号处理器、可编程阵列、专用集成电路等。

在一些实施例中，所述存储设备还包括：驱动模组，所述控制器通过所述驱动电路与所述闪存器连接。所述驱动模组，用于提供读取所述闪存器上数据的电压。所述驱动模组可包括：时钟电路，用于提供时钟信号；变压电路，将所述时钟信号提供的时钟信号的电压变压到所述第一电压或所述第二电压。

本实施例还提供一种计算机存储介质，所述计算机存储介质存储有计算机可执行指令；所述计算机可执行指令被执行后，能够实现前述一个或多个技术方案提供的闪存器的数据读取方法，例如，可以执行如图1、图2及图4所示方法中的一种或多种。

所述计算机存储介质可为各种类型的计算机存储介质，可选为非瞬间存储介质。

以下结合上述任意实施例提供几个具体示例：

闪存器的存储阵列的字线连接在存储单元的栅极；在编程阶段，存储单元字线上施加的电压不同，则注入到存储单元的载流子的数目是不同的，则存储单元进入到不同的存储状态，相当于写入了不同的数据。一般存储单元可具有二种存储状态，一种是写入了数据“0”的状态、一种是未写入数据的状态，未写入数据的状态，表示该存储单元记录的数据为“1”。

在一些实施例中，所述存储器的数据写入是以页为单位为单位的。在数据写入或读取时，都是逐行逐列的处理的。

在执行读操作时，根据访问地址，确定出访问地址所对应的字线，这些字线在本实施例中称之为：选择的字线；剩余的字线为未选择的字线。

导通电压(vpass)会施加到未选择的字线上，确保连接在同一个位线上的多个存储单元，能够允许位线电压传导到需要读取数据的存储单元上。

在3d闪存器中，存储阵列是3d的，存储阵列有多层堆叠形成的。由于读取过程中沟道升压效应，未被选中的字线所连接的存储单元(unsel_tsg所连接的存储单元)上被选择的字线所连接的存储单元对其上方近未被选择字线连接的存储单元会产生热载流子注入效应；或者，由于读取过程结束后沟道降压效应，未被选中的字线所连接的存储单元(unsel_tsg所连接的存储单元)上未被选择的字线连接的存储单元对被选择的字线所连接存储单元产生热载流子注入效应，而注入的热载流子会影响其相邻的存储单元记忆的数据的准确度和读取准确度。

图7a所示为phci的形成示意图，在进行数据读取时，由于当前选择的存储单元在读取电压的作用下可能不会处于导通状态，进而可能使得当前选择的存储单元上一层存储单元的沟道产生正向电势，该正向电势，会造成对上一层存储单元的沟道内的热载流子注入效应即phci。图7b所示为nhci的形成示意图；在读取电压下降的过程中，由于读取电压小于上方存储单元的导通电压(vpass)使得当前选中的存储单元在降压过程中很快就处于关断状态，造成上方的存储单元的沟道处于浮空的状态，进而使得当前选择的存储单元上一层存储单元的沟通产生负向电势，该负向电势，会造成对上一层存储单元的沟道内的热载流子注入效应即nhci。

图7c所示为一个存储单元经过多次读取之后，其开启电压在电压轴上的浮动。此处的开启电压可为导通存储单元的电压。

本示例提供过一种可抑制读取干扰的数据读取方法，包括：

在读取周期内，在读取阶段之前设置读取准备阶段，在读取阶段之后设置读取完成阶段；具体可以根据应用环境，在读取周期包含所述读取阶段之外，单独增加读取准备阶段、单独增加读取完成阶段、同时增加读取准备阶段和读取完成阶段，或者，读取准备阶段和读取完成阶段都不增加。

此处的读取准备阶段相当于前述实施例的第一干扰抑制阶段；所述读取完成阶段相当于实施例的第二干扰抑制阶段。

图6a和图6b为同一个存储阵列，在读取周期未添加有读取预备阶段时，出现了未选择字线的电压升高的现象，不再是0v。在读取周期内添加了有读取预备阶段之后，可以将累积的沟道电势卸掉，从而可以如图6b所示，未选择的字线上的电压均为0v。

如图8所示，在整个读取周期内，顶层栅极电压(tsg)施加导通电压vtsg，从而tsg所对应的晶体管导通，允许位线电压通过。底层栅极电压(bsg)施加vtsg，使得bsg对应的晶体管导通，该晶体管接地，如此可以形成导通回路。

在读取准备阶段，在sel_tsg(4)上施加的电压为vtsg(9)，在未被选择字线unsel_tsg(5)上施加的电压为0v；在未被选择字线unsel_wl(7)上施加的电压为vpass；其中，unsel_wl表示未选择的字线。在选择的字线sel_wl(6)上施加高电压vprepare(10)，在bsg(8)上施加电压vbsg；且bsg(8)连接到地；该vprepare(10)的压值可大致等于vpass；如此，sel_wl(6)所作用的存储单元导通，可以将不稳定的载流子释放到地(gnd)，同时还可以抑制读取电压升压阶段的phci。

在读取阶段，施加在sel_wl(6)上的电压从vprepare(10)切换到vread(13)，用于sel_wl(6)所连接存储单元的数据读取。

在读取完成阶段，在sel_tsg(4)上施加vtsg(9)，在未被选择字线unsel_tsg(5)上施加的电压为0v；在未被选择字线unsel_wl(7)上施加的电压为vpass；在选择的字线sel_wl(6)上施加高电压vwrap-up(14)，在bsg(8)上施加电压vbsg；且bsg(8)连接到地；vwrap-up(14)高于vread，导通sel_wl(6)所连接的存储单元，从而使得存储单元通过bsg(8)，释放读取阶段产生的不稳定的载流子，并且抑制在读取电压下降阶段的nhci。

总之，通过读取预备阶段和读取完成阶段的引入，可以抑制sel_wl(6)所连接存储单元内的沟道电势对unsel_wl(7)所连接的读取干扰就得到了抑制。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(read-onlymemory，rom)、随机存取存储器(randomaccessmemory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。