用于人工智能处理的集成电路的制作方法

本专利文件总体上涉及读取集成电路中的存储器单元，并且具体地涉及读取人工智能芯片中的一次性可编程(otp)磁阻随机存取存储器(mram)中的存储器单元。

背景技术：

存储器是具有低功率和高性能特性的人工智能(ai)芯片中的重要组件，这是因为每个ai引擎通常由多个存储器组件组成。存储器诸如mram存储器中的数据的典型读取使用具有已知状态(例如，值为1或0)的内置参考单元。存储器通常包括多个存储单元，每个存储单元具有对应于逻辑值1或0的状态。在读取每个存储单元时，使用参考单元用于确保由于工艺电压温度(pvt)变化引起的感测裕量，使得可以很好地感测所存储的0和1的信息。具体地，读取过程将测量的存储单元的电阻与参考单元的电阻进行比较，以确定每个存储单元是否具有对应于逻辑值“1”或“0”的状态。例如，na等人描述了自旋转移力矩(stt)ram架构中的三种类型的参考单元：参考列、参考行和参考阵列。参见na、kim、kim、kang和jung，“reference-schemestudyandnovelreferenceschemefordeepsubmicrometerstt-ram，”ieeetransactionsoncircuitsandsystems，第61卷，第12号，2014年12月。

在mram存储器的实例中，每个存储单元包括单个磁隧道结(mtj)元件，被称为mtj位单元。mtj位单元通常具有低感测裕量。存储单元的感测裕量可以通过当存储1值时测量的存储单元的电阻值与当存储零值时测量的存储单元的电阻值之间的差来确定。例如，当具有dr/r＝100％的mtj位单元存储零值时，测量的相应低电阻值rp可以是约1.6千欧姆；而当mtj位单元存储1值时，所测量的相应高电阻值rap可以是约3.2千欧姆。虽然mtj位单元通常电耦接至具有电阻值rc例如约1.6千欧姆的cmos晶体管，但是读取裕量窗可以被计算为(rp+rc)到(rap+rc)即3.2千欧姆至4.8千欧姆。该读取裕量窗由于pvt被认为是窄的。

为了由于位单元均匀性而很好地感测每个mtj位单元，需要将参考单元尽可能靠近由于pvt而使用该参考单元的存储单元放置。此外，参考单元通常像存储单元一样构建以保持均匀性。例如，jung等人的美国专利第9,281,039号描述了具有四个mtj位单元的参考单元，其中两个mtj位单元被编程为具有1值，并且另外两个mtj位单元被编程为具有零值。参考单元中的每个mtj位单元也电耦接至晶体管，其结构与存储单元中的mtj位单元的结构类似。在另一示例中，lee等人描述了包括一对mtj位单元的参考单元，其中一个具有高电阻(存储1值)并且一个具有低电阻(存储零值)。参见lee、kim、lee和shin，“anewreferencecellfor1t-1mtjmram,”，journalofsemiconductortechnologyandscience，第4卷，第2号，2004年6月。

如上所述，现有的参考单元技术会增加芯片尺寸，这也会由于参考单元所需的较高读取电流而增加芯片的功耗。此外，参考单元放置要求参考单元尽可能靠近mram存储单元以进行精确读取。这使得存储器布局不太灵活。在考虑参考单元的冗余时，这些挑战变得更加明显。例如，如果使用了参考列，并且如果参考列中的一个或更多个单元是坏的，则该参考列将被冗余列替换。这种方法通常需要更多的冗余参考单元，以实现更好的芯片性能。但是，这甚至会进一步增加芯片尺寸。

如上所述，当应用于具有嵌入式mram存储器——该mram存储器具有大存储位但需要小芯片尺寸——的低功率和高性能ai芯片时，现有方法特别具有挑战性。在设计用于移动设备的ai芯片时，克服这一挑战变得至关重要。

本文件描述了可以解决至少一些上述问题和/或其他问题的设备和方法。

技术实现要素：

集成电路可以包括ai逻辑电路，以及电耦接至ai逻辑电路的嵌入式一次性可编程(otp)mram存储器。嵌入式otpmram存储器可以包括：多个存储单元，每个存储单元包括一次性可编程mtj位单元；参考电阻器；以及用于确定每个存储单元的状态的存储器读取电路。存储器读取电路可以包括：多路复用器，被配置成将每个存储单元电耦接至参考电阻器；源极线，选择性地向每个存储单元提供第一电信号以生成第一输出信号；驱动电路向参考电阻器提供第二电信号以生成第二输出信号；以及比较器，被配置成将第一输出信号与第二输出信号进行比较以生成指示每个存储单元的状态的输出信号。

在一些情况下，集成电路中的一个或更多个参考电阻器中的每一个是恒定电阻器，并且参考电阻器可以形成在cmos晶体管的底部电极(be)层、顶部电极(te)层或金属层中。otpmram可以是自旋轨道矩(sot)mram、自旋转移矩(stt)mram、磁电ram(meram)/电压控制的磁各向异性(vcma)mram或正交自旋转移(ost)mram。

在一些情况下，上述多个存储单元可以是otpmram存储器存储单元阵列，其共享公共单个参考电阻器。otpmram存储器可以包括电耦接至单个参考电阻器的附加存储单元阵列。otpmram存储器可以包括：附加多路复用器，被配置成将附加存储单元阵列中的每个存储单元电耦接至单个参考电阻器；附加源极线，选择性地向附加存储单元阵列中的每个存储单元提供第三电信号以生成第三输出信号；以及附加比较器，被配置成将第三输出信号与第二输出信号进行比较以生成指示附加阵列中的每个存储单元的状态的输出信号。在一些情况下，嵌入式otpmram存储器中的每个存储单元具有读取裕量窗，并且参考电阻器的值处于读取裕量窗的中间范围内。

在一些情况下，上述集成电路可以包括与otpmram存储器的类型不同类型的一个或更多个附加存储器。不同类型的一个或更多个附加存储器中的每一个可以是静态随机存取存储器(sram)、stt-mram、meram/vcmamram、sotmram和/或ostmram。

在一些情况下，一种读取人工智能(ai)集成电路中的上述嵌入式一次性可编程(otp)mram存储器的方法可以包括：通过多路复用器将嵌入式otpmram中的多个存储单元中的每一个耦接至参考电阻器，其中，每个存储单元包括一次性可编程mtj位单元；通过源极线向每个存储单元提供第一电信号以生成第一输出信号；通过驱动电路向参考电阻器提供第二电信号以生成第二输出信号；以及将第一输出信号与第二输出信号进行比较以生成指示每个存储单元的状态的输出信号。

附图说明

图1a和图1b示出了包含各种存储器类型的ai芯片的示例。

图2a和图2b示出了嵌入式otpmram存储器的示例。

图3示出了具有多个存储单元阵列和用于从多个阵列中的存储单元读取数据的参考电阻器的集成电路的示例的示意图。

图4示出了根据一些实施方式的存储器读取过程的图的示例。

具体实施方式

容易理解的是，如本文一般描述的和附图中示出的实施方式的组件可以以各种不同的配置来布置和设计。因此，如附图中所表示的各种实施方式的以下更详细描述并非旨在限制本公开内容的范围，而仅是各种实施方式的代表。虽然在附图中呈现了实施方式的各个方面，但是除非特别指出，否则附图不一定是按比例绘制的。

在不脱离本发明的精神或基本特征的情况下，本发明可以以其他特定形式实施。所描述的实施方式在所有方面都应被视为仅是说明性的而非限制性的。因此，本发明的范围由所附权利要求书而不是通过该详细描述表示。在权利要求书的含义和等同范围内的所有变化都包含在其范围内。

贯穿本说明书对特征、优点或类似语言的引用并不意味着可以通过本发明应该在或者在本发明的任何单个实施方式中实现的所有特征和优点。而是，涉及特征和优点的语言被理解为意味着结合实施方式描述的特定特征、优点或特性包括在本发明的至少一个实施方式中。因此，贯穿说明书中特征和优点以及类似语言的讨论可以但不一定指代相同的实施方式。

此外，所描述的本发明的特征、优点和特性可以在一个或更多个实施方式中以任何合适的方式组合。根据本文的描述，相关领域的技术人员将认识到，可以在没有特定实施方式的一个或更多个特定特征或优点的情况下实践本发明。在其他情况下，在某些实施方式中可以认识到另外的特征和优点，这些特征和优点可能不存在于本发明的所有实施方式中。

如在本文件中使用的，除非上下文另有明确说明，否则单数形式包括复数指代。除非另外定义，否则本文使用的所有技术和科学术语具有与本领域普通技术人员通常理解的含义相同的含义。如在本文件中使用的，术语“包括”意指“包括但不限于”。

术语“人工智能逻辑电路”和“ai逻辑电路”中的每一个指的是被配置成执行特定ai功能例如ai中的神经网络或机器学习任务的逻辑电路。ai逻辑电路可以是处理器。ai逻辑电路也可以是由外部处理器控制并执行特定ai功能的逻辑电路。

术语“集成电路”、“半导体芯片”、“芯片”和“半导体器件”中的每一个指的是在半导体材料例如硅上包含用于执行特定功能的电子电路的集成电路(ic)。例如，集成电路可以是微处理器、存储器、可编程阵列逻辑(pal)设备、专用集成电路(asic)或其他。包含ai逻辑电路的集成电路被称为ai集成电路或ai芯片。

用于对集成电路中的存储器进行编程的术语“晶片级”是指在芯片仍处于晶片形式时对存储器进行编程。晶片级编程通常在制造时在铸造厂进行。

用于对集成电路(即，半导体芯片)中的存储器进行编程的术语“芯片封装级”或“芯片级”中的每一个是指在芯片已经被封装时对半导体芯片进行编程。在芯片制造完成后，可以在铸造厂或用户现场进行芯片级编程。

术语“电耦接”是指建立从电气部件到另一电气部件的电流。可以通过施加电压、电流或者使用可操作以接通/断开部件之间的电流的开关装置(例如，晶体管)来完成电流的建立。

在图1a中，示出了具有otpmram存储器和第二类型存储器的ai芯片的示例。ai芯片100可以包括ai逻辑电路102。例如，ai逻辑电路102可以包括蜂窝神经网络(cnn)逻辑电路，其包含用于执行各种ai任务的卷积神经网络架构。ai芯片可以包括可以电耦接至ai逻辑电路102的otpmram存储器104。otpmram存储器可以包括多个存储单元，每个存储单元包括具有指示值为1或0的状态的一次性可编程mtj位单元。一次性可编程mtj位单元允许用户对其状态进行仅一次编程。用户可以通过一次性设置存储单元的状态来编程每个存储单元以存储值1或0，之后每个存储单元的状态变为基本上永久的。然后，通过编程集成电路芯片中的任何常规手段，例如紫外(uv)擦除、磁力、辐射、电涌或其他不可预见的安全威胁，otpmram存储器中的内容是安全且不可改变的。这使得otpmram存储器特别适合于在ai芯片中存储不需要频繁改变的数据。

例如，在执行ai任务时，otpmram存储器可以存储卷积神经网络的权重，并且ai逻辑电路例如cnn逻辑电路可以从otpmram存储器104检索存储的权重。诸如面部识别的特定应用需要一组特定的滤波器系数，这些滤波器系数可以在制造期间永久地写入ai芯片。替选地和/或另外地，对于特定应用(例如，用于特定应用或用户的安全性)可以将特定数据永久地写入ai芯片。

在一些情况下，otpmram存储器104可以包括一个或更多个存储单元106、一个或更多个参考电阻器108、以及存储器读取电路110，稍后将在本文中对其进行说明。ai芯片还可以包括在芯片内共存的第二类型存储器112。第二类型存储器112可以是随机存取存储器(ram)，用于存储用于ai逻辑电路或外部处理器的编程指令以执行各种ai任务，或者用于存储在执行ai任务时的中间结果。在一些情况下，第二类型存储器112可以包括静态随机存取存储器(sram)、stt-mram、meram/vcmamram、sotmram和/或ostmram。

图1b示出了ai芯片130的另一示例，其可以包括与图1a中的ai芯片100的结构类似的结构，除了该ai芯片130具有第一类型存储器134、第二类型存储器136以及电耦接至ai逻辑电路的otpmram存储器138之外。第一类型存储器134、第二类型存储器136和otpmram存储器138(即第三类型存储器)可以共存于ai芯片内。第一类型存储器134和第二类型存储器136可以具有与图1a中的ai芯片中的第二类型存储器112中那些类似的类型，并且还可以存储用于执行各种ai任务的编程指令或在执行ai任务时的中间结果。类似于图1a中的otpmram存储器104，在一些情况下，otpmram存储器138还可以包括一个或更多个存储单元140、一个或更多个参考电阻器142、以及存储器读取电路144，这将在本文的后面详细描述。

参考图1a和图1b，otpmram存储单元106、140中的每一个可以在多个阶段中例如在晶片级、芯片封装级、或者在ai芯片的制造期间焊接之后被设置(即，被编程)成永久状态。otpmram存储器是可编程电阻器件，该可编程电阻器件的电阻状态(由电阻值确定的)可以在将每个存储单元设置为一定状态的编程方式之后改变。例如，对于具有mtj位单元的otpmram存储器存储单元，设置mtj位单元的状态可以通过反熔丝技术来完成，该反熔丝技术在mtj位单元中创建永久导电路径以允许高电流流过otpmram存储器存储单元。在一些情况下，一种反熔丝技术可以包括击穿mtj位单元的氧化物阻挡层以诱导高电流流过mtj位单元。击穿mtj元件的氧化物阻挡层可以包括许多技术，例如相关技术中可用的较高电压、较长电流或较小mtj尺寸。

在otpmram存储器中，当mtj位单元被击穿时，mtj位单元的低电阻rp变为零。这导致otpmram存储器的读取裕量窗变为rp(即，零)+rc(即，耦接至mtj位单元的晶体管的电阻))－(rap+rc)＝rc－(rap+rc)。在本文前面描述的示例中，当rp为约1.6千欧姆时，rap为约3.2千欧姆，rc为约1.6千欧姆，otpmram存储器的读取裕量窗现在为1.6千欧姆至4.8千欧姆，远远高于mram存储器的3.2千欧姆至4.8千欧姆。由于otpmram存储器中的读取裕量窗的增加，在一些情况下，otpmram存储器存储单元的读取可能不需要使用典型的参考单元，而是使用具有恒定电阻值的恒定参考电阻器。此外，可以在读取存储器时施加较低的电流或电压。进一步详细描述用于读取otpmram存储器单元的装置和方法。

参考图2a，示出了嵌入式otpmram存储器，其电耦接至芯片内部的ai逻辑电路(例如，图1a中的102、图1b中的132)。嵌入式otpmram存储器200可以包括多个存储单元，每个存储单元包括一次性可编程mtj位单元206。嵌入式otpmram存储器还可以包括参考电阻器210，其可以是具有恒定电阻值的恒定参考电阻器。恒定参考电阻器优选地形成在非mtj位单元中，例如在cmos晶体管的底部电极(be)层、顶部电极(te)层或金属层中。恒定参考电阻器也可以形成在mtj位单元层中。

嵌入式otpmram存储器200还可以包括存储器读取电路，用于读取存储器中包含的每个存储单元的状态。在一些情况下，存储器读取电路包括用于将存储单元206电耦接至参考电阻器210的多路复用器204。例如，多路复用器204可以可操作地接通以将存储单元206电耦接至参考电阻器210。如图2a所示，一个存储单元可以电耦接至唯一的参考电阻器。替选地，多个存储单元可以选择性地电耦接至公共参考电阻器，如图3所示。

返回图2a，在一些情况下，多路复用器204可以是晶体管例如双极晶体管，对于该双极晶体管，选通信号可以可操作地接通或断开该晶体管。嵌入式存储器200还包括源极线202，该源极线202被配置为当存储单元耦接至参考单元210时选择性地向存储单元206提供第一电信号，而施加到存储单元206的第一电信号生成第一输出信号如电压。例如，源极线202可以向存储单元206提供恒定电流216以生成第一输出信号，该第一输出信号是电压。嵌入式存储器200均还可以包括驱动电路208，该驱动电路208向参考电阻器210提供第二电信号以生成第二输出信号。例如，驱动电路208可以向参考电阻器210提供电流218以生成第二输出信号，该第二输出信号是电压。

嵌入式存储器200还可以包括比较器212，该比较器212被配置成将用于存储单元的第一输出信号与用于参考电阻器的第二输出信号进行比较以生成输出信号214。在一些情况下，输出信号214指示所选择的存储单元的状态。在一些情况下，比较器是通常用于存储器电路的感测放大器。

参考图2a，比较器212可以是电压感测放大器。在该配置中，源极线202和驱动电路208各自分别向所选择的存储单元206和参考电阻器210提供电流216、218。施加到所选择的存储单元和参考电阻器的电流跨每个部件生成相应的输出电压。换句话说，每个存储单元的第一输出信号是跨存储单元的输出电压，并且参考电阻器的第二输出信号是跨参考电阻器的输出电压。由于存储单元(例如，mtj位单元)的电阻值与参考电阻器的电阻值之间的差异，所以跨存储单元的输出电压和跨参考电阻器的输出电压是不同的。电压感测放大器212接收跨存储单元的输出电压和跨参考电阻器的输出电压，并且基于存储单元与参考电阻器之间的电阻值的差异而生成输出信号214，该输出信号214指示存储单元的状态。

在根据比较器的输出信号确定所选择的存储单元的状态时，在一些情况下，可以将感测放大器的输出信号与阈值进行比较。如果输出信号超过阈值，则可以确定与所选择的存储单元中的值1对应的状态，如果输出信号低于阈值，则可以确定与所选择的存储单元中的零值对应的状态。

在图2b中，示出了嵌入式otpmram存储器230的示例，其具有与图2a中的嵌入式otpmram存储器的结构类似的结构。除了比较器244是电流感测放大器之外。在该配置中，源极线232和驱动电路238各自向存储单元236和参考单元240提供相应的恒定电压，并且所提供的电压在每个部件中生成输出电流246、248。换句话说，对于存储单元和参考单元的输出信号是分别流过每个部件的电流。由于存储单元和参考电阻器的电阻值的差异，所以两个部件中的输出电流是不同的。电流感测放大器242接收这些输出电流并以与电压感测放大器212类似的方式基于电阻值的差生成输出信号244。在一些情况下，源极线232可以提供跨存储单元的恒定电压，例如1.2伏。

参考图2a和图2b，为了使感测放大器很好地感测存储单元的状态，在一些情况下，参考电阻器210、240的值可以选择成在读取裕量窗的中间范围内。读取裕量窗至少取决于存储单元的电阻值和施加到存储单元上的电流/电压。存储单元具有的高电阻值与低电阻值的比率越高，读取裕量窗越高。类似地，驱动电流/电压越高，读取裕量窗越高。

例如，在上面示出的示例中，嵌入式otpmram存储器的存储单元中的每个mtj位单元具有高电阻值rap和低电阻值rp，例如，分别为3.2千欧姆和1.6千欧姆。每个存储单元还包括电耦接至存储单元中的mtj位单元的cmos晶体管，其中cmos晶体管具有例如为1.6千欧姆的电阻值rc。在这种情况下，参考电阻器可以具有在读取裕量窗的中间范围内的值。在上面的示例中，读取裕量窗可以是rc至(rc+rap)，即1.6千欧姆至4.8千欧姆。参考电阻器可以具有裕量窗中间范围内的值，例如(1.6千欧姆+4.8千欧姆)/2＝3.2千欧姆。由于与传统mram存储器相比增加了与otpmram存储器相关联的读取裕量窗，所以源极线和驱动电路可以提供较低的电流或电压，这将导致芯片尺寸减小和功耗降低。

进一步参考图3，示出了ai芯片内的嵌入式otpmram存储器中的多个存储器阵列。otpmram可以包括多个存储器阵列302、304，每个存储器阵列包括多个存储单元。例如，每个存储器阵列可以包括m行和n列存储单元。替选地，每个存储器阵列可以由单行或单列存储单元构成。或者，存储器阵列可以由单个存储单元构成。可以使用一个参考电阻器312用于读取多个mram阵列302、304，这将详细说明。

如图3所示，在otpmram存储器阵列的情况下，多路复用器可以包括：字线驱动器306，其用于选择存储单元阵列302、304中的特定行313；以及位线多路复用器308、310，其均被配置成在每个相应的存储单元阵列302、304中选择特定列315或317。在图3中，多路复用器，即字线驱动器306和位线多路复用器308、310被配置为每次将多个mram阵列302、304中的仅一个存储单元选择性地电耦接至参考电阻器312。例如，存储器阵列302、304可以使用公共字线驱动器306，并且存储器阵列302、304均具有位线多路复用器308，310。字线驱动器306可以被配置成选择两个阵列302、304之间的公共行313，并且位线多路复用器308、310中的仅一个可以可操作成选择相应阵列中的列315或317。因此，嵌入式otpmram存储器可以包括附加比较器，例如，对应于其中选择了存储单元的mram阵列304的比较器318。

嵌入式存储器可以包括源极线309、311，源极线309、311向每个相应mram阵列中的所选择的存储单元提供第一电信号以生成第一输出信号。嵌入式存储器还可以包括驱动电路314，驱动电路314向参考电阻器312提供第二电信号以生成第二输出信号。嵌入式存储器还可以包括多个比较器，例如316、318，每个比较器被配置为将每个相应的mram阵列302、304的第一输出信号和第二输出信号进行比较。比较器316、318各自生成表示所选择的存储单元的状态的输出信号320、322。类似于图2a和图2b中的单个存储单元，比较器316、318均可以是通常在存储器电路中使用的感测放大器，例如电压感测放大器或电流感测放大器。

在电压感测放大器的情况下，类似于图2a，第一电信号和第二电信号中的每一个是电流。例如，源极线309、311可以向所选择的存储单元提供电流，并且第一输出信号可以是跨存储单元的电压。类似地，驱动电路314还可以提供流过参考电阻器312的电流，其生成输出电压作为第二输出信号。比较器316诸如电压感测放大器可以分别在输入324、326处接收第一输出信号和第二输出信号，并且在320处生成输出信号s0。输出s0指示在行313列315处的所选择的存储单元的状态，例如，值为零或一。

仅用于说明目的，上述otpmram存储器的示例被描述为包括具有公共字线驱动器的两个阵列。可以是电路布局的其他变型。例如，源极线309、311可以共享一条公共电压线。可以不需要多个存储器阵列共享公共字线驱动器。存储器阵列中的每一个可以具有其自己的位线多路复用器和字线驱动器。多个存储器阵列也可以具有公共位线多路复用器。此外，多个存储器阵列可以不需要如图3所示共享公共参考电阻器312。相反，多个存储器阵列中的每一个可以具有其单独的参考电阻器，或者一些存储器阵列可以共享公共参考电阻器，而其他存储器阵列可以各自具有单独的参考电阻器。更进一步，每个存储器阵列可以具有其自己的比较器。替选地和/或另外地，一些存储器阵列可以具有公共的比较器。

现在进一步描述用于上述嵌入式otpmram存储器中的存储器读取的过程。参考图4，读取在人工智能(ai)集成电路中的嵌入式一次性可编程(otp)mram存储器的方法可以包括：(1)通过多路复用器将嵌入式otpmram中的多个存储单元中的每一个存储单元耦接402至参考电阻器，其中每个存储单元包括一次性可编程mtj位单元；(2)通过源极线向每个存储单元提供404第一电信号以生成第一输出信号；(3)通过驱动电路向参考电阻器提供406第二电信号以生成第二输出信号；以及(4)将第一输出信号与第二输出信号进行比较408以生成指示每个存储单元的状态的输出信号。在一些情况下，可以使用感测放大器来完成对第一输出信号和第二输出信号进行的比较。

本专利文件中公开的各种结构和方法无论是独立地还是组合地提供优于现有技术的优点。以上所示的嵌入式otpmram存储器和存储器读取方法使用一个或更多个参考电阻器代替现有mram存储器中的传统参考单元。这可以避免过度使用参考单元或存储器单元数据冗余并降低开销容量。恒定参考电阻器可以不需要放置在存储单元附近或者不需要具有与存储单元的结构类似的结构以保持均匀性和准确读取。相反，参考电阻器可以灵活地放置在布局中的任何位置，并且也可以使参考电阻器的数目最小化。由于与otpmram相关的读取裕量窗增加，因此需要较低的电流/电压来读取存储器。这些优点使得可以在尺寸、功耗和性能方面优化存储器芯片。

从上述实施方式实现的较小芯片尺寸和低功耗的优点使得ai芯片特别适用于许多移动和物联网(iot)应用。例如，在ai应用中，otpmram存储器可以存储卷积神经网络(cnn)架构的经训练的权重，并且ai芯片中的ai逻辑电路可以被配置成使用存储在otpmram存储器中的一个或更多个权重来执行特定ai功能。在一些情况下，例如，在安全应用中，otpmram存储器可以存储注册的人脸和/或人脸的特征，并且脸部识别应用可以在执行用于执行脸部识别任务的编程指令时从otpmram存储器检索注册的人脸的特征。

根据前述说明书，其他优点对于本领域技术人员而言可以是明显的。例如，针对单晶体管-单磁隧道结(1t-1mtj)示出了上述各种实施方式，但是也可以适用于其他变型，例如2t-2mtj等。用于参考电阻器的驱动电路可以提供电流信号，并且比较器的输入端处的输出信号可以是电压信号。替选地，参考电阻器的驱动电路可以提供电压信号，并且比较器输入端的输出信号可以是电流信号。此外，图1a和图1b仅描绘了具有otpmram存储器和一个或两个ram存储器的ai芯片的示例。替选地，如本领域普通技术人员所理解的，ai芯片可以包括不同类型的附加ram存储器，并且芯片中不同类型存储器的布局可以变化。

因此，本领域技术人员将理解，在不脱离本发明内容的宽泛发明构思的情况下，可以对上述实施方式进行多种改变或修改。因此，应理解，本发明不限于本文描述的特定实施方式，而是旨在包括如在权利要求书中所限定的本发明的范围和精神内的各种实施方式的所有改变、修改和所有组合。