一种ROM漏电补偿电路及其设计方法和调节方法与流程

本发明属于只读存储器（rom）技术领域，具体而言，涉及一种rom漏电补偿电路及其设计方法和调节方法。

背景技术：

只读存储器（rom）是计算机和其他电子设备中使用的一种非易失性存储器。存储在rom中的数据只能读取，不能修改，因此它主要用于存储固件。

严格地说，只读存储器是指硬连线的存储器，例如二极管矩阵和后面的掩模rom（mrom），它们在制造后不能改变。虽然原则上可以改变分立电路，但是如果数据不好或需要更新，则集成电路（ic）不能并且无用。在许多应用程序中，这种内存永远不会被更改是一个缺点，因为无法修复错误和安全问题，并且无法添加新功能。

如今，rom已经包括在正常操作中只读的存储器，但仍然可以以某种方式重新编程。可擦除可编程只读存储器（eprom）和电可擦除可编程只读存储器（eeprom）可以擦除和重新编程，但通常这只能以相对较慢的速度完成，可能需要特殊设备才能实现，并且通常可能只有一定的次数。

在设计和工艺过程中，rom的泄漏电流是众所周知的问题。如图2所示，rom电路在读取时，字线（wl）和位线（bl）是同时并独立发展的，一同送到rom单元处发挥作用。在字线（wl）使能之前，位线（bl）会先进行预充电；位线（bl）预充为高电平之后，字线（wl）置高，位线（bl）开始读取数据。当位线（bl）进行数据读取时，同一个位线（bl）会成为多个存储单元的输出线。一般rom存储单元是以单个n型晶体管(nmos)作为其物理存储载体。晶体管在正常关闭时，由于其自身局限性，当存储管漏极接低电平时，其源漏极之间会存在一定的漏电路。单个晶体管的漏电流很小，不足以影响整个器件的功能。但由于rom存储器本身的结构特征，单个位线上会连接几十，几百甚至上千个存储晶体管，正常的预充电路不能抵消其漏电对存储器数据读取的影响。当存储器过大，晶体管存零数目过多时，漏电流对位线电流产生的不利影响甚至会直接导致相关的存储器单元的数据误读。

rom漏电流的问题很难解决，因为漏电流可能与工艺特性有关，并且可能随温度，电压，工艺角等因素而显着变化。因此，需要一种用于解决rom漏电流的方法。

现有的关于rom漏电流的技术主要集中在如何减小rom电路中的漏电上。dennise.dudeck等人提出的一种方法是通过在每个读取周期期间减少预充电周期的持续时间来减少漏电流，从而相关的漏电流将在每个周期期间持续更短的时间段。

然而，不幸的是，不管如何在减小rom漏电上下功夫，rom的漏电只能相对减小，其根本的漏电还是存在的，无法克服。因此，针对rom漏电无法消除的问题，有一些方法就考虑用补偿的方法来抵消泄漏的电流。

lorenzobedarida等人提出一种方法是rom读端口设计一个传感电路。传感电路包括可以检测漏电流的位线，和相应的补偿电路。补偿电路用于通过基于检测电路的漏电流来补偿存储电路的漏电流，整个过程要通过两步来完成。

该方法的缺点在于电路结构比较复杂，对电路设计的要求比较高。同时，该方的准确性、稳定性随温度，工艺的变化会有较大的波动，在实际应用中可靠性会比较差。另外，该方法的漏电补偿不能随rom中因存储数据不同而导致的漏电不同做出相应的调节。

另外一种常见的做法是采用在rom读出电路中统一添加一个mos管来用于漏电的补偿，如图1所示。改方法的缺点在于无法精确补偿rom存储器中的存在的漏电流。其只能通过改变补偿pmos管的尺寸来控制补偿漏电流的大小。而且，对于一套rom存储器电路，补偿mos管的尺寸只能固定唯一一个，当rom中漏电流较大时，该电路的电流补偿可能不够，会影响rom电路的余量，甚至会导致rom电路读取数据失败。如果rom中漏电流比较小，又会带来过度的电流补偿，增加不必要的功耗。因此该种电路不能根据rom中存储数据的不同带来的漏电不同而做出不同的电流补偿，会有减小rom电路余量甚至功能失败的风险和增加rom电路功耗的隐患。

技术实现要素：

为了解决上述现有技术存在的问题，本发明旨在提供一种rom漏电补偿电路及其设计方法和调节方法，可以实现更为精准的补偿电流调节。

为实现上述技术目的，达到上述技术效果，本发明通过以下技术方案实现：

一种rom漏电补偿电路，由若干个漏电补偿pmos管并联而成，每个所述漏电补偿pmos管的漏极均分别与rom读出电路中的总位线连接，每个所述漏电补偿pmos管的源极均分别与电源电压连接，每个所述漏电补偿pmos管的栅极均分别接入控制线后与烧录有调节程序控制的控制芯片连接，所述控制线用于所述控制芯片控制每个漏电补偿pmos管栅极的电平高低，每个所述漏电补偿pmos管均具有根据各自栅极的电平高低独立控制开关的功能。

进一步的，所述rom漏电补偿电路中由第一漏电补偿pmos管、第二漏电补偿pmos管、第三漏电补偿pmos管和第四漏电补偿pmos管并联而成。

进一步的，所述rom补偿电路中，所述漏电补偿pmos管（mp0，mp1，...，mpn）的数目可根据预判得到的所述总位线（gbl）上的漏电情况进行针对性设计，所述总位线（gbl）上的漏电越多，所述漏电补偿pmos管（mp0，mp1，...，mpn）的设计数目越多；并且所述漏电补偿pmos管（mp0，mp1，...，mpn）的尺寸亦可以根据预判得到的所述总位线（gbl）上的漏电情况进行针对性设计，所述总位线（gbl）上的漏电越多，所述漏电补偿pmos管（mp0，mp1，...，mpn）的设计尺寸越大，以便为实现更为精准的补偿电流调节提供支持。

因为rom是一个只读存储器，在每次使用之前，都会事先根据应用的需要对rom进行写入固定的值，所以对于一个rom存储器来说，其内部存储的数据是已知并且不会改变的。这就是说，对于一个给定的rom，其内部所存储的数据“0”和“1”已知的。这样一来，在设计rom存储器时，对于位线上所存储的数据“0”的个数是大概有个数目的，对位线的漏电也是能够有个预先判断的。

因此本发明还提供了一种上述rom漏电补偿电路的设计方法，包括如下步骤：

1）利用rom内部存储数据是已知且不会改变的特性，对一个给定的rom内部所含数据“0”和“1”的数目进行分析，从而对rom读出电路中总位线上所存储的数据“0”的数目有个预估，也对位线上漏电的多少有个预先判断；

2）根据预判总位线上漏电的多少，设计rom漏电补偿电路中需要并联的漏电补偿pmos管的个数；其中，预判的所述总位线上漏电越多，所述漏电补偿pmos管的设计数目则相应越多，预判的所述总位线上漏电越少，所述漏电补偿pmos管的设计数目则相应越少；

3）根据设计好的所述漏电补偿pmos管的数目，设计rom漏电补偿电路的调节方案；其中，当总位线上当前漏电较少时，设计同时打开少量的漏电补偿pmos管以减小补偿的电流，当总位线上当前漏电较大时，设计同时打开大量或全部打开漏电补偿pmos管以加大补偿的电流；

4）根据设计好的调解方案，编写成一个能在一定范围内实现多步条件的调节程序，所述调节程序能根据rom的存储单元中存储数据“0”的数目，通过打开漏电补偿pmos管的个数来调节补偿的电流大小，从而达到更为精确的rom漏电补偿的目的，提高rom存储器的可靠性；

5）根据设计所需的漏电补偿pmos管的个数，将所有漏电补偿pmos管的漏级均分别接入电源电压，将所有漏电补偿pmos管的源极均分别接入rom读出电路的总位线，将所有漏电补偿pmos管的栅极经控制线与设计好的调节程序连接，从而将所有漏电补偿pmos管并联，构成具有补偿电流可调节的rom漏电补偿电路。

进一步的，在设计所述rom漏电补偿电路时，除了可根据补偿电流调节的需求，调整所述漏电补偿pmos管的个数之外，也可以根据补偿电流调节的需求，调整所述漏电补偿pmos管的尺寸，补偿电流需求越大，所述漏电补偿pmos管的尺寸越大，通过改变所述漏电补偿pmos管的尺寸来实现不同大小的补偿电流供给，以实现更为精准的补偿电流调节。比如在某些设计中可以通过调节所述漏电补偿pmos管的尺寸来控制所述漏电补偿pmos管的数目，一样的，在一些设计中可以通过调整所述漏电补偿pmos管的数量来控制所述漏电补偿pmos管的尺寸。

本发明还提供了一种上述rom漏电补偿电路的调节方法，大致步骤为，根据所述总位线上rom存储单元存储数据为“0”存储数据为低电平的数目，所述控制芯片首先依照设定好的调节程序，通过所述控制线控制所述rom漏电补偿电路中每个漏电补偿pmos管栅极处于高电平或低电平，然后每个所述漏电补偿pmos管分别根据各自栅极的电平高低独立控制开关，所述漏电补偿pmos管的栅极为高电平时关闭，为低电平时打开，最终根据同时打开的所述漏电补偿pmos管的数量来控制给到rom的补偿电流的大小，同时打开的所述漏电补偿pmos管的数量越多，则补偿电流越大，同时打开的所述漏电补偿pmos管的数量越少，则补偿电流越小，从而在一定范围内实现可编程多步条件的rom漏电补偿调节，做到更为精确的rom漏电补偿。

进一步的，假设所述rom漏电补偿电路中并联有4个所述漏电补偿pmos管，分别命名为第一漏电补偿pmos管、第二漏电补偿pmos管、第三漏电补偿pmos管和第四漏电补偿pmos管，以上述4个漏电补偿pmos管为例，其具体的调节方案如下：

当所述总位线上rom存储单元存储数据“0”的数目少于1/4时，所述第一漏电补偿pmos管的栅极为低电平，所述第二漏电补偿pmos管、所述第三漏电补偿pmos管和所述第四漏电补偿pmos管的栅极为高电平，即所述第一漏电补偿pmos管打开，所述第二漏电补偿pmos管、所述第三漏电补偿pmos管和所述第四漏电补偿pmos管关闭；

当所述总位线上rom存储单元存储数据“0”的数目大于1/4，但小于1/2时，所述第一漏电补偿pmos管和所述第二漏电补偿pmos管的栅极为低电平，所述第三漏电补偿pmos管和所述第四漏电补偿pmos管的栅极为高电平，即所述第一漏电补偿pmos管和所述第二漏电补偿pmos管打开，所述第三漏电补偿pmos管和所述第四漏电补偿pmos管关闭；

当所述总位线上rom存储单元存储数据“0”的数目大于1/2，但小于3/4时，所述第一漏电补偿pmos管、所述第二漏电补偿pmos管和所述第三漏电补偿pmos管的栅极为低电平，所述第四漏电补偿pmos管的栅极为高电平，即所述第一漏电补偿pmos管、所述第二漏电补偿pmos管和所述第三漏电补偿pmos管打开，所述第四漏电补偿pmos管关闭；

当所述总位线上rom存储单元存储数据“0”的数目大于3/4，所述第一漏电补偿pmos管、所述第二漏电补偿pmos管、所述第三漏电补偿pmos管和所述第四漏电补偿pmos管的栅极均为低电平，即所述第一漏电补偿pmos管、所述第二漏电补偿pmos管、所述第三漏电补偿pmos管和所述第四漏电补偿pmos管均打开。

本发明的有益效果如下：

1、本发明的rom漏电补偿电路跟背景技术中的dennise.dudeck等人的方法相比，电路结构更为简单，实现起来也更加容易，并且整个电路受温度、工艺的影响较小。

2、本发明的rom漏电补偿电路跟背景技术中的常规漏电补偿电路相比，可以根据rom中因为存储数据不同带来的漏电不同进行可调节漏电补偿。对于一套rom电路而言，不管最终给rom初始化的值是什么，只需根据漏电的情况，对补偿电路中pmos管的同时打开数量或尺寸进行相应的调整，而不需要重新设计一整套rom电路，大大节约了成本。

3、本发明的rom漏电补偿电路跟背景技术中的常规漏电补偿方法比，可以更为精确的调节补偿的电流，从而降低因为漏电补偿不够带来的电路失效的风险，同时也能有效避免因为漏电补偿过度造成的功耗损失。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。本发明的具体实施方式由以下实施例及其附图详细给出。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为现有技术所采用的常规rom漏电补偿电路的示意图；

图2为rom读取数据的时序图；

图3为本发明rom漏电补偿电路的电路示意图；

图4为本发明rom漏电补偿电路一种实施例的电路示意图。

具体实施方式

下面将参考附图并结合实施例，来详细说明本发明。

参见图3所示，一种rom漏电补偿电路，由若干个漏电补偿pmos管mp0，mp1，...，mpn并联而成，每个所述漏电补偿pmos管mp0，mp1，...，mpn的漏极均分别与romdata-latch读出电路中的总位线gbl连接，每个所述漏电补偿pmos管mp0，mp1，...，mpn的源极均分别与电源电压vdd连接，每个所述漏电补偿pmos管mp0，mp1，...，mpn的栅极均分别接入控制线control后与烧录有调节程序控制的控制芯片连接，所述控制线control用于所述控制芯片控制每个漏电补偿pmos管mp0，mp1，...，mpn栅极的电平高低，每个所述漏电补偿pmos管mp0，mp1，...，mpn均具有根据各自栅极的电平高低独立控制开关的功能。

因为rom是一个只读存储器，在每次使用之前，都会事先根据应用的需要对rom进行写入固定的值，所以对于一个rom存储器来说，其内部存储的数据是已知并且不会改变的。这就是说，对于一个给定的rom，其内部所存储的数据“0”和“1”已知的。这样一来，在设计rom存储器时，对于位线上所存储的数据“0”的个数，即存储数据为低电平的个数是大概有个数目的，对位线的漏电也是能够有个预先判断的。

因此在设计上述的rom漏电补偿电路时，包括以下几个步骤：

1）利用rom内部存储数据是已知且不会改变的特性，对一个给定的rom内部所含数据“0”和“1”的数目进行分析，从而对rom读出电路中总位线上所存储的数据“0”的数目有个预估，也对位线上漏电的多少有个预先判断；

2）根据预判总位线上漏电的多少，设计rom漏电补偿电路中需要并联的漏电补偿pmos管的个数；其中，预判的所述总位线上漏电越多，所述漏电补偿pmos管的设计数目则相应越多，预判的所述总位线上漏电越少，所述漏电补偿pmos管的设计数目则相应越少；

3）根据设计好的所述漏电补偿pmos管的数目，设计rom漏电补偿电路的调节方案；其中，当总位线上当前漏电较少时，设计同时打开少量的漏电补偿pmos管以减小补偿的电流，当总位线上当前漏电较大时，设计同时打开大量或全部打开漏电补偿pmos管以加大补偿的电流；

4）根据设计好的调解方案，编写成一个能在一定范围内实现多步条件的调节程序，所述调节程序能根据rom的存储单元中存储数据“0”的数目，通过打开漏电补偿pmos管的个数来调节补偿的电流大小，从而达到更为精确的rom漏电补偿的目的，提高rom存储器的可靠性；

5）根据设计所需的漏电补偿pmos管的个数，将所有漏电补偿pmos管的漏级均分别接入电源电压，将所有漏电补偿pmos管的源极均分别接入rom读出电路的总位线，将所有漏电补偿pmos管的栅极经控制线与设计好的调节程序连接，从而将所有漏电补偿pmos管并联，构成具有补偿电流可调节的rom漏电补偿电路。

在设计所述rom补偿电路时，除了所述漏电补偿pmos管mp0，mp1，...，mpn的数目可以根据预判得到的所述总位线gbl上的漏电情况进行针对性设计，所述漏电补偿pmos管mp0，mp1，...，mpn的尺寸亦可以根据预判得到的所述总位线gbl上的漏电情况进行针对性设计，所述总位线gbl上的漏电越多，所述漏电补偿pmos管mp0，mp1，...，mpn的设计尺寸越大，以便为实现更为精准的补偿电流调节提供支持。

本发明rom漏电补偿电路的调节方法为，根据所述总位线gbl上rom存储单元存储数据为“0”的数目，即存储数据为低电平的数目，所述控制芯片首先依照设定好的调节程序，通过所述控制线control控制所述rom漏电补偿电路中每个漏电补偿pmos管mp0，mp1，...，mpn栅极处于高电平或低电平，然后每个所述漏电补偿pmos管mp0，mp1，...，mpn分别根据各自栅极的电平高低独立控制开关，所述漏电补偿pmos管mp0，mp1，...，mpn的栅极为高电平时关闭，为低电平时打开，最终根据同时打开的所述漏电补偿pmos管mp0，mp1，...，mpn的数量来控制给到romdata-latch的补偿电流的大小，同时打开的所述漏电补偿pmos管mp0，mp1，...，mpn的数量越多，则补偿电流越大，同时打开的所述漏电补偿pmos管mp0，mp1，...，mpn的数量越少，则补偿电流越小，从而在一定范围内实现可编程多步条件的rom漏电补偿调节，做到更为精确的rom漏电补偿。

作为本发明的一种优选实施例，参见图4所示，所述rom漏电补偿电路中由第一漏电补偿pmos管mp0、第二漏电补偿pmos管mp1、第三漏电补偿pmos管mp2和第四漏电补偿pmos管mp3并联而成。

以上述4个漏电补偿pmos管为例，其具体的调节方案如下：

当所述总位线gbl上rom存储单元存储数据“0”的数目少于1/4时，所述第一漏电补偿pmos管mp0的栅极为低电平，所述第二漏电补偿pmos管mp1、所述第三漏电补偿pmos管mp2和所述第四漏电补偿pmos管mp3的栅极为高电平，即所述第一漏电补偿pmos管mp0打开，所述第二漏电补偿pmos管mp1、所述第三漏电补偿pmos管mp2和所述第四漏电补偿pmos管mp3关闭；

当所述总位线gbl上rom存储单元存储数据“0”的数目大于1/4，但小于1/2时，所述第一漏电补偿pmos管mp0和所述第二漏电补偿pmos管mp1的栅极为低电平，所述第三漏电补偿pmos管mp2和所述第四漏电补偿pmos管mp3的栅极为高电平，即所述第一漏电补偿pmos管mp0和所述第二漏电补偿pmos管mp1打开，所述第三漏电补偿pmos管mp2和所述第四漏电补偿pmos管mp3关闭；

当所述总位线gbl上rom存储单元存储数据“0”的数目大于1/2，但小于3/4时，所述第一漏电补偿pmos管mp0、所述第二漏电补偿pmos管mp1和所述第三漏电补偿pmos管mp2的栅极为低电平，所述第四漏电补偿pmos管mp3的栅极为高电平，即所述第一漏电补偿pmos管mp0、所述第二漏电补偿pmos管mp1和所述第三漏电补偿pmos管mp2打开，所述第四漏电补偿pmos管mp3关闭；

当所述总位线gbl上rom存储单元存储数据“0”的数目大于3/4，所述第一漏电补偿pmos管mp0、所述第二漏电补偿pmos管mp1、所述第三漏电补偿pmos管mp2和所述第四漏电补偿pmos管mp3的栅极均为低电平，即所述第一漏电补偿pmos管mp0、所述第二漏电补偿pmos管mp1、所述第三漏电补偿pmos管mp2和所述第四漏电补偿pmos管mp3均打开。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。