一种位线电压的控制电路及NandFlash的制作方法

本实用新型涉及存储技术领域，特别是涉及一种位线电压控制电路和一种Nand Flash。

背景技术：

Nand Flash(闪存)是一种非易失存储器，Nand Flash具有改写速度快，存储容量大等优点，被广泛应用到电子产品中。随着Nand Flash的大量使用，对Nand Flash的编程性能要求也在不断提高。

如图1所示，在对Nand Flash进行编程时，随着program(编程)pulse (脉冲)的进行，越来越多的电子被注入cell(存储单元)的FG(Floating Gate，浮栅)，FG的电势VFG会逐渐变低。因此，在program结束或program成功前，必须继续提升program电压VPGM，以保持FG的电势VFG与沟道电势Vchannel之差即VFG-Vchannel足够大，以写入更多的电子到相应cell的 FG里。由于两个program pulse之间的program电压差DVPGM与最终编程后cell的阈值分布宽度成正相关关系，为了减小最终编程后cell的阈值分布宽度，可以将需要进行快编程cell的VFG-Vchannel降低，以实现在没有损失编程性能的同时，减小DVPGM，从而减小最终编程后cell的阈值分布宽度。

现有技术通过图2所示的位线电压控制电路来减小VFG-Vchannel。由于对cell进行program还是inhibit(屏蔽)是由cell对应BL的电压大小决定的，现有技术通过图2所示的位线电压控制电路控制BL_clamp电压 V_BL_clamp’，来实现减小慢编程时位线对应cell的VFG-Vchannel，此时 Vchannel可以为慢编程时位线电压V_BL_Slow_Program’。

但是，图2所示的位线电压控制电路还存在以下缺陷：

第一，由于位线是较大的容性负载，图2所示的位线电压控制电路控制精度受被选中位线的周围环境影响较大，充电速度也差异较大，很难实现对慢编程时位线电压的精确控制。

第二，位线电压用于区分3种状态(编程状态、慢编程状态和屏蔽状态)，而图2所示的位线电压控制电路中直接控制位线电压的电路只有一个控制信号Data_B’，如图3所示，图2需要分两个阶段(即T1’阶段和T2’阶段)来控制慢编程时BL电压V_BL_Slow_Program’，慢编程耗时长。

技术实现要素：

鉴于上述问题，本实用新型实施例的目的在于提供一种位线电压控制电路和一种Nand Flash，以解决现有技术中的位线电压控制电路慢编程时位线电压控制精度低，耗时长的问题。

为了解决上述问题，本实用新型实施例公开了一种位线电压控制电路，所述位线电压控制电路包括与位线相连的第一开关管、与地相连的第二开关管以及与第一电源相连的第三开关管，所述位线电压控制电路还包括：第二电源；第一开关模块，所述第一开关模块的第一端与所述第二开关管或地相连，当所述第一开关模块的第一端与所述第二开关管相连时，所述第一开关模块的第二端分别与所述第一开关管和所述第三开关管相连，当所述第一开关模块的第一端与所述地相连时，所述第一开关模块的第二端与所述第二开关管相连，所述第一开关模块的控制端接收第一数据信号；当所述第一数据信号为高电平时，所述第一开关模块导通；第二开关模块，所述第二开关模块的第一端与所述第二电源相连，所述第二开关模块的控制端接收第二数据信号；当所述第二数据信号为高电平时，所述第二开关模块导通；第三开关模块，所述第三开关模块的第一端与所述第二开关模块的第二端相连，所述第三开关模块的控制端接收第三数据信号，所述第三开关模块的第二端分别与所述第一开关管和所述第三开关管相连；当所述第三数据信号为高电平时，所述第三开关模块导通；其中，当所述第二数据信号与所述第三开关管的控制信号相同时，所述第一数据信号为所述第三数据信号的反信号；当所述第三数据信号与所述第三开关管的控制信号相同时，所述第一数据信号为所述第二数据信号的反信号。

可选地，所述第二电源的电压大小和电压变化速度可调。

可选地，当所述位线电压控制电路工作时，所述第一开关管始终处于导通状态。

可选地，所述第一开关模块为第一NMOS管，或所述第一开关模块由至少一个PMOS管和至少一个NMOS管构成。

可选地，所述第二开关模块为第二NMOS管，或所述第二开关模块由至少一个PMOS管和至少一个NMOS管构成。

可选地，所述第三开关模块为第三NMOS管，或所述第三开关模块由至少一个PMOS管和至少一个NMOS管构成。

可选地，当所述第二数据信号与所述第三开关管的控制信号相同时，若所述第二数据信号为低电平信号时，所述位线电压为屏蔽电压。

可选地，当所述第二数据信号与所述第三开关管的控制信号相同时，若所述第二数据信号为高电平信号，所述第三数据信号为低电平信号，所述位线电压为编程电压。

可选地，当所述第二数据信号与所述第三开关管的控制信号相同时，若所述第二数据信号为高电平信号，所述第三数据信号为高电平信号时，所述位线电压为慢编程电压。

本实用新型实施例的位线电压控制电路包括以下优点：通过在位线电压控制电路中增加第二电源、第一开关模块、第二开关模块以及第三开关模块，其中，第一开关模块的第一端与第二开关管或地相连，当第一开关模块的第一端与第二开关管相连时，第一开关模块的第二端分别与第一开关管和第三开关管相连，当第一开关模块的第一端与地相连时，第一开关模块的第二端与第二开关管相连，第一开关模块的控制端接收第一数据信号；当第一数据信号为高电平时，第一开关模块导通；第二开关模块的第一端与第二电源相连，第二开关模块的控制端接收第二数据信号；当第二数据信号为高电平时，第二开关模块导通；第三开关模块的第一端与第二开关模块的第二端相连，第三开关模块的控制端接收第三数据信号，第三开关模块的第二端分别与第一开关管和第三开关管相连；当第三数据信号为高电平时，第三开关模块导通；当第二数据信号与第三开关管的控制信号相同时，第一数据信号为第三数据信号的反信号；当第三数据信号与第三开关管的控制信号相同时，第一数据信号为第二数据信号的反信号。这样，不仅可以通过设置第二电源的电压大小来对慢编程时位线电压进行精确控制，在不损失编程性能的前提下，减小了最终编程后cell的阈值分布宽度，而且由于增加了第一数据信号和第一数据信号的反信号来控制相应的开关模块，使得可以更快的完成慢编程时对BL充电，有效减小了慢编程时间。

为了解决上述问题，本实用新型还实施例公开了一种Nand Flash，包括至少一个所述的位线电压控制电路，所述位线电压控制电路与所述Nand Flash中一位线相连。

本实用新型实施例的Nand Flash包括以下优点：通过采用上述的位线电压控制电路，不仅可以通过设置第二电源的电压大小来对慢编程时位线电压进行精确控制，在不损失编程性能的前提下，减小了最终编程后cell的阈值分布宽度，而且由于增加了第一数据信号和第一数据信号的反信号来控制相应的开关模块，使得可以更快的完成慢编程时对BL充电，有效减小了慢编程时间。

附图说明

图1是现有技术中对Nand Flash进行编程时各电压的示意图；

图2是现有技术中位线电压控制电路的结构示意图；

图3是现有技术中位线电压控制电路中各信号的波形示意图；

图4是本实用新型的一种位线电压控制电路实施例的结构框图；

图5是本实用新型的另一种位线电压控制电路实施例的结构框图；

图6是本实用新型的一种位线电压控制电路实施例的结构示意图；

图7是本实用新型的一种位线电压控制电路实施例中各信号的波形示意图。

具体实施方式

为使本实用新型的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本实用新型作进一步详细的说明。

参照图4，其示出了本实用新型的一种位线电压控制电路实施例的结构框图，位线电压控制电路包括与位线BLn相连的第一开关管10、与地VSS 相连的第二开关管20以及与第一电源VDD相连的第三开关管30，位线电压控制电路还可以包括：第二电源VSRC；第一开关模块40，第一开关模块 40的第一端与第二开关管20或地相连，参照图4，当第一开关模块40的第一端与第二开关管20相连时，第一开关模块40的第二端分别与第一开关管 10和第三开关管30相连，参照图5，当第一开关模块40的第一端与地相连时，第一开关模块40的第二端与第二开关管20相连，第一开关模块40的控制端接收第一数据信号Data_1；当第一数据信号Data_1为高电平时，第一开关模块40导通；第二开关模块50，第二开关模块50的第一端与第二电源VSRC相连，第二开关模块50的控制端接收第二数据信号Data_2；当第二数据信号Data_2为高电平时，第二开关模块50导通；第三开关模块60，第三开关模块60的第一端与第二开关模块50的第二端相连，第三开关模块 60的控制端接收第三数据信号Data_3，第三开关模块60的第二端分别与第一开关管10和第三开关管30相连(即当第一开关模块40的第二端分别与第一开关管10和第三开关管30相连时，第三开关模块60的第二端与第一开关模块40的第二端相连；当第一开关模块40的第二端与第二开关管20 相连时，第三开关模块60的第二端与第二开关管20相连)；当第三数据信号Data_3为高电平时，第三开关模块60导通；其中，当第二数据信号Data_2 与第三开关管的控制信号相同时，第一数据信号Data_1为第三数据信号 Data_3的反信号；当第三数据信号Data_3与第三开关管的控制信号相同时，第一数据信号Data_1为第二数据信号Data_2的反信号。

这样，通过设置第二电源VSRC的电压大小，可以实现对慢编程时位线电压进行精确控制，在不损失编程性能的前提下，减小了最终编程后cell的阈值分布宽度，而且由于增加了第一数据信号Data_1和第一数据信号Data_1 的反信号来控制相应的开关模块，使得可以更快的完成慢编程时对BL充电，有效减小了慢编程时间。

可选地，第二电源VSRC的电压大小和电压变化速度可调。具体地，可以通过调整第二电源VSRC的电压大小和/或电压变化速度来使最终编程后cell的阈值分布宽度小于预设值。

可选地，当位线电压控制电路工作时，第一开关管10始终处于导通状态，以便以最快速度完成慢编程时BL充电，减小慢编程时间。

可选地，第一开关模块40可以为由至少一个开关管组成的模块，例如，第一开关模块40可以为第一NMOS管N1，或第一开关模块40可以由至少一个PMOS管和至少一个NMOS管构成。其中，当第一开关模块40为第一 NMOS管N1时，位线电压控制电路的结构可以如图6所示。

可选地，第二开关模块50可以为由至少一个开关管组成的模块，例如，第二开关模块50可以为第二NMOS管N2，或第二开关模块50可以由至少一个PMOS管和至少一个NMOS管构成。其中，当第二开关模块50为第二 NMOS管N2时，位线电压控制电路的结构可以如图6所示。

可选地，第三开关模块60可以为由至少一个开关管组成的模块，例如，第三开关模块60可以为第三NMOS管N3，或第三开关模块60可以由至少一个PMOS管和至少一个NMOS管构成。其中，当第三开关模块60为第三 NMOS管N3时，位线电压控制电路的结构可以如图6所示。

图6中，第二数据信号Data_2与第三开关管的控制信号Data_B相同，第一数据信号Data_1(图6中Data_S_B)为第三数据信号Data_3(图6中 Data_S)的反信号，第一开关管10可以为第四NMOS管N4，第二开关管 20可以为第五NMOS管N5，第三开关管30可以为第一PMOS管P1，第四 NMOS管N4的栅极接收第四数据信号BL_clamp，第五NMOS管N5的栅极接收第二数据信号Data_B，第一PMOS管P1的栅极接收第二数据信号 Data_B。

此时，第二NMOS管N2的第一端与第二电源VSRC相连，第二NMOS 管N2的栅极接收第二数据信号Data_B。第三NMOS管N3的第一端与第二 NMOS管N2的第二端相连，第三NMOS管N3的栅极接收第三数据信号 Data_S，第三NMOS管N3的第二端分别与第四NMOS管N4的第一端和第一PMOS管的第一端相连。第一NMOS管N1的第一端与第五NMOS管N5 的第一端相连，第一NMOS管N1的栅极接收第三数据信号的反信号Data_S_B，第一NMOS管N1的第二端与第三NMOS管N3的第二端相连。

其中，第一NMOS管N1的第一端可以为第一NMOS管N1的源极或第一NMOS管N1的漏极，第一NMOS管N1的第二端可以为第一NMOS管 N1的漏极或第一NMOS管N1的源极。第二NMOS管N2、第三NMOS管 N3、第四NMOS管N4以及第五NMOS管N5与第一NMOS管N1的情况类似，不再赘述。

可选地，参照图7，当第二数据信号Data_2与第三开关管的控制信号 Data_B相同时，若第二数据信号Data_B为低电平信号时，位线电压为屏蔽电压V_BL_Inhibit，此时，可以对位线BLn对应cell串进行屏蔽操作。

可选地，参照图7，当第二数据信号Data_2与第三开关管的控制信号 Data_B相同时，若第二数据信号Data_B为高电平信号，第三数据信号Data_S 为低电平信号，位线电压为编程电压V_BL_Program，此时，可以对位线 BLn对应cell串进行编程操作。

可选地，参照图7，当第二数据信号Data_2与第三开关管的控制信号 Data_B相同时，若第二数据信号Data_B为高电平信号，第三数据信号Data_S 为高电平信号，位线电压为慢编程电压V_BL_Slow_Program，此时，可以对位线BLn对应cell串进行慢编程操作。

图7中，V_BL_clamp为第四数据信号BL_clamp的电压，其中，V_BL _clamp需足够大以使第四NMOS管N4导通，使第一电源VDD传输至位线 BLn。图6中，VSRC为中cell的Vchannel，VFG为FG的电势，Vchannel 为沟道电势。图6中，位线BLn电压充电至可进行慢编程操作的电压所需的时间，位线BLn电压充电至可进行屏蔽操作的电压所需的时间，位线BLn 电压放电至可进行编程操作的电压所需的时间，这三个时间中最长的时间为 T。

可选地，当第三数据信号Data_3与第三开关管的控制信号Data_B相同时，若第三数据信号Data_B为低电平信号时，位线电压为屏蔽电压，此时，可以对位线BLn对应cell串进行屏蔽操作。

可选地，当第三数据信号Data_3与第三开关管的控制信号Data_B相同时，若第三数据信号Data_B为高电平信号，第二数据信号Data_2为低电平信号，位线电压为编程电压，此时，可以对位线BLn对应cell串进行编程操作。

可选地，当第三数据信号Data_3与第三开关管的控制信号Data_B相同时，若第三数据信号Data_B为高电平信号，第二数据信号Data_2为高电平信号，位线电压为慢编程电压，此时，可以对位线BLn对应cell串进行慢编程操作。

在具体实施时，可将对BL电压进行充放电，与对WL线充电部分并行进行或全部并行进行，以便进一步减少总体编程所需时间。

本实用新型实施例的位线电压控制电路包括以下优点：通过在位线电压控制电路中增加第二电源、第一开关模块、第二开关模块以及第三开关模块，其中，第一开关模块的第一端与第二开关管或地相连，当第一开关模块的第一端与第二开关管相连时，第一开关模块的第二端分别与第一开关管和第三开关管相连，当第一开关模块的第一端与地相连时，第一开关模块的第二端与第二开关管相连，第一开关模块的控制端接收第一数据信号；当第一数据信号为高电平时，第一开关模块导通；第二开关模块的第一端与第二电源相连，第二开关模块的控制端接收第二数据信号；当第二数据信号为高电平时，第二开关模块导通；第三开关模块的第一端与第二开关模块的第二端相连，第三开关模块的控制端接收第三数据信号，第三开关模块的第二端分别与第一开关管和第三开关管相连；当第三数据信号为高电平时，第三开关模块导通；当第二数据信号与第三开关管的控制信号相同时，第一数据信号为第三数据信号的反信号；当第三数据信号与第三开关管的控制信号相同时，第一数据信号为第二数据信号的反信号。这样，不仅可以通过设置第二电源的电压大小和/或电压变化速度来对慢编程时位线电压进行精确控制，在不损失编程性能的前提下，减小了最终编程后cell的阈值分布宽度，而且由于增加了第一数据信号和第一数据信号的反信号来控制相应的开关模块，使得可以更快的完成慢编程时对BL充电，有效减小了慢编程时间。

本实用新型还实施例公开了一种Nand Flash，包括至少一个上述的位线电压控制电路，位线电压控制电路与Nand Flash中一位线相连。

本实用新型实施例的Nand Flash包括以下优点：通过采用上述的位线电压控制电路，不仅可以通过设置第二电源的电压大小和/或电压变化速度来来对慢编程时位线电压进行精确控制，在不损失编程性能的前提下，减小了最终编程后cell的阈值分布宽度，而且由于增加了第二数据信号来控制第二开关模块和第三开关模块，使得可以更快的完成慢编程时BL充电，有效减小了慢编程时间。

对于Nand Flash实施例而言，由于其包括位线电压控制电路，所以描述的比较简单，相关之处参见位线电压控制电路实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

尽管已描述了本实用新型实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本实用新型实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本实用新型所提供的一种位线电压控制电路和一种Nand Flash，进行了详细介绍，本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。