技术总结
本实用新型一种DDR内存的读数据信号处理电路，该读数据信号处理电路包括采样接收模块和脉宽测试模块；当数字控制信号TD[n‑1:0]对应的编码数值对应于数据脉冲选择信号DQS的周期，采样接收模块与脉宽测试模块连接，根据数字控制信号TD[n‑1:0]对数据脉冲选择信号DQS额外延迟数据脉冲选择信号DQS的周期的四分之一，使得数据脉冲选择信号DQS采样数据信号DQ时可获得最大的时间采样窗口。相对现有技术，本实用新型技术方案由数字编码控制处理，可实现即时工作。
技术研发人员：杨秋平
受保护的技术使用者：珠海市一微半导体有限公司
技术研发日：2018.08.02
技术公布日：2019.01.22