1.一种装置，包括：
布置在nand串(ns1、ns2、700n-703n、710n-713n、720n-723n、730n-733n)中的多个存储器单元(680a、681a、682a、683a、684a和685a、703-716、723-736、743-756、763-776)，所述多个存储器单元包括间隔开第一距离(d1)的第一存储器单元(680a、681a、684a和685a)和间隔开第二距离(d2)的第二存储器单元(682a、683a)，所述第二距离大于所述第一距离；以及
控制电路(51-53、110、122)，所述控制电路(51-53、110、122)被配置为在向所述第一存储器单元和向所述第二存储器单元施加通过电压(vpass)的同时感测所述nand串中选定的存储器单元的导电状态，并且在感测到所述选定的存储器单元的所述导电状态之后，并且当满足一个或多个条件时，完成将所述第一存储器单元的电压(1210c)从所述通过电压减小到稳态电压，之后完成将所述第二存储器单元的电压(1210d、1210e、1210f)从所述通过电压减小到所述稳态电压，其中所述一个或多个条件包括所述选定的存储器单元在所述nand串中的指定位置范围(源极侧-if)内。
2.根据权利要求1所述的装置，其中：
为了完成所述减小所述第二存储器单元的所述电压，所述控制电路被配置为将所述第二存储器单元的所述电压从所述通过电压减小到中间电压(vint)，将所述第二存储器单元的所述电压保持在所述中间电压处达时间段，并且将所述第二存储器单元的所述电压从所述中间电压减小到所述稳态电压。
3.根据权利要求2所述的装置，其中：
为了完成所述减小所述第一存储器单元的所述电压，所述控制电路被配置为将所述第一存储器单元的所述电压(1210d)从所述通过电压连续减小到所述稳态电压。
4.根据权利要求2或3所述的装置，其中：
所述nand串具有源极端(613)和漏极端(615)；并且
当所述选定的存储器单元更靠近所述源极端时，所述时间段更长。
5.根据权利要求2至4中任一项所述的装置，其中：
所述nand串具有源极端(613)和漏极端(615)；并且
当所述选定的存储器单元更靠近所述源极端时，所述中间电压的大小更大。
6.根据权利要求2至5中任一项所述的装置，其中：
对所述选定的存储器单元的所述导电状态的所述感测发生在编程循环序列(pl1-pl15)内的一个编程循环中的验证测试中；并且
当所述编程循环在所述编程循环序列中靠后时，所述时间段更长。
7.根据权利要求2至6中任一项所述的装置，其中：
对所述选定的存储器单元的所述导电状态的所述感测发生在编程循环序列(pl1-pl15)内的一个编程循环中的验证测试中；并且
当所述编程循环在所述编程循环序列中靠后时，所述中间电压的大小更大。
8.根据权利要求1至7中任一项所述的装置，其中：
对所述选定的存储器单元的所述导电状态的所述感测发生在编程循环序列(pl1-pl15)内的一个编程循环中的验证测试中；并且
所述一个或多个条件包括完成所述编程循环序列中指定数量的一个或多个编程循环。
9.根据权利要求1至8中任一项所述的装置，其中：
为了完成所述减小所述第二存储器单元的所述电压，所述控制电路被配置为在开始从所述通过电压减小所述第一存储器单元的所述电压之后，开始从所述通过电压减小所述第二存储器单元的所述电压。
10.根据权利要求1至9中任一项所述的装置，其中：
为了完成所述减小所述第二存储器单元的所述电压，所述控制电路被配置为以比从所述通过电压减小所述第一存储器单元的所述电压的速率(1340、1350)更低的速率(1341、1351)从所述通过电压减小所述第二存储器单元的所述电压。
11.根据权利要求1至10中任一项所述的装置，其中：
所述nand串在交替的导电层(wll0-wll10)和电介质层(dl4-dl15)的堆叠体中的存储器孔(1631)中垂直延伸；
所述导电层连接到所述多个存储器单元的控制栅极(690-694)；
所述存储器孔包括接口(if)，在所述接口处，所述存储器孔的直径(dz)沿着所述存储器孔的高度(z)在中途变宽；
所述第二距离跨越所述接口；
所述nand串具有源极端(613)和漏极端(615)；并且
所述nand串中的所述指定位置范围包括在所述源极端和所述接口之间，但不在所述漏极端和所述接口之间的位置。
12.根据权利要求1至10中任一项所述的装置，其中：
所述nand串具有源极端(613)和漏极端(615)；并且
所述nand串中的所述指定位置范围包括在所述源极端和所述第二存储器单元之间，但不在所述漏极端和所述第二存储器单元之间的位置。
13.一种方法，包括：
感测包括多个存储器单元(680a、681a、682a、683a、684a和685a、703-716、723-736、743-756、763-776)的nand串(ns1、ns2、700n-703n、710n-713n、720n-723n、730n-733n)中选定的存储器单元的导电状态，所述感测包括将读取电压(vva、vvb)施加到所述选定的存储器单元，并且将通过电压(vpass)施加到所述nand串中剩余的存储器单元；以及
在所述感测之后，将所述剩余存储器单元的电压从所述通过电压斜坡下降到稳态电压，其中所述剩余存储器单元包括与相邻存储器单元(681a)间隔开第一距离(d1)的第一存储器单元(680a)和与相邻存储器单元(683a)间隔开第二距离(d2)的第二存储器单元(682a)，所述第二距离大于所述第一距离，并且所述斜坡下降包括所述第一存储器单元的电压的连续减小(1210c)和所述第二存储器单元的电压的阶跃式减小(1210e)。
14.根据权利要求13所述的方法，其中所述阶跃式减小包括减小到在所述通过电压与所述稳态电压之间的中间电平(vint)，所述方法还包括：
将所述第二存储器单元的所述电压保持在所述中间电平处，这基于所述第二存储器单元在所述nand串中的位置。
15.根据权利要求13或14所述的方法，其中所述阶跃式减小包括减小到在所述通过电压与所述稳态电压之间的中间电平(vint)，所述方法还包括：
基于所述第二存储器单元在所述nand串中的位置，将所述第二存储器单元的所述电压的大小设定在所述中间电平处。